JP2019008423A - 情報処理装置、画像処理装置、情報処理装置の制御方法 - Google Patents

Abstract

【課題】ＢＩＯＳ−ＲＯＭの故障を検知し、画像処理装置の起動の安定性を向上させる。【解決手段】基板上のハードウェアに対して順次実行される初期化処理を実行するプログラムを記憶し、前記プログラムを読み込み、前記プログラムを起動する起動処理を行いＳ３０１、前記起動処理において異常が発生したか否かを検知しＳ３０５、前記起動処理において異常が発生した場合に、前記プログラムの取得元となる、前記プログラムを記憶されている記憶部を選択する選択信号を出力し、前記選択信号に基づいて前記取得元となる前記記憶部を選択しＳ３０８、選択された前記記憶部から出力された信号を、前記プログラムを起動するプログラム起動部に送信するＳ３０９。【選択図】図３

Description

本発明は、情報処理装置、画像処理装置、情報処理装置の制御方法に関する。

近年、情報の電子化が推進される傾向にあり、電子化された情報の出力に用いられるプリンタやファクシミリおよび書類の電子化に用いるスキャナなどの画像処理装置は欠かせないものとなっている。このような画像処理装置は、撮像機能、画像形成機能、および通信機能などを備えることにより、プリンタ、ファクシミリ、スキャナ、複写機として利用可能な複合機（Ｍｕｌｔｉ Ｆｕｎｃｔｉｏｎ Ｐｅｒｉｐｈｅｒａｌ、ＭＦＰ）として構成されることが多い。

このような画像処理装置は、ＣＤやＤＶＤなどの光学ディスクやハードディスクなどのブートデバイスからオペレーティングシステムを起動するように構成されている。したがって、ブートデバイスが故障してしまうと、画像処理装置のオペレーションシステムを起動することができなくなる。ブートデバイスの故障時においても画像処理装置を起動する技術として、オペレーションシステムを起動するブートデバイスを２台のブートデバイス間で選択的に切り替える技術が開示されている（例えば、特許文献１参照）。

また、画像処理装置においては、コンピュータなどと同様に、ハードウェアを動作させるための基本入出力システムであるＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）が搭載されている。画像処理装置を起動するときには、ＢＩＯＳによってブートデバイスが起動され、起動されたブートデバイスからオペレーティングシステムが起動される。ＢＩＯＳプログラムは、例えば、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）などに記憶されているが、ＲＯＭにはコントローラが搭載されていないために、ＲＯＭの故障を検知することができない。

画像処理装置には、ＢＩＯＳプログラムが記憶されたＲＯＭを複数搭載することによって、ＢＩＯＳプログラムが記憶されたＲＯＭ（ＢＩＯＳ−ＲＯＭ）が故障しても他のＲＯＭを用いてＢＩＯＳを起動することによって、オペレーティングシステムの起動を可能としているものがある。

しかし、このような構成の画像処理装置においても、ＢＩＯＳ−ＲＯＭの故障を検知することができないため、搭載されている全てのＢＩＯＳ−ＲＯＭが故障しない限り、ＢＩＯＳを起動できないことが分からない。また、ＢＩＯＳを起動できない場合には、画像処理装置のオペレーティングシステムも起動することができない。このような場合、画像処理装置のユーザは、ＢＩＯＳ−ＲＯＭに異常があるのか否かを認識することができない。

上記課題を解決するために、本発明は、画像処理装置の起動の安定性を向上させることを目的とする。

上記課題を解決するために、本発明の一態様は、基板上のハードウェアに対して順次実行される初期化処理を実行するプログラムを記憶する複数の記憶部と、前記プログラムを読み込み、前記プログラムを起動する起動処理を行うプログラム起動部と、前記プログラムの取得元となる前記記憶部を選択する選択信号を出力する制御部と、前記記憶部から出力された信号を前記プログラム起動部に送信する信号送信部と、前記起動処理において異常が発生したか否かを検知する起動検知部と、を含み、前記制御部は、前記起動処理において異常が発生した場合に、前記選択信号を出力し、前記信号送信部は、前記選択信号に基づいて前記取得元となる前記記憶部を選択し、選択された前記記憶部から出力された信号を前記プログラム起動部に送信することを特徴とする。

本発明によれば、本発明は、画像処理装置の起動の安定性を向上させることができる。

本発明の第１の実施形態に係る画像処理装置の構成を示す図。 本発明の第１の実施形態に係るＲＯＭを切り替えるための構成を示す図。 本発明の第１の実施形態に係るオペレーションシステムを起動する処理の流れを示すフローチャート。 本発明の第２の実施形態に係る画像処理装置の構成を示す図。 本発明の第２の実施形態に係るＢＩＯＳプログラムを修復する処理の流れを示すフローチャート。 本発明の第３の実施形態に係る画像処理装置の構成を示す図。 本発明の第３の実施形態に係るＢＩＯＳ−ＲＯＭに異常が発生しているか否かを表示させる処理の流れを示すフローチャート。 本発明のその他の実施形態に係る操作パネルに表示される画面を示す図。 本発明の参考例に係るオペレーションシステムを起動する例を示す図。 本発明の参考例に係るオペレーションシステムを起動する例を示す図。

本発明の実施形態について説明を始める前に、オペレーションシステムを起動するブートデバイスを２台のブートデバイス間で選択的に切り替える構成のハードウェアが搭載された情報処理装置である画像処理装置の例を説明する。

図９および図１０は、参考例に係るブートデバイスからオペレーションシステムを起動する構成を示すブロック図である。図９は、ブートデバイスが１つである場合、図１０はブートデバイスが２つである場合を示す。

図９は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１、ブートデバイス２、ＢＩＯＳ−ＲＯＭ３を含んで構成されるシステムにおいてオペレーションシステム（ＯＳ）を起動する例を示す図である。図９に示す構成を含む装置の電源が投入されると、ＣＰＵ１は、ＢＩＯＳ−ＲＯＭ３に記憶されているＢＩＯＳを実行するためのプログラムを読み込んで、ＢＩＯＳを起動する。したがって、ＢＩＯＳ−ＲＯＭ３は、記憶部として機能する。

ＢＩＯＳが起動すると、ＣＰＵ１は、ＢＩＯＳによって、基板上に配置されているハードウェアごとに、初期化処理を実行し、ハードウェアに問題がないか判定する動作を順次実行する。この動作は、一般的にＰＯＳＴ（Ｐｏｗｅｒ−Ｏｎ Ｓｅｌｆ−Ｔｅｓｔ）と呼ばれている。

ＰＯＳＴが成功すると、ＣＰＵ１は、起動ディスクをＢＩＯＳによって特定する。図９では、ブートデバイス２が起動ディスクである。ＣＰＵ１は、ブートデバイス２に記憶されているＯＳを読み込んで、ＯＳを起動させる。

図１０は、ＣＰＵ１、ブートデバイス２Ａ、ブートデバイス２Ｂ、ＢＩＯＳ−ＲＯＭ３から構成されるシステムにおいてオペレーションシステムを起動する例を示す図である。なお、図１０に示す構成を含む装置の電源投入後におけるシステム起動態様は、図９と同様であるため、重複する説明を省略する。

なお、図１０に示す構成を含む装置に電源を投入したタイミングにおいて、ＣＰＵ１は、図１０の点線（ａ）で示すようにブートデバイス２Ａと接続し、ブートデバイス２Ｂとは接続していない。ＣＰＵ１は、図１０の点線（ｂ）で示すように、ブートデバイス２Ａを用いたシステムの起動に失敗した場合、マザーボード管理コントローラによって接続をブートデバイス２Ａからブートデバイス２Ｂに切り替えて、再度システムの起動を行う。

図１０に示す構成の装置においては、例えば、ブートデバイス２Ａが故障した場合には、ＢＩＯＳによってブートデバイス２Ｂに記憶されているＯＳが起動される。また、ブートデバイス２Ａおよびブートデバイス２Ｂがいずれも故障した場合、ＢＩＯＳは起動ディスクを認証することができないため、ＢＩＯＳは起動するものの、ＯＳを起動することができない。

また、ＢＩＯＳ−ＲＯＭ３が故障した場合には、装置の電源は入るものの、ＢＩＯＳが起動しないため、ユーザにとっては見かけ上、装置の動作が停止したように見える。複数のＢＩＯＳ−ＲＯＭ３を搭載することによって、ＢＩＯＳ−ＲＯＭ３が故障した場合でも、装置のＯＳを起動可能としているものもある。しかし、ＣＰＵ１が複数のＢＩＯＳ−ＲＯＭ３のうち、どのＢＩＯＳ−ＲＯＭ３が故障しているかを判別できない。そのため、装置が動作しなくなった場合でなければ、装置のユーザは、ＢＩＯＳ−ＲＯＭ３のアップデートや交換をするタイミングを判別することができない。

そこで、本発明においては、複数のＢＩＯＳ−ＲＯＭ３が搭載されている画像処理装置において、ＢＩＯＳを安定的に起動するようにすることによって、画像処理装置の起動の安定性を向上させる。

実施の形態１．
本実施形態では、複数のＢＩＯＳ−ＲＯＭ３を搭載した画像処理装置４において、ＢＩＯＳを起動するＢＩＯＳ−ＲＯＭ３を選択可能にする。このようにすることによって、例えば、故障によってＢＩＯＳの起動をすることができない場合に、他のＢＩＯＳ−ＲＯＭ３を選択してＢＩＯＳを起動させることができるため、画像処理装置４の制御を行うＯＳの起動の安定性を向上させる。

以下、図面を参照して、本発明の実施形態について説明する。本実施形態においては、ＭＦＰなどの画像処理装置４について説明を行う。なお、本実施形態における画像処理装置４は、画像読取装置を含むＭＦＰ（Ｍｕｌｔｉ Ｆｕｎｃｔｉｏｎ Ｐｅｒｉｐｈｅｒａｌ：複合機）を例として説明する。

図１は、本実施形態に係る画像処理装置４の構成を示す図である。図１に示すように、画像処理装置４は、ＣＰＵ１、ＢＩＯＳ−ＲＯＭ３Ａ、ＢＩＯＳ−ＲＯＭ３Ｂ、マイコン５、ＡＳＩＣ６、メモリ７、操作パネル８、ＬＥＤ９、ＨＤＤ１０、ＭＵＸ１４およびスイッチ１５を備えている。

図１に示すように、本実施形態に係る画像処理装置４は、２つのＢＩＯＳ−ＲＯＭ３、すなわち、ＢＩＯＳ−ＲＯＭ３ＡおよびＢＩＯＳ−ＲＯＭ３Ｂが搭載されて構成される。また、画像処理装置４においては、ＣＰＵ１がＢＩＯＳ−ＲＯＭ３ＡからＢＩＯＳプログラムを読み込み、ＢＩＯＳを起動するように初期条件が設定されている。

ＡＳＩＣ６とＣＰＵ１、メモリ７とＣＰＵ１、マイコン５とＡＳＩＣ６、ＨＤＤ１０とＡＳＩＣ６は、それぞれ信号線によって制御信号の送受信が可能なように接続されている。操作パネル８はＣＰＵ１、マイコン５、ＡＳＩＣ６と接続され、画像処理装置４のユーザが操作するユーザインターフェイスとして機能する。ＬＥＤ９はＣＰＵ１から入力される制御信号によって点灯され、マイコン５は、７セグメントＬＥＤ１１が接続されて構成されている。

操作パネル８は、ＣＰＵ１とは異なるＣＰＵであるＣＰＵ８１を含んで構成される。画像処理装置４において、ＢＩＯＳの起動に限らず何らかの異常が発生している場合、ＣＰＵ１とＣＰＵ８１との通信を確立することできない。

このように通信を確立できない合、ＣＰＵ８１は、マイコン５に対して、画像処理装置４に異常が発生したことを通知する。したがって、画像処理装置４の起動に失敗した場合、ＣＰＵ８１からマイコン５に対して、画像処理装置４に異常が発生したことが通知される。このとき、マイコン５は、ＣＰＵ８１から通知を受信したタイミングを、画像処理装置４の起動が失敗したタイミングとして検知する。

マイコン５は、上述した画像処理装置４の起動完了および起動失敗の検知以外に、画像処理装置４の起動および再起動、ＢＩＯＳ−ＲＯＭ３ＡとＢＩＯＳ−ＲＯＭ３Ｂとを切り替える切り替え制御、画像処理装置４の起動が失敗した際に７セグメントＬＥＤ１１に対して異常発生の通知などを実行する制御部として機能する。

また、マイコン５によって実行される画像処理装置４の起動完了および起動失敗の検出、ＢＩＯＳ−ＲＯＭ３ＡとＢＩＯＳ−ＲＯＭ３Ｂとの切り替え制御、画像処理装置４の起動が失敗した際に行う異常発生の通知の機能を、スイッチ１５によってオンまたはオフすることができる。なお、スイッチ１５は、画像処理装置４において、コストダウンなどを目的としてＢＩＯＳ−ＲＯＭ３を１つのみ搭載する場合に使用するように構成してもよい。

マイコン５は、ＢＩＯＳの起動が完了したか否かについて、ＣＰＵ１のＧＰＩＯ（汎用入出力）ポートから判定する。このとき、マイコン５は、例えば、ＢＩＯＳが起動された後にＧＰＩＯポートとマイコン５との間の通信が確立しているか否かによって、ＢＩＯＳの起動が完了したか否かを判定する。

本実施形態において、マイコン５は、１ビットの信号（０もしくは１）を用いて、ＣＰＵ１からＬＥＤ９へ送信される信号のビットが０か１かによってＢＩＯＳの起動が完了したか否かを判定する。画像処理装置４に電源が投入されてから、ＢＩＯＳの起動が完了するまで、ＣＰＵ１は、ＬＥＤ９に対してＨｉｇｈ電圧（例えば、３から５ボルトの電圧）を出力している。

ＢＩＯＳの起動が完了し、ＯＳが起動すると、ＣＰＵ１はＬｏｗ電圧（例えば、０から２ボルトの電圧）とＨｉｇｈ電圧とを交互に出力する。したがって、ＣＰＵ１がＬＥＤ９に対してＬｏｗ電圧を出力している場合にはＢＩＯＳの起動が完了している。マイコン５は、ＣＰＵ１がＬＥＤ９に出力する電圧が最初にＬｏｗ電圧になったタイミングにおいて、ＢＩＯＳの起動が完了したと判定する。

また、ＣＰＵ１の汎用入出力ポートとして、ＰＯＳＴコードを使用することもできる。ＰＯＳＴコードは、ＢＩＯＳを起動している間、およびＢＩＯＳの起動後など、ＢＩＯＳを起動するために行われる複数の処理のうち、どのような処理をＣＰＵ１が実行しているかを示すものである。

ＢＩＯＳ−ＲＯＭ３ＡおよびＢＩＯＳ−ＲＯＭ３ＢのいずれにおいてもＢＩＯＳの起動が失敗した場合、マイコン５は、ＢＩＯＳの起動処理において異常が発生したことをＣＰＵ８１に通知する。なお、マイコン５は、ＬＥＤや７セグメントＬＥＤ１１を点灯させ、ＢＩＯＳの起動処理において異常が発生したことを通知する構成であってもよい。ＣＰＵ８１は、マイコン５からの通知に基づいて、ＢＩＯＳ起動において異常が発生したことを示す画面を操作パネル８に表示させる制御を実行する。

本実施形態に係る画像処理装置４においては、ＢＩＯＳ−ＲＯＭ３ＡとＢＩＯＳ−ＲＯＭ３Ｂとを切り替えてＢＩＯＳを起動させる。図２は、本実施形態において、ＢＩＯＳを起動するＲＯＭを切り替えるための構成について説明する図である。なお、図２は、図１に示す構成からＢＩＯＳを起動するＲＯＭを切り替えるための構成のみを示すものであって、重複する構成については、同じ符号を付し、説明を省略する。

図２に示すように、ＣＰＵ１は、ＣＳ（チップセレクト）信号、Ｃｌｋ（クロック）信号、Ｄａｔａ（データ）信号をＭＵＸ１４に出力する。ＣＳ（チップセレクト）信号は、どの素子からデータの読み書きを実行するのかを選択して指定する信号である。本実施形態においては、ＣＰＵ１から、ＢＩＯＳ−ＲＯＭ３ＡもしくはＢＩＯＳ−ＲＯＭ３Ｂのどちらかを選択して、データを読み書きするかを指定する信号のことである。

Ｃｌｋ（クロック）信号は、ＣＰＵ１とＢＩＯＳ−ＲＯＭ３ＡまたはＢＩＯＳ−ＲＯＭ３Ｂとの動作を同期させるために、一定周期ごとにＣＰＵ１から出力される信号のことである。Ｄａｔａ（データ）信号は、データ列の信号である。

ＭＵＸ１４は、ＢＩＯＳ−ＲＯＭ３Ａに、ＣＳ＿Ａ信号、Ｃｌｋ＿Ａ信号、Ｄａｔａ＿Ａ信号を出力し、ＢＩＯＳ−ＲＯＭ３Ｂに、ＣＳ＿Ｂ信号、Ｃｌｋ＿Ｂ信号、Ｄａｔａ＿Ｂ信号を出力して、ＢＩＯＳの取得元となるＢＩＯＳ−ＲＯＭ３を選択する。ＭＵＸ１４が、ＢＩＯＳ−ＲＯＭ３Ａに対してＣＳ＿Ａ信号、Ｃｌｋ＿Ａ信号、Ｄａｔａ＿Ａ信号を出力したときは、ＢＩＯＳ−ＲＯＭ３Ａが、ＢＩＯＳの取得元となる。一方、ＭＵＸ１４が、ＢＩＯＳ−ＲＯＭ３Ｂに対してＣＳ＿Ｂ信号、Ｃｌｋ＿Ｂ信号、Ｄａｔａ＿Ｂ信号を出力したときは、ＢＩＯＳ−ＲＯＭ３Ｂが、ＢＩＯＳの取得元となる。

マイコン５は、ＢＩＯＳ−ＲＯＭ３ＡもしくはＢＩＯＳ−ＲＯＭ３Ｂのどちらに対して信号を出力するかを制御するＣｏｎｔｒｏｌ信号をＭＵＸ１４に出力する。なお、画像処理装置４においては、ＭＵＸ１４がＢＩＯＳ−ＲＯＭ３Ａに対してＣＳ＿Ａ信号、Ｃｌｋ＿Ａ信号、Ｄａｔａ＿Ａ信号を出力するように初期条件が設定されている。

マイコン５は、初期条件のもとに画像処理装置４が起動されるときに、ＢＩＯＳが起動しなかった場合、ＭＵＸ１４に対してＢＩＯＳ−ＲＯＭ３Ａに対するＣＳ＿Ａ信号、Ｃｌｋ＿Ａ信号、Ｄａｔａ＿Ａ信号の出力を停止させるＣｏｎｔｒｏｌ信号を出力する。

そして、マイコン５は、ＭＵＸ１４によるＣＳ＿Ａ信号、Ｃｌｋ＿Ａ信号、Ｄａｔａ＿Ａ信号の出力が停止された後に、ＭＵＸ１４に対してＢＩＯＳ−ＲＯＭ３Ｂに対するＣＳ＿Ｂ信号、Ｃｌｋ＿Ｂ信号、Ｄａｔａ＿Ｂ信号を出力させるＣｏｎｔｒｏｌ信号を出力する。したがって、マイコン５が出力するＣｏｎｔｒｏｌ信号は、ＢＩＯＳの取得元となるＢＩＯＳ−ＲＯＭ３を選択するための選択信号である。

以上説明したような構成によって、本実施形態に係る画像処理装置４は、ＢＩＯＳ−ＲＯＭ３ＡもしくはＢＩＯＳ−ＲＯＭ３Ｂのどちらかを選択してＢＩＯＳを起動させ、画像処理装置４を起動させる。次に、本実施形態に係る画像処理装置４のオペレーションシステムを起動する処理の流れについて、図３のフローチャートを参照して説明する。

画像処理装置４の電源を投入する操作が実行されるとＣＰＵ１はＭＵＸ１４を介してＢＩＯＳ−ＲＯＭ３Ａに記憶されているＢＩＯＳの読み込みを実行し、ＢＩＯＳを起動させてＯＳを起動させる制御を実行する（Ｓ３０１）。

ＢＩＯＳ起動時に異常が発生したか否かを含めて、画像処理装置４におけるＯＳの起動処理に異常が発生した場合、ＣＰＵ１とＣＰＵ８１との通信が成立しない（Ｓ３０２／ＮＯ）。このとき、ＣＰＵ８１は、画像処理装置４のＯＳの起動処理において異常が発生したことを、マイコン５に通知する（Ｓ３０３）。

マイコン５は、ＣＰＵ８１から画像処理装置４のＯＳの起動処理において異常が発生した通知を受信したタイミングにおいて、ＢＩＯＳの起動処理において異常が発生しているか否かを判定する（Ｓ３０４）。したがって、マイコン５は、起動検知部として機能する。

なお、ＢＩＯＳ起動時に異常が発生したか否かを含めて、画像処理装置４におけるＯＳの起動処理に異常が発生していない場合、ＣＰＵ１とＣＰＵ８１との通信が成立する（Ｓ３０２／ＹＥＳ）。このとき、ＣＰＵ８１からマイコン５に対しては、何も通知がなされない。

Ｓ３０４において、ＢＩＯＳの起動処理において異常が発生している場合（Ｓ３０５／ＮＯ）、マイコン５は、ＢＩＯＳ−ＲＯＭ３Ａを使用して画像処理装置４を起動させたときに異常が発生したことを示す異常履歴情報を、マイコン５に搭載されている不揮発性メモリに記憶する（Ｓ３０６）。したがって、マイコン５は、履歴情報記憶部として機能する。

マイコン５は、異常履歴情報を記憶すると、画像処理装置４を再起動する（Ｓ３０７）。再起動にあたり、画像処理装置４が、一時的に電源が入っていないオフ状態になるため、マイコン５もオフ制御される。

このようにすることによって、ＣＰＵ１によってＢＩＯＳが再起動される前に、マイコン５がＭＵＸ１４を制御して、異常履歴情報に基づいて、ＢＩＯＳ−ＲＯＭ３Ｂに記憶されているＢＩＯＳによって画像処理装置４の再起動を行うことが可能になる。すなわち、マイコン５の電源状態がオフ状態になったとしても、ＢＩＯＳ−ＲＯＭ３ＡとＢＩＯＳ−ＲＯＭ３Ｂとの切り替えを実行することができる。

画像処理装置４の電源がオフ状態からオン状態となると、すなわち、画像処理装置４に電源が再投入されると、マイコン５は、Ｓ３０７で記憶した異常履歴情報に基づいて、ＢＩＯＳ−ＲＯＭ３Ｂを使用して画像処理装置４を起動するＣｏｎｔｒｏｌ信号をＭＵＸ１４に出力する。Ｃｏｎｔｒｏｌ信号を受信すると、ＭＵＸ１４は、ＢＩＯＳ−ＲＯＭ３ＢにＣＳ＿Ｂ信号を出力する。すなわち、再起動時には、ＢＩＯＳの取得元をＢＩＯＳ−ＲＯＭ３Ｂに切り替える（Ｓ３０８）。

ＢＩＯＳ−ＲＯＭ３Ｂは、ＣＳ＿Ｂ信号を受信すると、ＢＩＯＳ−ＲＯＭ３Ｂに記憶されているＢＩＯＳを、Ｄａｔａ信号により出力する。ＣＰＵ１は、ＭＵＸ１４を介してＢＩＯＳ−ＲＯＭ３ＢからＢＩＯＳの読み込みを実行し、ＢＩＯＳを起動させてＯＳを起動させる制御を実行する（Ｓ３０９）。したがって、ＣＰＵ１は、プログラム起動部として機能し、ＭＵＸ１４は、ＢＩＯＳ−ＲＯＭ３から出力された信号をＣＰＵ１に送信する信号送信部として機能する。

ＢＩＯＳ起動時に異常が発生したか否かを含めて、画像処理装置４におけるＯＳの起動処理に異常が発生した場合、ＣＰＵ１とＣＰＵ８１との通信が成立しない（Ｓ３１０／ＮＯ）。このとき、ＣＰＵ８１は、画像処理装置４のＯＳの起動処理において異常が発生したことを、マイコン５に通知する（Ｓ３１１）。

マイコン５は、ＣＰＵ８１から画像処理装置４のＯＳの起動処理において異常が発生した通知を受信したタイミングにおいて、ＢＩＯＳの起動処理において異常が発生しているか否かを判定する（Ｓ３１２）。

なお、ＢＩＯＳ起動時に異常が発生したか否かを含めて、画像処理装置４におけるＯＳの起動処理に異常が発生していない場合、ＣＰＵ１とＣＰＵ８１との通信が成立する（Ｓ３１０／ＹＥＳ）。このとき、ＣＰＵ８１からマイコン５に対しては、何も通知がなされない。

Ｓ３１２において、ＢＩＯＳの起動処理において異常が発生している場合（Ｓ３１３／ＮＯ）、マイコン５は、ＢＩＯＳ−ＲＯＭ３Ｂを使用して画像処理装置４を起動させたときに異常が発生したことを示す異常履歴情報を、マイコン５に搭載されている不揮発性メモリに記憶する（Ｓ３１４）。

このとき、マイコン５に搭載されている不揮発性メモリには、ＢＩＯＳ−ＲＯＭ３ＡおよびＢＩＯＳ−ＲＯＭ３Ｂの両方の異常履歴情報が記憶されている。Ｓ３１４において、不揮発性メモリに異常履歴情報の書き込みが終了したタイミングにおいて、マイコン５は、ＣＰＵ８１、または、７セグメントＬＥＤ１１にＢＩＯＳ−ＲＯＭ３ＡおよびＢＩＯＳ−ＲＯＭ３Ｂに異常が発生していることを示す通知を行う（Ｓ３１５）。

なお、Ｓ３０２またはＳ３１０でＣＰＵ１とＣＰＵ８１との通信が成立しているとき、Ｓ３０５またはＳ３１３でＢＩＯＳの起動が完了している場合には、ＢＩＯＳ−ＲＯＭ３ＡおよびＢＩＯＳ−ＲＯＭ３Ｂに異常が発生していない。このような場合、マイコン５は、本処理を終了する。

図３のフローチャートに示すステップに従って、本実施形態に係る画像処理装置４は、ＢＩＯＳ−ＲＯＭ３を選択してＢＩＯＳを起動させて画像処理装置４を起動させることができる。

実施の形態２．
本実施形態では、複数のＢＩＯＳ−ＲＯＭ３を搭載した画像処理装置において、ＢＩＯＳのプログラムの損傷によってＢＩＯＳを起動することができないＢＩＯＳ−ＲＯＭ３がある場合に、ＢＩＯＳのプログラムを修復することによってＢＩＯＳの起動の安定性を向上させる。

図４は、本実施形態に係る画像処理装置４の構成を示す図である。なお、図１に示す画像処理装置４と同じ構成には、同じ符号を付し、重複する説明を省略する。

本実施形態に係る画像処理装置４は、図１に示す構成に加え、ＣＰＵ１とマイコン５とが信号線によって接続され、データの送受信が可能なように構成される。また、ＨＤＤ１０には、ＢＩＯＳのプログラムを修復するための修復プログラムが記憶されている。ＣＰＵ１は、ＨＤＤ１０から修復プログラムを読み出して、実行する。

次に、図５を参照して、本実施形態に係るＢＩＯＳのプログラムを修復する処理の流れについて説明する。なお、本実施形態に係る処理は、ＢＩＯＳ−ＲＯＭ３Ａの異常履歴情報がマイコン５に搭載されている不揮発性メモリに記憶されている場合に、ＢＩＯＳ−ＲＯＭ３Ｂを使用してＢＩＯＳを起動させることができた状態、すなわち、図３のフローチャートに従って処理を実行したときに、Ｓ３１０においてＹＥＳ、または、Ｓ３１３においてＹＥＳであった場合に実行される処理である。

ＣＰＵ１は、ＨＤＤ１０から読み出したＯＳを起動させると（Ｓ５０１）、ＢＩＯＳ−ＲＯＭ３ＢからＢＩＯＳを読み出し、メモリ７に記憶させる（Ｓ５０２）。したがって、メモリ７は、一時記憶部として機能する。ＣＰＵ１は、メモリ７にＢＩＯＳを記憶させると、ＢＩＯＳのコピーが完了したことをマイコン５に通知する（Ｓ５０３）。

マイコン５は、ＣＰＵ１からＢＩＯＳのコピーが完了したことを示す通知を受信すると、ＣＳ＿Ｂ信号を停止し、ＣＳ＿Ａ信号を出力するＣｏｎｔｒｏｌ信号をＭＵＸ１４に出力する（Ｓ５０４）。マイコン５は、ＣＳ出力をＣＳ＿Ｂ信号からＣＳ＿Ａ信号に変更したことをＣＰＵ１に通知する（Ｓ５０５）。

ＣＰＵ１は、ＣＳ出力を変更したことを示す通知を受信すると、Ｓ５０２でメモリ７に記憶させたＢＩＯＳをＢＩＯＳ−ＲＯＭ３Ａに送信し、書き込む（Ｓ５０６）。ＣＰＵ１は、ＢＩＯＳ−ＲＯＭ３ＡへＢＩＯＳを書き込むと、本処理を終了させる。したがって、ＣＰＵ１は、書込制御部として機能する。

以上説明したように、本実施形態に係る画像処理装置４においては、異常が発生したＢＩＯＳ−ＲＯＭ３へＢＩＯＳを書き込むことによって、異常が発生したＢＩＯＳ−ＲＯＭ３から、再びＢＩＯＳを起動することができるようになる。

なお、ＢＩＯＳ−ＲＯＭ３Ａが物理的に破損している場合には、ＢＩＯＳの書き込みや、データの送受信ができなくなるため、本実施形態は、ＢＩＯＳ−ＲＯＭ３Ａに記憶されているＢＩＯＳのプログラムの損傷が原因の場合を想定している。このとき、ＣＰＵ１は、例えば、ＢＩＯＳ−ＲＯＭ３Ｂを使用してＢＩＯＳを起動させた後に実行されるＰＯＳＴによって、ＢＩＯＳ−ＲＯＭ３Ａに発生している異常がハードウェアの破損であるのか、もしくは、ＢＩＯＳのプログラムの破損であるのかを判定する。

実施の形態３．
本実施形態では、複数のＢＩＯＳ−ＲＯＭ３を搭載した画像処理装置において、ＢＩＯＳを起動することができないＢＩＯＳ−ＲＯＭ３をユーザに通知して、ＢＩＯＳ−ＲＯＭ３の交換を促し、ＢＩＯＳの起動の安定性を向上させる。

図６は、本実施形態に係る画像処理装置４に搭載される画像処理装置４の構成を示す図である。なお、図１および図４に示す画像処理装置４と同じ構成には同じ符号を付し、重複する説明を省略する。

本実施形態に係る画像処理装置４は、図４に示す構成に加え、ＬＥＤ３３Ａ、ＬＥＤ３３Ｂを含む。ＬＥＤ３３ＡおよびＬＥＤ３３Ｂは、それぞれマイコン５と信号線によって接続される。マイコン５は、ＢＩＯＳ−ＲＯＭ３Ａに異常が発生している場合には、ＬＥＤ３３Ａを点灯させ、ＢＩＯＳ−ＲＯＭ３Ｂに異常が発生している場合には、ＬＥＤ３３Ｂを点灯させる。すなわち、図３のフローチャートに従って処理を実行したとき、Ｓ３０５においてＮＯの場合にＬＥＤ３３Ａが、Ｓ３１３においてＮＯの場合にＬＥＤ３３Ｂが点灯される。

なお、ＬＥＤ３３ＡおよびＬＥＤ３３Ｂにｂｉｔ割り当てをおこなうことによって、ひとつのＬＥＤを用いてＢＩＯＳ−ＲＯＭ３ＡおよびＢＩＯＳ−ＲＯＭ３Ｂに異常が発生しているか否かに応じて点灯させる構成であってもよい。

次に、図７を参照して、本実施形態に係るＢＩＯＳ−ＲＯＭ３に異常が発生しているか否かを表示させる処理の流れについて説明する。マイコン５は、不揮発性メモリに記憶されている異常履歴情報を参照し（Ｓ７０１）、どのＢＩＯＳ−ＲＯＭ３ごとに異常履歴情報を取得する（Ｓ７０２）。

このとき、マイコン５は、例えば、ＢＩＯＳ−ＲＯＭ３Ａの異常履歴情報が不揮発性メモリに記憶されている場合、ＬＥＤ３３Ａを点灯させる（Ｓ７０３）。すなわち、マイコン５は、異常履歴情報が不揮発性メモリに記憶されているＢＩＯＳ−ＲＯＭ３に対応して点灯するＬＥＤ３３を点灯させる。

その他の実施形態．
ＣＰＵ１とマイコン５とが、信号線によって通信可能に構成されている場合、ＣＰＵ１はマイコン５から異常履歴情報を取得し、図８に示すように、異常履歴情報に基づいてＢＩＯＳ−ＲＯＭ３の動作状況を示す情報を操作パネル８に表示させる。したがって、ＣＰＵ１は、画面表示制御部として機能する。

図８は、画像処理装置４を起動させた際に操作パネル８に表示される画面の様子を例示したものである。図８（ａ）は、ＢＩＯＳの起動後に、ＣＰＵ１が画像処理装置４のＯＳを起動しているときに操作パネル８に表示される画面である。図８（ｂ）は、図８（ａ）の画面が表示された後に表示される画面であって、ＢＩＯＳ−ＲＯＭ３の動作状況を示す情報が操作パネル８に表示されている様子を示す。

図８（ｂ）の画面に表示されている「ＯＫ」ボタンが操作されると、操作パネル８の画面は、図８（ｃ）に示す画面に遷移する。図８（ｃ）は、ＣＰＵ１によって画像処理装置４のＯＳが起動され、画像処理装置４に搭載されているコピーなどの機能が実行可能な状態であるときに、操作パネル８に表示される画面である。

このように、画像処理装置４の基板を確認せずとも、異常履歴情報に基づいてＢＩＯＳ−ＲＯＭ３の動作状況を示す情報を操作パネル８に表示する。そのため、ＢＩＯＳ−ＲＯＭ３の動作状況を確認するために、画像処理装置４の動作を停止させるダウンタイムを設ける必要がなく、画像処理装置４のメンテナンスを行うときなどにＢＩＯＳ−ＲＯＭ３の動作状況を示す情報に基づいてＢＩＯＳ−ＲＯＭ３の交換を行うことができる。

１ ＣＰＵ
２ ブートデバイス
３ ＢＩＯＳ−ＲＯＭ
４ 画像処理装置
５ マイコン
６ ＡＳＩＣ
７ メモリ
８ 操作パネル
９ ＬＥＤ
１０ ＨＤＤ
１４ ＭＵＸ
１５ スイッチ
８１ ＰＣＵ

特開２００２−２５９１３０号公報

Claims (7)

1. 基板上のハードウェアに対して順次実行される初期化処理を実行するプログラムを記憶する複数の記憶部と、
   前記プログラムを読み込み、前記プログラムを起動する起動処理を行うプログラム起動部と、
   前記プログラムの取得元となる前記記憶部を選択する選択信号を出力する制御部と、
   前記記憶部から出力された信号を前記プログラム起動部に送信する信号送信部と、
   前記起動処理において異常が発生したか否かを検知する起動検知部と、
   を含み、
   前記制御部は、
   前記起動処理において異常が発生した場合に、前記選択信号を出力し、
   前記信号送信部は、
   前記選択信号に基づいて前記取得元となる前記記憶部を選択し、選択された前記記憶部から出力された信号を前記プログラム起動部に送信することを特徴とする情報処理装置。
2. 前記起動処理において異常が発生したか否かについての履歴情報を記憶する履歴情報記憶部
   を含み、
   前記制御部は、
   前記履歴情報に基づいて前記選択信号を出力することを特徴とする請求項１に記載の情報処理装置。
3. 入力された情報を一時的に記憶する一時記憶部と、
   前記一時記憶部に記憶された情報を前記記憶部に書き込む書込制御部と、
   を含み、
   前記書込制御部は、
   前記選択信号に基づいて選択した前記記憶部に、前記一時記憶部に記憶された情報を書き込むことを特徴とする請求項１または請求項２に記載の情報処理装置。
4. 情報処理装置の動作状況を示す画面を表示する画面表示制御部
   を含み、
   前記画面表示制御部は、
   前記起動処理において異常が発生した前記記憶部を通知する画面を表示することを特徴とする請求項１または請求項２に記載の情報処理装置。
5. 情報処理装置の動作状況を示す画面を表示する画面表示制御部
   を含み、
   前記画面表示制御部は、
   前記記憶部の動作状況を示す画面を前記履歴情報に基づいて表示することを特徴とする請求項２に記載の情報処理装置。
6. 請求項１から請求項５のいずれか一項に記載の情報処理装置を含む画像処理装置。
7. 基板上のハードウェアに対して順次実行される初期化処理を実行するプログラムを記憶し、
   前記プログラムを読み込み、前記プログラムを起動する起動処理を行い、
   前記起動処理において異常が発生したか否かを検知し、
   前記起動処理において異常が発生した場合に、前記プログラムの取得元となる、前記プログラムを記憶されている記憶部を選択する選択信号を出力し、
   前記選択信号に基づいて前記取得元となる前記記憶部を選択し、選択された前記記憶部から出力された信号を、前記プログラムを起動するプログラム起動部に送信することを特徴とする情報処理装置の制御方法。