JP6253433B2 - 制御装置 - Google Patents
制御装置 Download PDFInfo
- Publication number
- JP6253433B2 JP6253433B2 JP2014022028A JP2014022028A JP6253433B2 JP 6253433 B2 JP6253433 B2 JP 6253433B2 JP 2014022028 A JP2014022028 A JP 2014022028A JP 2014022028 A JP2014022028 A JP 2014022028A JP 6253433 B2 JP6253433 B2 JP 6253433B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- control
- control device
- control unit
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
- H04N1/00888—Control thereof
- H04N1/00893—Control thereof using a back-up supply, e.g. in case of main-supply failure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
- H04N1/00899—Detection of supply level or supply failure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
- H04N1/00901—Using different supplies or connection to an external supply
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
- H04N1/00904—Arrangements for supplying power to different circuits or for supplying power at different levels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/40—Details not directly involved in printing, e.g. machine management, management of the arrangement as a whole or of its constitutive parts
- G06K15/4055—Managing power consumption, e.g. standby mode
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Description
そのため、外的要因を含めて何らかの原因でこの領域の情報が書き変わってしまった場合には、システムが正常に起動しなくなってしまう場合がある。
また、通常、起動用内部メモリ部は多電源化されたIC内部に内蔵されていることが多く、ICで規定された電源シーケンスを遵守する。このため、起動用内部メモリ部以外の電源がOFFされた状態で、起動用内部メモリ初期化を行ってから、周辺電源を起動させる必要がある。
制御装置であって、前記制御装置の起動条件に関連する情報を記憶するメモリと、電力が供給されたときに前記メモリに記憶された前記情報を参照して、参照した前記情報が第1情報であれば特定の信号が入力されるのを待たずに前記制御装置の起動処理を実行し、参照した情報が第2情報であれば前記特定の信号が入力されたことに従って前記制御装置の起動処理を実行する、第1制御手段と、前記第1制御手段に電力が供給されたにも関わらず前記制御装置の起動処理が実行されずに所定時間が経過したことに基づいて前記メモリに記憶された前記情報を初期化する、第2制御手段と、を備えることを特徴とする。
<システム構成の説明>
〔第1実施形態〕
図2において、201は画像形成装置制御部(以下単に制御部201と呼ぶ)で、画像形成装置101の各部を制御する。202は操作パネルで、ユーザーが各種の操作を行うために使用され、操作情報を表示するためのLCD表示器を備える。なお、LCD表示器は、タッチパネル機能を備えるものであってもよい。
203はプリンタ部であり、制御部201で処理された様々な種類の入力画像を印刷して出力する。204はスキャナ部であり、画像をスキャンして制御部201に入力する。205はネットワークであり、本実施例ではLANを想定している(以下LANと表記する)。LAN205は図1の102に相当し、プリントサーバ103、クライアントPC104と接続されLAN通信を行う。
図2において、CPU301は、I/Oコントローラ312を介してROM303に記憶された制御プログラム等に基づいて接続中の各種デバイスとのアクセスを制御する。なお、本実施形態において、CPU301からの制御に関して、実際は、I/Oコントローラ312を介しての制御である場合が殆どである。
RAM302は、CPU301が動作するためのシステムワークメモリであり、その他、画像処理部308を介して一次的に記憶するための画像メモリも兼ねている。HDD304はハードディスクドライブであり、システムソフトウエアや画像データを格納することが可能である。
操作部I/F305は、システムバス307と操作部202とを接続するためのインターフェース部である。この操作部I/F305は、操作部202に表示するための画像データをシステムバス307から受取り、操作部202に出力、または、操作部202から入力された情報をシステムバス307へと出力する。
LANコントローラ306は、LAN205及びシステムバス307に接続し、LAN205で接続されている外部機器との情報の入出力制御を行う。画像処理部308は、画像処理を行うためのものであり、RAM302に記憶された画像データを読み出し、拡大または縮小および、色調整などの画像編集処理を行うことが可能である。
なお、画像処理後の画像データは、プリンタI/F310を介してプリンタ部203に出力される。また、309はスキャナI/Fであり、スキャナ部204でスキャンされた画像データは画像処理部308で所望の画像処理をされて、コピー時はプリンタI/F310へ、保管時にはHDD304へ等、それぞれの動作設定に応じたユニットへと転送される。
また、電源制御部311は、制御部201内、及び、プリンタ部203、スキャナ部204の電源制御を行う。
図4において、起動用内部メモリ413は、I/Oコントローラ312の内部にあるものとし、ICの構成に関してはCPU301とI/Oコントローラ312が同一ICである場合でも構わない。
405はバックアップ電源として機能するコイン電池で、起動用内部メモリ413に電源を供給する。コイン電池405は、起動用内部メモリ413の電源入力端子に電源を供給すると共に、のRC遅延回路406によってタイミング調整されたタイミング信号を起動用内部メモリ413のリセット端子に入力する。このタイミング信号はコイン電池405が供給されている間は通常Hレベルを保持する。
407は反転回路で、電源コントロール部404から出力される起動用内部メモリクリア信号を反転させる。反転回路407は、正常時には起動用内部メモリクリア信号はLのままであり、起動用内部メモリ413の異常を電源制御部311が検知した際にHを出力し、反転回路407で反転した信号が起動用内部メモリ413のリセット端子にLで入力された際に起動用内部メモリ413の初期化を行う。
これにより、電源コントロール部404は通知結果が正常である場合には第二電源制御信号を制御して、電源スイッチ410をONする。すると、第二電源がCPU301、I/Oコントローラ312へ供給される。ここで、第一電源、及び第二電源は複数電源であってもかまわない。
その後、図示しない第二電源が供給される全デバイスがOKであることを検出する第二電源供給検出部412からの入力がOKである場合にはプラットフォームリセット信号をディアサート(H)状態にしてCPU状態検知部403に送信する。
また、本実施形態においては、CPU電源ステートをCPU電源ステート信号1、及び、CPU電源ステート信号2の2本の制御信号で表すものとする。
I/Oコントローラ312は第一電源部401からの電源供給が正常であれば、次の動作状態へと移行するためにCPU電源ステート制御信号を制御してCPU状態検知部403へと送信する。ここで、通常時には、電源スイッチ409をONした際には一旦動作状態に立ち上げるため、CPU電源ステート信号1、CPU電源ステート信号2を順次LからHに変化させ、動作状態で起動する。
次に一定時間経過して、制御装置に設定したスリープ設定時間に達すると、CPU301が所望のメモリ退避操作を行った後、CPU電源ステート信号2をHからLに変化させ、スリープ状態に入る。
本実施形態においては、電源OFFの状態からユーザが図示しない装置のスイッチをONした場合に、動作状態に遷移して起動するため、ソフトOFF状態(電源スイッチ供給後、ソフト的に止まっている状態)はサポートしていない。
しかしながら、起動用内部メモリ413の中で、起動時の電源ステートを指定する部分が書き換わってしまってソフトOFF起動の設定がイネーブルになってしまった場合には装置の見かけ上起動しない状態になってしまう。
S501で、CPU状態検知部403がウォッチドックタイマ402が働いたと判断した場合に、S502に移行する。ここでウォッチドックタイマ402が働く例としては、第一に、電源コントロール部404が第一電源制御信号で電源スイッチ409をONしてから一定時間たってもI/Oコントローラ電源検知回路411がOKにならない場合がある。また、第二に、同様に電源スイッチ409をONしてから一定時間たってI/Oコントローラ電源検知回路411がOKであるにも関わらず、CPU電源ステート制御信号が前記図5のソフトOFFの状態になる場合などがあげられる。
次に、S502でCPU状態検知部403がCPU状態検出信号として、I/Oコントローラ電源検知回路411、CPU電源ステート制御信号、I/Oコントローラ312から出力されるプラットフォームリセット信号などをチェックし、S503に移行する。例えば、ウォッチドックタイマ402が働く第一の例の場合には、I/Oコントローラ312への電源供給自体が正常ではない。このため、起動用内部メモリ413の異常ではないと判断し、起動用内部メモリ413異常処理を抜けてシステムリブートするなどの処理に移行する。
一方、前記第二の例の場合には起動用内部メモリ413の初期設定が何らかの異常である可能性があるため、S504に移行する。そして、S504で、I/Oコントローラ312の電源シーケンスを遵守するために、起動用内部メモリ413への給電以外の電源を一旦OFFするため、電源コントロール部404は、電力供給を停止するため電源スイッチ409、410を順次OFFする。
次に、S505で、電源コントロール部404は自ら生成する起動用内部メモリクリア信号を「H」にすることで、起動用内部メモリ413のリセット端子をアサートする。リセットに十分な時間が経過した後、S506で、電源コントロール部404は、起動用内部メモリクリア信号を「L」に戻して起動用内部メモリ413へのリセット信号をディアサートする。S506にて電源コントロール部404は電源スイッチ409をONしてシステムの再起動を実行する。
図7A〜図7Cは、図4に示した制御装置の電源起動状態を説明するタイミングチャートである。
また、I/Oコントローラ312に第二電源部408が入力されてから所定の時間後にI/Oコントローラ312はCPU電源ステート信号1、CPU電源ステート信号2を順次「H」に制御される。CPU状態検知部403は、I/Oコントローラ電源検知出力信号、及び、CPU電源ステート信号2の双方が「H」になったことを電源コントロール部404に通知する。そして、遅延時間T603後に、電源コントロール部はCPU301が正常であると判断して第二電源制御信号を制御して電源スイッチ410をONにする。
これにより、I/Oコントローラ312に第二電源を供給し、遅延時間T603後に、電源入力が所望の電圧値に達してから遅延時間T604後にI/Oコントローラ312が、プラットフォームリセットを解除する。この際、起動用内部メモリリセット信号はLのままを保持する。
まずは、電源制御部311に第一電源部401から電源が供給された後、電源コントロール部404が第一電源制御信号を制御して電源スイッチ409をONするところまでは同等である。
この後、ウォッチドックタイマ402がT605の間待ってもCPU301からの応答がない場合には、ウォッチドックタイマ402による割込みが発生する。この際、CPU状態検知部403が、I/Oコントローラ電源検知出力信号、及び、CPU電源ステート信号2の双方の状態を検知し、電源コントロール部404に通知する。
ここで、電源コントロール部404はI/Oコントローラ電源検知出力信号が「L」のままであることから、起動用内部メモリ413の異常ではないと判断し、起動用内部メモリ413の異常の処理を抜けてシステムリブートするなどの処理に移行する。
まずは、電源制御部311に第二電源部408から電源が供給された後、電源コントロール部404が第一電源制御信号を制御して電源スイッチ409をONするところまでは同等である。
この後、ウォッチドックタイマ402がT605の間待ってもCPU301からの応答がない場合には、ウォッチドックタイマ402による割込みが発生する。この際、CPU状態検知部403が、I/Oコントローラ電源検知出力信号、及び、CPU電源ステート信号2の双方の状態を検知し、電源コントロール部404に通知する。
ここで、電源コントロール部404はI/Oコントローラ電源検知出力信号が「H」であり、CPU電源ステート信号がソフトOFFを示していることから、起動用内部メモリ異常の可能性があると判断し、起動用内部メモリ異常時の処理を実行する。
ウォッチドックタイマ402による割込みが発生してからT606遅延で、第一電源制御信号を制御して、電源スイッチ409をOFFする。そして、I/Oコントローラ電源電圧が十分に落ちる遅延後(T607)に起動用内部メモリリセット信号を「H」にして起動用内部メモリ413に対してリセットをかける。
そして、リセット処理に十分な遅延後(T608)に起動用内部メモリリセット信号を「L」に戻し、遅延時間T609後に第一電源制御信号を制御して電源スイッチ409をONしてシステムの再起動を実行する。
また、電源シーケンスが規定を守れるように起動用内部メモリ413周辺回路の電源制御も行うことでICの信頼性を損ねることなく起動用内部メモリ413を確実に初期化することができる。
〔第2実施形態〕
本実施形態においては、起動用内部メモリ413を初期化した際に起動用内部メモリ413に格納されている時計情報が初期化されることを補正するための手段を有するシステム例を示す。システム構成、画像形成装置101内の概略構成に関しては、第1実施形態と同等のため省略する。
図9において、図示しないI/Oコントローラ312の内部RTCに対して外部RTC701をコイン電池405で供給される電源に接続する。ここで外部RTC701は電源起動時に初期化されることなく、また、起動用内部メモリクリア信号によってもリセットがかからない。このため、起動用内部メモリ413を初期化した際、再起動時に外部RTC701の時刻情報を参照し、起動用内部メモリ413の時刻情報を書き換えることで、一度初期化された誤った時刻を正確な時刻に更新可能である。
第1実施形態において、起動用内部メモリ413に異常があった際に起動用内部メモリ413を初期する制御について説明した。
本実施形態では、起動用内部メモリ413を初期化した際に起動用内部メモリ413に格納されている時計情報が初期化される。このため、操作部202に時刻情報が初期化されたことをユーザに通知することでユーザが時刻情報を書きなおすことを促すことを特徴とする。
本実施形態によると、起動用内部メモリ413を初期化した際に装置時間が初期化されたとしても操作部202においてユーザに時計が初期化されたことをメッセージにより通知することで再設定を促すことができる。
312 I/Oコントローラ
311 電源制御部
401 第1電源部
408 第2電源部
Claims (19)
- 制御装置であって、
前記制御装置の起動条件に関連する情報を記憶するメモリと、
電力が供給されたときに前記メモリに記憶された前記情報を参照して、参照した前記情報が第1情報であれば特定の信号が入力されるのを待たずに前記制御装置の起動処理を実行し、参照した情報が第2情報であれば前記特定の信号が入力されたことに従って前記制御装置の起動処理を実行する、第1制御手段と、
前記第1制御手段に電力が供給されたにも関わらず前記制御装置の起動処理が実行されずに所定時間が経過したことに基づいて前記メモリに記憶された前記情報を初期化する、第2制御手段と、を備えることを特徴とする制御装置。 - 前記第2制御手段は、前記メモリに記憶された前記情報を初期化するためのリセット信号を出力する、ことを特徴とする請求項1に記載の制御装置。
- 前記メモリに記憶された時刻情報を補正するための画面を表示する表示手段、をさらに備えることを特徴とする請求項1又は2に記載の制御装置。
- 前記メモリに記憶された前記情報の初期化が実行されたことを示す情報を表示する表示手段、をさらに備えることを特徴とする請求項1又は2に記載の制御装置。
- 前記第1制御手段及び前記第2制御手段に電力を供給する電力供給手段、をさらに備えることを特徴とする請求項1乃至4の何れか1項に記載の制御装置。
- 前記メモリに電力を供給するバッテリ、をさらに備えることを特徴とする請求項1乃至5の何れか1項に記載の制御装置。
- 前記バッテリは、ボタン電池である、ことを特徴とする請求項6に記載の制御装置。
- 前記第1制御手段は、前記第2制御手段に前記第1制御手段のステータスを示す情報を通知し、
前記第2制御手段は、前記第1制御手段のステータスを示す情報に基づいて、前記第1制御手段が前記制御装置の起動処理を実行したかどうかを判断し、前記第1制御手段が前記制御装置の起動処理を実行していないと判断したことに基づいて前記メモリに記憶された前記情報を初期化する、ことを特徴とする請求項1乃至7の何れか1項に記載の制御装置。 - 前記第2制御手段は、前記第1制御手段からのアクセスが所定時間無かったときに割り込み信号を出力するタイマと、前記タイマから前記割り込み信号を受信したことに従って前記メモリに記憶された前記情報を初期化するためのリセット信号を出力する信号出力回路と、を有することを特徴とする請求項1乃至8の何れか1項に記載の制御装置。
- 前記第2制御手段は、前記第1制御手段に電力が供給されたことを示す第1信号が入力され且つ前記第1制御手段のステータスが変化したことを示す第2信号が入力されないことに基づいて、前記メモリに記憶された前記情報を初期化する、ことを特徴とする請求項1乃至9の何れか1項に記載の制御装置。
- 前記メモリに記憶された前記情報は、前記メモリが実装されたボードに設けられたジャンパピンをショートさせることによって初期化される、ことを特徴とする請求項1乃至10の何れか1項に記載の制御装置。
- 用紙に画像を印刷する印刷部、をさらに備えることを特徴とする請求項1乃至11の何れか1項に記載の制御装置。
- 制御装置であって、
情報を記憶するメモリと、
前記メモリに電力を供給するコイン電池と、
電力が供給されたときに前記メモリに記憶された前記情報を参照し、前記制御装置の起動処理を実行する第1制御部と、
前記第1制御部に電力が供給されたが前記起動処理が実行されず所定時間が経過したことに基づいて前記メモリに記憶された前記情報を初期化する第2制御部と、を備えることを特徴とする制御装置。 - 前記第2制御部は、前記メモリに記憶された前記情報を初期化するためのリセット信号を出力する、ことを特徴とする請求項13に記載の制御装置。
- 前記第1制御部は、前記第2制御部に前記第1制御部のステータスを示す情報を通知し、
前記第2制御部は、前記第1制御部のステータスを示す情報に基づいて、前記第1制御部が前記制御装置の起動処理を実行したかどうかを判断し、前記第1制御部が前記制御装置の起動処理を実行していないと判断したことに基づいて前記メモリに記憶された前記情報を初期化する、ことを特徴とする請求項13又は14に記載の制御装置。 - 前記第2制御部は、前記第1制御部からのアクセスが所定時間無かったときに割り込み信号を出力するタイマと、前記タイマから前記割り込み信号を受信したことに従って前記メモリに記憶された前記情報を初期化するためのリセット信号を出力する信号出力回路と、を有することを特徴とする請求項13乃至15の何れか1項に記載の制御装置。
- 前記第2制御部は、前記第1制御部に電力が供給されたことを示す第1信号が入力され且つ前記第1制御部のステータスが変化したことを示す第2信号が入力されていないことに基づいて、前記メモリに記憶された前記情報を初期化する、ことを特徴とする請求項13乃至16の何れか1項に記載の制御装置。
- 前記メモリに記憶された前記情報は、前記メモリが実装されたボードに設けられたジャンパピンをショートさせることによって初期化される、ことを特徴とする請求項13乃至17の何れか1項に記載の制御装置。
- 用紙に画像を印刷する印刷部、をさらに備えることを特徴とする請求項13乃至18の何れか1項に記載の制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014022028A JP6253433B2 (ja) | 2014-02-07 | 2014-02-07 | 制御装置 |
US14/614,275 US9883067B2 (en) | 2014-02-07 | 2015-02-04 | Memory reset control apparatus, method for controlling the control apparatus, and storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014022028A JP6253433B2 (ja) | 2014-02-07 | 2014-02-07 | 制御装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015148977A JP2015148977A (ja) | 2015-08-20 |
JP2015148977A5 JP2015148977A5 (ja) | 2017-03-09 |
JP6253433B2 true JP6253433B2 (ja) | 2017-12-27 |
Family
ID=53776052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014022028A Active JP6253433B2 (ja) | 2014-02-07 | 2014-02-07 | 制御装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9883067B2 (ja) |
JP (1) | JP6253433B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5984790B2 (ja) * | 2013-12-18 | 2016-09-06 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法、記憶媒体およびプログラム |
JP7085332B2 (ja) * | 2017-10-30 | 2022-06-16 | 文化シヤッター株式会社 | 非常電源装置及び開閉体装置 |
JP2021024237A (ja) * | 2019-08-08 | 2021-02-22 | キヤノン株式会社 | 画像形成装置、画像形成装置の制御方法及びプログラム |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6238916A (ja) * | 1985-08-14 | 1987-02-19 | Nec Corp | デ−タ処理システムの立上げ方式 |
US5204964A (en) * | 1990-10-05 | 1993-04-20 | Bull Hn Information Systems Inc. | Method and apparatus for resetting a memory upon power recovery |
JP2765502B2 (ja) | 1995-01-25 | 1998-06-18 | 日本電気株式会社 | バックアップ給電回路 |
US6084813A (en) * | 1998-06-04 | 2000-07-04 | Canon Kabushiki Kaisha | Apparatus and method for controlling memory backup using main power supply and backup power supply |
JP2002366450A (ja) * | 2001-06-05 | 2002-12-20 | Noritsu Koki Co Ltd | バックアップデータの自動修復方法、自動修復装置、および写真処理装置 |
JP3967576B2 (ja) * | 2001-10-16 | 2007-08-29 | 沖電気工業株式会社 | 基板挿抜装置 |
JP2004230814A (ja) * | 2003-01-31 | 2004-08-19 | Canon Inc | 記録装置 |
JP4931045B2 (ja) * | 2006-06-06 | 2012-05-16 | 株式会社リコー | 電源装置および画像形成装置 |
TWI361381B (en) * | 2007-05-11 | 2012-04-01 | Asustek Comp Inc | Management device for basic input/output system and management method thereof |
TW200923783A (en) * | 2007-11-30 | 2009-06-01 | Giga Byte Tech Co Ltd | Method for automatically repairing system configuration using single key control |
JP5865096B2 (ja) * | 2011-06-16 | 2016-02-17 | キヤノン株式会社 | 画像形成装置及びその制御方法、並びにプログラム |
JP2014036334A (ja) * | 2012-08-08 | 2014-02-24 | Canon Inc | 情報処理装置及びその制御方法、並びにプログラム |
-
2014
- 2014-02-07 JP JP2014022028A patent/JP6253433B2/ja active Active
-
2015
- 2015-02-04 US US14/614,275 patent/US9883067B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015148977A (ja) | 2015-08-20 |
US20150229797A1 (en) | 2015-08-13 |
US9883067B2 (en) | 2018-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11151432B2 (en) | Information processing apparatus and activation method thereof | |
US11006013B2 (en) | Image processing apparatus, having second processor to verify boot program has been altered, method of controlling the same, and storage medium | |
JP6253433B2 (ja) | 制御装置 | |
US9772905B2 (en) | Updating control firmware of information processing apparatus, method of controlling the same, and storage medium | |
JP5581906B2 (ja) | 画像処理装置、画像処理装置の制御方法、画像処理装置の制御プログラム及び記録媒体 | |
US20160187955A1 (en) | Information processing apparatus, information processing method and computer program product | |
JP6597417B2 (ja) | 電子機器、復旧方法およびプログラム | |
JP2011138231A (ja) | 電子機器及びプログラム | |
US9392133B2 (en) | Information processing apparatus and image forming apparatus | |
CN107066072B (zh) | 电子装置及其控制方法 | |
JP4870098B2 (ja) | 電子装置及び該電子装置の制御方法 | |
JP2011061309A (ja) | 画像処理装置 | |
JP2015032103A (ja) | 画像形成装置、画像形成装置の制御方法、及びプログラム | |
JP4981115B2 (ja) | 情報処理装置 | |
JP7298355B2 (ja) | 情報処理装置 | |
JP2019200660A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
US11616890B2 (en) | Information processing apparatus, non-transitory computer readable medium storing program, and information processing method for setting value of restarting | |
JP5181583B2 (ja) | 画像処理装置 | |
JP7196544B2 (ja) | 情報処理装置、情報処理方法及びプログラム | |
JP2020086518A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
JP2008130036A (ja) | 情報処理装置 | |
US20200133375A1 (en) | Information processing device and control method for the same | |
JP2021149884A (ja) | 情報処理装置および情報処理装置の起動方法 | |
JP2008173853A (ja) | 印刷装置 | |
JP2015201045A (ja) | リカバリデバイス、及びリカバリ方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170203 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170203 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20170203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171128 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6253433 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |