JP4870098B2

JP4870098B2 - 電子装置及び該電子装置の制御方法

Info

Publication number: JP4870098B2
Application number: JP2008008079A
Authority: JP
Inventors: 幸治今西
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2008-01-17
Filing date: 2008-01-17
Publication date: 2012-02-08
Anticipated expiration: 2028-01-17
Also published as: JP2009169738A

Description

本発明は、電子装置及び該電子装置の制御方法に係り、特に、それぞれがＣＰＵを有する複数の制御部により構成され、画像処理装置等を構成して好適な電子装置及び該電子装置の制御方法に関する。

主電源の瞬断時にも正常に復帰可能とした電子装置に関する従来技術として、例えば、特許文献１等に記載された技術が知られている。この従来技術は、ＣＰＵを１つだけ備える電子装置に関するもので、電源の瞬断からＣＰＵの動作を保持する手段として、電源の瞬断を検出する回路からの瞬段検出信号を、ＣＰＵの復帰時間よりも大きい時間遅延する遅延回路により遅延させ、その信号を割り込み信号としてＣＰＵに出力する手段を備えることにより、電源の瞬断中にＣＰＵを停止状態にし、電源の瞬断が連続して発生した場合にも、装置を正常処理に復帰させることができるようにしたものである。

また、他の従来技術として、例えば、特許文献２等に記載された技術が知られている。この従来技術は、それぞれがＣＰＵを有する複数の制御部により構成された電子装置に関するもので、メインＣＰＵとサブＣＰＵとの間での通信異常を検出したときにだけ、メインＣＰＵがサブＣＰＵにリセットをかけ、サブＣＰＵのみが初期化処理を実行するというものである。
実開昭６３−１２２８２７号公報特開２００７−９８７７５号公報

一般に、それぞれがＣＰＵを有する複数の制御部により構成された電子装置は、主電源投入後の正常動作中に、主電源スイッチをＯＦＦにし、１秒以内に再度主電源スイッチをＯＮにすると、装置が正常動作に復帰しない場合があるという問題点を有している。例えば、電子装置がＭＦＰ、ＬＰ等の画像処理装置であるとした場合を例に説明すると、主電源投入後の正常動作中に、主電源スイッチをＯＦＦにし、１秒以内に再度主電源スイッチをＯＮにすると、電源回路上のコンデンサに蓄積された電荷が十分に放電されないことになる。このため、ＣＰＵを有する複数の制御部であるエンジンボードとコントローラボードとの間で、主電源ＯＮ時にＣＰＵ間で通信を行い、互いのＣＰＵが初期化されたことを相互に確認した後にメイン処理が始まる画像処理装置は、主電源の瞬断が発生すると、それぞれがＣＰＵを有する複数の制御部を構成する各ボード毎に、電源がＯＦＦされたかされないかの状態が異なる場合があるため、ボード間の通信による装置の初期化を行うことができず、正常動作に復帰できない場合がある。

本発明の目的は、前述したような点に鑑み、主電源の瞬断発生時、電子装置内に存在する複数のＣＰＵへの電源の通電状態が異なる場合であっても、ハングアップすることなく、正常動作に復帰することが可能な電子装置及び該電子装置の制御方法を提供することにある。

前記目的を達成するため本発明の第１の手段は、それぞれが制御手段としてのＣＰＵを有する複数の制御部を備えて構成される電子装置において、前記複数の制御部の全ての制御手段から電源投入後の初期化完了情報を受け取って保持する初期化終了通知手段を備え、電子装置に対する電源に瞬断が発生した場合、電源がＯＦＦとなった制御部の制御手段は、前記初期化終了通知手段に保持されている自制御手段の初期化完了情報を消去し、その後、自制御手段の初期化処理を行って前記初期化終了通知手段に自制御手段の初期化完了情報を書き込み、前記初期化終了通知手段は、一旦消去された初期化完了情報を含む全ての制御手段からの初期化完了情報が保持された時点で、前記全ての制御部の制御手段に初期化終了の割り込みを行い、前記初期化終了の割り込みを受けた制御部の制御手段のそれぞれは、他の制御部の制御手段との間での通信の初期化を行うことを特徴とする。

また、本発明の第２の手段は、第１の手段において、前記初期化終了通知手段は、内部にタイマ回路を備え、全ての制御手段からの初期化完了情報が保持された時点から前記タイマ回路に設定される一定時間経過後に、前記全ての制御部の制御手段に初期化終了の割り込みを行うことを特徴とする。

また、本発明の第３の手段は、第１の手段において、前記初期化終了通知手段は、前記複数の制御部の制御手段のどの制御部の制御手段からの初期化完了情報が変化したかを検知する手段を備え、前記初期化終了の割り込みを受けた制御部の制御手段のそれぞれは、前記初期化終了通知手段から初期化完了情報が変化した制御部の制御手段の情報を取得し、取得した制御部の制御手段との間でのみ通信の初期化を行うことを特徴とする。

また、本発明の第４の手段は、第１の手段において、前記制御部の１つにＨＤＤが接続されており、このＨＤＤが接続されている制御部の制御手段は、該制御手段が前記ＨＤＤにアクセスしているときに、前記初期化終了通知手段から初期化終了の割り込みを受けた場合、ＨＤＤへのアクセスを終了した後に、他の制御部の制御手段との間で通信の初期化を行うことを特徴とする。

また、本発明の第５の手段は、第１ないし第４のうちいずれか１の手段において、前記初期化終了通知手段は、電池が接続されており、主電源の瞬断時にも、前記電池から電力が供給されていることを特徴とする。

また、本発明の第６の手段は、第１ないし第４のうちいずれか１の手段において、前記初期化終了通知手段は、無停電電源装置から主電源スイッチを経由することなく電力が供給されていることを特徴とする。

また、本発明の第７の手段は、それぞれが制御手段としてのＣＰＵを有する複数の制御部を備えて構成される電子装置の制御方法において、前記電力装置は、前記複数の制御部の全ての制御手段から電源投入後の初期化完了情報を受け取って保持する初期化終了通知手段を備え、電子装置に対する電源に瞬断が発生した場合、電源がＯＦＦとなった制御部の制御手段は、前記初期化終了通知手段に保持されている自制御手段の初期化完了情報を消去し、その後、自制御手段の初期化処理を行って前記初期化終了通知手段に自制御手段の初期化完了情報を書き込み、前記初期化終了通知手段は、一旦消去された初期化完了情報を含む全ての制御手段からの初期化完了情報が保持された時点で、前記全ての制御部の制御手段に初期化終了の割り込みを行い、前記初期化終了の割り込みを受けた制御部の制御手段のそれぞれは、他の制御部の制御手段との間での通信の初期化を行うことを特徴とする。

また、本発明の第８の手段は、第７の手段において、前記初期化終了通知手段は、内部にタイマ回路を備え、全ての制御手段からの初期化完了情報が保持された時点から前記タイマ回路に設定される一定時間経過後に、前記全ての制御部の制御手段に初期化終了の割り込みを行うことを特徴とする。

また、本発明の第９の手段は、第７の手段において、前記初期化終了通知手段は、前記複数の制御部の制御手段のどの制御部の制御手段からの初期化完了情報が変化したかを検知する手段を備え、前記初期化終了の割り込みを受けた制御部の制御手段のそれぞれは、前記初期化終了通知手段から初期化完了情報が変化した制御部の制御手段の情報を取得し、取得した制御部の制御手段との間でのみ通信の初期化を行うことを特徴とする。

また、本発明の第１０の手段は、第７の手段において、前記制御部の１つにＨＤＤが接続されており、このＨＤＤが接続されている制御部の制御手段は、該制御手段が前記ＨＤＤにアクセスしているときに、前記初期化終了通知手段から初期化終了の割り込みを受けた場合、ＨＤＤへのアクセスを終了した後に、他の制御部の制御手段との間で通信の初期化を行うことを特徴とする。

また、本発明の第１１の手段は、第７ないし第１０のうちいずれか１の手段において、前記初期化終了通知手段は、電池が接続されており、主電源の瞬断時にも、前記電池から電力が供給されていることを特徴とする。

また、本発明の第１２の手段は、第７ないし第１０のうちいずれか１の手段において、前記初期化終了通知手段は、無停電電源装置から主電源スイッチを経由することなく電力が供給されていることを特徴とする。

本発明によれば、主電源の瞬断発生時、電子装置内に存在する複数のＣＰＵへの電源の通電状態が異なる場合であっても、ハングアップすることなく、正常動作に復帰することができる。

以下、本発明による電子装置及び該電子装置の制御方法の実施形態を図面により詳細に説明する。以下に説明する本発明の実施形態は、電子装置として画像処理装置を例としたものである。

図１Ａは本発明の第１の実施形態による電子装置としての画像処理装置の構成を示すブロック図である。

図１Ａに示す画像処理装置は、コントローラボード１３０１、２種類のエンジンボード１２０１、１９０１を備え、主電源スイッチ１１０１、ＡＣ−ＤＣ変換部１１０２を介して各ボードに電源が供給されるように構成されている。そして、各ボード上のＣＰＵは、バス１７０１を介して相互に通信可能に接続されている。

コントローラボード１３０１には、初期化終了通知手段としての割り込み信号発生回路１４０１が設けられると共に、ＤＣ−ＤＣ変換部１３０２、ＣＰＵ１３０３、ネットワークインタフェース制御部１３１１、ユーザインタフェース制御部１３１２、メモリ１３０４が設けられ、これらがバスを介して通信可能に接続されている。

ＤＣ−ＤＣ変換部１３０２は、ＡＣ−ＤＣ変換部１１０２からの直流電源をコントローラボード１３０１内で必要とする電圧としてＣＰＵ１３０３に供給すると共に、図示しない経路によりコントローラボード１３０１内の他の機能部へ電源の供給を行っている。

ネットワークインタフェース制御部１３１１は、ネットワークを介してコンピュータ１３２１等が接続されており、ネットワークを介してコンピュータ１３２１等との間でのデータの送受信の制御を行っている。また、ユーザインタフェース制御部１３１２には、画像処理装置の操作部１３２２が接続されており、ユーザインタフェース制御部１３１２は、操作部１３２２との間でのデータの送受信の制御を行っている。

２種類のエンジンボード１２０１、１９０１の一方のエンジンボード１２０１は、スキャナ制御用のエンジンであり、エンジンボードに接続されたスキャナ１２２１の制御を行うスキャナ制御部１２１１、ＤＣ−ＤＣ変換部１２０２、ＣＰＵ１２０３、メモリ１２０４を有し、これらがバスを介して通信可能に接続されて構成されている。

ＤＣ−ＤＣ変換部１２０２は、ＡＣ−ＤＣ変換部１１０２からの直流電源をエンジンボード１２０１内で必要とする電圧としてＣＰＵ１２０３に供給すると共に、図示しない経路によりエンジンボード１２０１内の他の機能部へ電源の供給を行っている。

２種類のエンジンボード１２０１、１９０１の他方のエンジンボード１９０１は、印刷制御用のエンジンであり、エンジンボード１９０１に接続された印刷エンジン１９２１を制御する印刷エンジン制御部１９１１がスキャナ制御部１２１１に代って設けられる点以外、前述したエンジンボード１２０１と同様に構成されている。

前述において、割り込み信号発生回路１４０１は、全てのボードのＣＰＵからのＣＰＵ初期化完了情報が入力されて、ＣＰＵ初期化完了情報を全てのＣＰＵの分保持し、全てのボードのＣＰＵに対して、割り込み信号を出力する。

図１Ａに示す画像処理装置は、コントローラボード上に割り込み信号発生回路１４０１が設けられて構成されるとして示しているが、割り込み信号発生回路１４０１は、エンジンボードに設けられていてもよく、また、さらに別のボードに設けられていてもよい。

図１Ｂは図１Ａに示す画像処理装置に主電源が投入されたときからメイン処理を実行するまでの処理動作を説明するフローチャートであり、次に、これについて説明する。

（１）主電源が投入された後、コントローラボードやエンジンボード内のＣＰＵは、ＣＰＵ初期化完了情報を“０”として、割り込み信号発生回路に出力し、割り込み信号発生回路のＣＰＵ初期化完了情報を消去する（ステップＳ２２１ｂ、Ｓ２３１ｂ、Ｓ２２２ｂ、Ｓ２３２ｂ）。

（２）コントローラボードやエンジンボード内のＣＰＵは、内部レジスタや周辺のメモリの初期化処理を行う。なお、ここでの初期化処理の詳細については、図１Ｄに示すフローにより後述する（ステップＳ２２３ｂ、Ｓ２３３ｂ）。

（３）ステップＳ２２３ｂ、Ｓ２３３ｂでのＣＰＵの初期化処理の完了後、コントローラボードやエンジンボード内のＣＰＵは、ＣＰＵ初期化完了情報を“１”として、割り込み信号発生回路に出力して、ＣＰＵ初期化完了情報を割り込み信号発生回路に書き込む（ステップＳ２２４ｂ、Ｓ２３４ｂ、Ｓ２２５ｂ、Ｓ２３５ｂ）。

（４）割り込み信号発生回路は、画像処理装置内の全てのボードのＣＰＵからＣＰＵ初期化完了情報が入力された時点で、割り込み信号を全てのボードのＣＰＵに出力して初期化終了を通知する（ステップＳ２４１ｂ、２４２ｂ）。

（５）全てのボードのＣＰＵは、割り込み信号発生回路からの割り込み信号が入力されると、他のボードのＣＰＵとの間で通信を行い、通信の初期化を行って、割り込み復帰処理を実行する（ステップＳ２２６ｂ、Ｓ２３６ｂ、Ｓ２２７ｂ、Ｓ２３７ｂ、Ｓ２２８ｂ、Ｓ２３８ｂ）。

（６）通信の初期化が完了した後、全てのボードのＣＰＵは、メイン処理を実行する。なお、メイン処理の詳細については、図１Ｅに示すフローにより後述する（ステップＳ２２９ｂ、Ｓ２３９ｂ）。

図１Ｄは図１ＢのステップＳ２２３ｂ、Ｓ２３３ｂでのＣＰＵの初期化処理の詳細な処理動作を説明するフローチャートであり、次に、これについて説明する。

（１）処理が開始されると、まず、ＣＰＵの内部にある、コンフィグレーションレジスタの設定を行うと共に、ＣＰＵに接続されている周辺メモリの初期化として、ＣＰＵに接続されている周辺メモリの内部にあるコンフィグレーションレジスタの設定、周辺メモリの動作クロック周波数の設定、周辺メモリの動作モードの設定を行う（ステップＣ１〜Ｃ５）。

（２）その後、ＣＰＵの内部にある通信ポートの設定処理として、通信速度の設定、どの通信ポートを使用するかの通信ポートの選択、設定を行う（ステップＣ６、Ｃ７）。

図１Ｅは図１ＢのステップＳ２２９ｂ、Ｓ２３９ｂでのメイン処理の詳細な処理動作を説明するフローチャートであり、次に、これについて説明する。

（１）処理が開始されると、まず、アプリケーションを起動し、アプリケーションの初期化処理として、印刷処理、コピー処理、スキャナ処理、ＦＡＸ処理の各アプリケーションのイニシャル処理を行うと共に、サービス層との通信の確立を行う（ステップＭ１〜Ｍ４）。

（２）次に、システムの初期設定を行い、操作画面の構築、用紙の設定、時刻の設定、ネットワークの設定を行う（ステップＭ５〜Ｍ９）。

（３）その後、処理命令待ち状態となり、処理命令があると、処理命令の内容に応じて、各アプリケーションの処理として、印刷処理、コピー処理、スキャナ処理、ＦＡＸ処理等を実行する（ステップＭ１０〜Ｍ５２）。

一般に、図１Ａに示すような構成を持つ画像処理装置は、主電源の瞬断発生時、エンジンボードとコントローラボードとの双方共に確実に電源断になるとは限らない。仮に、主電源の瞬断が発生したときに、コントローラボードの電源が断となり、エンジンボードの電源が正常でエンジンボードが正常動作のままでいるものとすると、コントローラボードのＣＰＵは、エンジンボードのＣＰＵとの通信の初期化時、エンジンボードのＣＰＵが初期化を完了したことを検知しようとする。しかし、エンジンボードのＣＰＵは、電源の瞬断後も正常動作を継続しているため、コントローラボードのＣＰＵとの通信の初期化を行う必要がなく、コントローラボードに対して、エンジンボードのＣＰＵが初期化完了の通知を行うことはない。コントローラボードのＣＰＵは、エンジンボードのＣＰＵから初期化完了の通知を受け取れなければ、メイン処理を開始することができない。そのために、装置が正常に立ち上がらなくなってしまう。

本発明の実施形態では、主電源の瞬断発生時、エンジンボードとコントローラボードとの双方共に確実に電源断にならないような場合にも、主電源の瞬断発生時に装置を正常に立ち上げることができる。

図１Ｃは図１Ａに示す画像処理装置がメイン処理の実行中に主電源の瞬断が発生し、再度メイン処理に復帰するまで処理動作を説明するフローチャートであり、次に、これについて説明する。ここで説明する処理の例は、主電源の瞬断が発生したとき、コントローラボードの電源が完全にＯＦＦになり、エンジンボードの電源はＯＮのままである場合における処理の例である。

（１）主電源の瞬断が発生後、コントローラボードは、コントローラボードの電源が完全にＯＦＦになるため、コントローラボード内のＣＰＵにハードウェアリセットがかかる。これにより、コントローラボード内のＣＰＵは、ＣＰＵ初期化完了情報を“０”として割り込み信号発生回路に出力して、割り込み信号発生回路内のＣＰＵ初期化完了情報を消去する（ステップＳ２３１ｃ、Ｓ２３１２ｃ、Ｓ２３２ｃ）。

（２）一方、エンジンボードは、主電源の瞬断が発生した後も、エンジンボードの電源がＯＮのままであるため、そのままメイン処理を続けている（ステップＳ２２１ｃ、Ｓ２２１２ｃ、Ｓ２２１３ｃ）。

（３）コントローラボード内のＣＰＵは、ステップＳ２３２ｃの処理の後、内部レジスタや周辺のメモリの初期化処理を行い、初期化処理の終了後、ＣＰＵ初期化完了情報を“１”として割り込み信号発生回路に出力して、割り込み信号発生回路内のＣＰＵ初期化完了情報を書き込む（ステップＳ２３３ｃ〜Ｓ２３５ｃ）。

（４）割り込み信号発生回路は、電源の瞬断が発生した時点で、電源がＯＦＦとなったボードのＣＰＵが、一度、ＣＰＵ初期化完了情報を“０”として割り込み信号発生回路に出力するため、割り込み信号発生回路内に保持しているそのＣＰＵのＣＰＵ初期化完了情報が“０”になっている。そして、割り込み信号発生回路は、全てのボードのＣＰＵからのＣＰＵ初期化完了情報が“１”に変化した時点で、割り込み信号を全てのボードのＣＰＵに出力する（ステップＳ２４１ｃ、Ｓ２４２ｃ）。

（５）全てのボードのＣＰＵは、割り込み信号発生回路からの割り込み信号が入力されると、他のボードのＣＰＵとの間で通信を行い、通信の初期化を行って、割り込み復帰処理を実行する（ステップＳ２２６ｃ、Ｓ２３６ｃ、Ｓ２２７ｃ、Ｓ２３７ｃ、Ｓ２２８ｃ、Ｓ２３８ｃ）。

（６）通信の初期化が完了した後、全てのボードのＣＰＵは、メイン処理を実行する。なお、メイン処理の詳細は、図１Ｅに示すフローにより説明したと同様である（ステップＳ２２９ｃ、Ｓ２３９ｃ）。

前述した本発明の実施形態での処理によれば、主電源の瞬断発生時、エンジンボードとコントローラボードとで、通電状態が異なり、仮に、コントローラボードの電源が完全にＯＦＦになり、エンジンボードの電源はＯＮのままになる、という状態になったとしても、コントローラボードのＣＰＵが再度初期化完了した時点で、割り込み信号発生回路が、エンジンボードとコントローラボードとの双方のＣＰＵに割り込み信号を出力することができる。

このため、エンジンボードとコントローラボードとの双方のＣＰＵが割り込み処理に入り、ＣＰＵボード間の通信の初期化を行うことができ、装置をハングアップさせることなく、確実に正常動作して立ち上げることができる。

また、前述した本発明の実施形態での処理によれば、割り込み処理とすることにより、主電源の瞬断発生時に電源はＯＮのままであったボードのＣＰＵは、レジスタやメモリの初期化処理を行うことなく、各ボードのＣＰＵ相互間の通信の初期化から実行を開始することができ、装置の起動時間を短縮することができる。

前述までに説明した本発明の第１の実施形態は、主電源の瞬断があった後、割り込み信号発生回路から割り込み信号が発生した直後に、再度、主電源の瞬断が連続で発生した場合、全てのボードのＣＰＵ初期化完了情報が割り込み信号発生回路に書き込まれた直後に、割り込み信号発生回路が割り込み信号を出力することになるので、割り込み信号も連続で発生させてしまうことになる。このように、各ボードのＣＰＵ相互間の通信の初期化中に再度割り込み信号が発生すると、多重割り込み処理となり、装置が正常に動作することができなくなる可能性がある。

図２Ａは主電源の瞬断が連続して発生する場合、割り込み信号発生回路からの割り込み信号も連続して発生してしまうことを示すタイムチャートであり、次に、これについて説明する。

図２Ａにおいて、主電源の投入により全てのボードの電源が入れられてそれぞれのボードのＣＰＵからＣＰＵ初期化完了情報１５０２２ａ、１５０３２ａ、１５０９２ａが割り込み信号発生回路に入力されると、割り込み信号発生回路から最初の割り込み信号１６０１２ａが出力される。その直後に主電源の瞬断が発生し、この瞬断により１つのボードの電源だけが断となったとすると、そのボードのＣＰＵからのＣＰＵ初期化完了情報、ここでは、ＣＰＵ初期化完了情報１５０３２ａが“１”→“０”→“１”と変化することになる。

割り込み信号発生回路は、ＣＰＵ初期化完了情報１５０３２ａが“０”→“１”と変化した後、入力されているＣＰＵ初期化完了情報の全てが“１”になった時点で、割り込み信号を出力するため、最初の主電源投入時と１回目の瞬断発生時との２度にわたり、割り込み信号を出力してしまうことになり、多重割り込み処理となって、装置が正常に動作することができなくなる可能性がある。

本発明の実施形態では、前述のような不具合を防止するため、割り込み信号発生回路の内部にタイマ回路を設け、全てのＣＰＵ初期化完了情報が割り込み信号発生回路に書き込まれた後、割り込み信号発生回路の内部のタイマ回路により、一定時間経過後に割り込み信号を出力することにより、２度にわたる割り込み信号を出力してしまうことを防止して、装置が正常に動作することができるようにすることができる。

図２Ｂは主電源の瞬断が連続して発生する場合に、割り込み信号発生回路内部のタイマ回路により、一定時間経過後に割り込み信号を出力する本発明の実施形態でのタイムチャートである。

図２Ｂにおいて、主電源の投入により全てのボードの電源が入れられてそれぞれのボードのＣＰＵからＣＰＵ初期化完了情報１５０２２ａ、１５０３２ａ、１５０９２ａが割り込み信号発生回路に入力されると、割り込み信号発生回路は、割り込み信号を出力しようとするが、この割り込み信号は、タイマ回路により直ぐには出力されないことになる。そして、タイマ回路のタイムオーバーまでの間に、主電源の瞬断が発生し、この瞬断により１つのボードの電源だけが断となったとすると、そのボードのＣＰＵからのＣＰＵ初期化完了情報、ここでは、ＣＰＵ初期化完了情報１５０３２ｂが“１”→“０”→“１”と変化することになる。割り込み信号発生回路は、ＣＰＵ初期化完了情報１５０３２ｂが“０”→“１”と変化した後、入力されているＣＰＵ初期化完了情報の全てが“１”になった時点から一定時間経過後に割り込み信号１６０１２ｂを出力する。

前述したように、割り込み信号発生回路の内部にタイマを持たせ、割り込み信号の出力タイミングを遅らせることにより、２度にわたる割り込み信号を出力してしまうことを防止して、装置を正常に動作させるようにすることができる。

前述した例では、主電源の投入の後、全てのボードのＣＰＵからＣＰＵ初期化完了情報が割り込み信号発生回路に入力された直後に主電源の瞬断が発生したものとしたが、主電源の瞬断が連続して生起した場合も、同様に２度にわたる割り込み信号の出力を防止することができる。

前述までに説明した本発明の第１の実施形態は、画像処理装置がＣＰＵを有するボードを３個以上備えて構成される場合、割り込み信号発生回路からの割り込み信号を各ボードのＣＰＵが受信した後に実行する通信の初期化を、前述した複数のボードの全てのＣＰＵ相互間で行う必要のあるものである。この結果、主電源の瞬断後も正常動作を続けているボードのＣＰＵも、他のＣＰＵとの間で通信の初期化を行わなければならず、ボード間の通信の初期化に時間がかかってしまうことになる。

本発明の実施形態では、前述のような不具合を防止するため、割り込み信号発生回路内部に、どのボードのＣＰＵ初期化完了情報が変化したかを検知する手段を備え、全てのボードのＣＰＵが、割り込み信号発生回路からの割り込み信号を受信した時点で、どのボードのＣＰＵが再度初期化完了したかを割り込み信号発生回路に問い合わせて把握することにより、再度の初期化が完了したＣＰＵとの間でのみ通信の初期化を行うようにすることができる。

図３Ａは割り込み信号発生回路の内部で、どのボードのＣＰＵ初期化完了情報が変化したかを検知する動作を説明するタイムチャートであり、次に、これについて説明する。

図３Ａにおいて、主電源の投入により全てのボードの電源が入れられてそれぞれのボードのＣＰＵからＣＰＵ初期化完了情報１５０２３ａ、１５０３３ａ、１５０９３ａが割り込み信号発生回路に入力されると、割り込み信号発生回路から最初の割り込み信号１６０１２ａが出力されてメイン処理が実行される。このメイン処理の実行中に主電源の瞬断が発生し、この瞬断により１つのボードの電源だけが断となったとすると、そのボードのＣＰＵからのＣＰＵ初期化完了情報、ここでは、ＣＰＵ初期化完了情報１５０３３ａが“１”→“０”→“１”と変化することになる。

割り込み信号発生回路は、どのボードのＣＰＵ初期化完了情報が変化したかを検知するため、常に１クロック前の各ボードのＣＰＵ初期化完了情報の状態を保持しておく。これにより、割り込み信号発生回路は、ＣＰＵ初期化完了情報が“０”→“１”と変化したボードがどれかを判断することができる。図３Ａに示す例では、瞬断によりボードの電源が断となったボードのＣＰＵからのＣＰＵ初期化完了情報１５０３３ａが“０”→“１”と変化しているので、このＣＰＵ初期化完了情報を出力したＣＰＵが、瞬断発生で電源断となったＣＰＵであると判断することができる。

図３Ｂは図１Ａに示す画像処理装置に主電源が投入されたとき、あるいは、正常動作中に主電源に瞬断が発生したときからメイン処理を実行するまでの処理動作を説明するフローチャートであり、次に、これについて説明する。

（１）主電源が投入された後、あるいは、正常動作中に主電源に瞬断が発生して電源断となった後、コントローラボードやエンジンボード内のＣＰＵは、ＣＰＵ初期化完了情報を“０”として、割り込み信号発生回路に出力し、割り込み信号発生回路のＣＰＵ初期化完了情報を消去する（ステップＳ３２１、Ｓ３３１、Ｓ３２２、Ｓ３３２）。

（２）コントローラボードやエンジンボード内のＣＰＵは、内部レジスタや周辺のメモリの初期化処理を行う。なお、ここでの初期化処理の詳細については、図１Ｄに示して説明したと同様である（ステップＳ３２３、Ｓ３３３）。

（３）ステップＳ３２３、Ｓ３３３でのＣＰＵの初期化処理の完了後、コントローラボードやエンジンボード内のＣＰＵは、ＣＰＵ初期化完了情報を“１”として、割り込み信号発生回路に出力して、ＣＰＵ初期化完了情報を割り込み信号発生回路に書き込む（ステップＳ３２４、Ｓ３３４、Ｓ３２５、Ｓ３３５）。

（４）割り込み信号発生回路は、画像処理装置内の全てのボードのＣＰＵからＣＰＵ初期化完了情報が入力された時点で、割り込み信号を全てのボードのＣＰＵに出力する（ステップＳ３４１、３４２）。

（５）全てのボードのＣＰＵは、割り込み信号発生回路からの割り込み信号が入力されると、どのボードのＣＰＵが再度初期化完了したかを割り込み信号発生回路に問い合わせて検知する（ステップＳ３２６、Ｓ３３６、Ｓ３２７１、Ｓ３７１）。

（６）その後、各ボードのＣＰＵは、ＣＰＵ初期化完了情報が変化し、再度初期化完了したボードのＣＰＵとの間でのみ通信を行い、通信の初期化を行って、割り込み復帰処理を実行する（ステップＳ３２７２、Ｓ３３７２、Ｓ３２８、Ｓ３３８）。

（７）通信の初期化が完了した後、全てのボードのＣＰＵは、メイン処理を実行する。なお、メイン処理の詳細については、図１Ｅに示して説明した場合と同様である（ステップＳ３２９、Ｓ３３９）。

前述したように、割り込み信号発生回路の内部に、どのボードのＣＰＵ初期化完了情報が変化したかを検知する手段を備え、この検知結果を各ボードのＣＰＵに取り込ませるようにすることにより、仮に、主電源の瞬断により３個のボードのうち１個のみのボードのＣＰＵの電源が断し、残りの２個のボードのＣＰＵが電源断せず正常動作を続けているような場合に、正常動作を続けているＣＰＵ相互間の通信の初期化処理を省略することができ、通信の初期化処理にかかる時間を短縮することができる。

図４Ａは本発明の第２の実施形態による電子装置としての画像処理装置の構成を示すブロック図である。

図４Ａに示す本発明の第２の実施形態は、図１Ａに示して説明した画像処理装置のコントローラボード１３０１にＨＤＤ(Hard Disk Drive）制御部４３１３を設けて、ＨＤＤ４３２３を接続したものであり、その他の構成は、図１Ａに示したものと同一である。

図４Ａに示すようにＨＤＤ４３２３が設けられた装置は、コントローラボード１３０１のＣＰＵ１３０３がＨＤＤ４３２３へのデータの書き込み中に、主電源の瞬断が発生して、割り込み信号発生回路からの割り込み信号がＣＰＵ１３０３に入力されると、その割り込み処理によってＨＤＤ４３２３への書き込みが中断され、ＨＤＤ４３２３へデータを正常に書き込んでいない状態でＨＤＤ４３２３への書き込み動作が終了してしまう可能性がある。

本発明の第２の実施形態は、コントローラボードのＣＰＵが割り込み信号発生回路からの割り込み信号を受信したときに、ＨＤＤへの書き込みが終了するまで、コントローラボードのＣＰＵが割り込み処理に入らないようにして、ＨＤＤ内のデータを保証することができるようにしている。

図４Ｂは図４Ａに示す画像処理装置がメイン処理の中でＨＤＤへの書き込みの実行中に主電源の瞬断が発生し、再度メイン処理に復帰するまで処理動作を説明するフローチャートであり、次に、これについて説明する。ここで説明する処理の例は、主電源の瞬断が発生したとき、エンジンボードの電源が完全にＯＦＦになり、コントローラボードの電源はＯＮのままである場合における処理の例である。

（１）主電源の瞬断が発生後、エンジンボードは、エンジンボードの電源が完全にＯＦＦになるため、エンジンボード内のＣＰＵにハードウェアリセットがかかる。これにより、エンジンボード内のＣＰＵは、ＣＰＵ初期化完了情報を“０”として割り込み信号発生回路に出力して、割り込み信号発生回路内のＣＰＵ初期化完了情報を消去する（ステップＳ４２１、Ｓ４２１２、Ｓ４２２）。

（２）一方、コントローラボードは、主電源の瞬断が発生した後も、コントローラボードの電源がＯＮのままであるため、そのままメイン処理を続けている（ステップＳ４３１、Ｓ４３１２、Ｓ４３１３）。

（３）エンジンボード内のＣＰＵは、ステップＳ４２２の処理の後、内部レジスタや周辺のメモリの初期化処理を行い、初期化処理の終了後、ＣＰＵ初期化完了情報を“１”として割り込み信号発生回路に出力して、割り込み信号発生回路内のＣＰＵ初期化完了情報を書き込む（ステップＳ４２３〜Ｓ４２５）。

（４）割り込み信号発生回路は、電源の瞬断が発生した時点で、電源がＯＦＦとなったボードのＣＰＵが、一度、ＣＰＵ初期化完了情報を“０”として割り込み信号発生回路に出力するため、割り込み信号発生回路内に保持しているそのＣＰＵのＣＰＵ初期化完了情報が“０”になっている。そして、割り込み信号発生回路は、全てのボードのＣＰＵからのＣＰＵ初期化完了情報が“１”に変化した時点で、割り込み信号を全てのボードのＣＰＵに出力する（ステップＳ４４１、Ｓ４４２）。

（５）エンジンボードのＣＰＵは、割り込み信号発生回路からの割り込み信号が入力されると、他のボードのＣＰＵとの間で通信を行い、通信の初期化を行って、割り込み復帰処理を実行し、その後、メイン処理を実行する（ステップＳ４２６〜Ｓ４２９）。

（６）一方、コントローラボードのＣＰＵは、割り込み信号発生回路からの割り込み信号が入力されると、まず、ＨＤＤへのデータの書き込み中か否かを判断し、書き込み中であれば、書き込み終了を待つ（ステップＳ４３６、Ｓ４３６２〜Ｓ４３６４）。

（７）ステップＳ４３６の判定で、ＨＤＤへのデータの書き込み中でなかった場合、あるいは、書き込みが終了した時点で、他のボードのＣＰＵとの間で通信を行い、通信の初期化を行って、割り込み復帰処理を実行し、その後、メイン処理を実行する（ステップＳ４３７〜Ｓ４３９）。

前述した本発明の第２の実施形態によれば、コントローラのＣＰＵが割り込み発生回路からの割り込み信号を受信したときに、ＨＤＤへの書き込みが終了するまで、割り込み処理に入らないため、ＨＤＤ内のデータを保証することができる。

図５は本発明の第３の実施形態による電子装置としての画像処理装置の構成を示すブロック図である。

図５に示す本発明の第３の実施形態は、図１Ａに示して説明した画像処理装置のコントローラボード１３０１に設けられている割り込み信号発生回路１４０３に電池５９０１から電源を供給するようにしたものであり、その他の構成は、図１Ａに示したものと同一である。

前述した本発明の第３の実施形態によれば、画像処理装置の主電源に瞬断が発生した場合にも、割り込み信号発生回路の電源電圧を動作電圧値で保持することができるため、割り込み信号発生回路がエンジンボードまたはコントローラボードのいづれに存在していても、割り込み信号発生回路の電源電圧が下がってしまって、ＣＰＵ初期化完了情報を受信できなかったり、割り込み信号を出力することができなくなることを防止して、ＣＰＵ初期化完了情報を確実に受信し、割り込み信号を出力することができる。

図６は本発明の第４の実施形態による電子装置としての画像処理装置の構成を示すブロック図である。

図６に示す本発明の第４の実施形態は、図１Ａに示して説明した画像処理装置の電源として無停電電源装置を使用し、コントローラボードの割り込み信号発生回路に主電源スイッチを介さずに電源を供給するようにした例である。そして、図６に示す画像処理装置は、図１Ａに示して説明した画像処理装置に、主電源スイッチ１１０１を経由して各ボードに電力を供給する無停電電源装置６１０２と、この無停電電源装置６１０２からの交流電力を主電源スイッチ１１０１を介することなく受けて直流とするＡＣ−ＤＣ変換部６１０３と、コントローラボード１３０１内に設けられて割り込み信号発生回路１４０１に電力を供給するＤＣ−ＤＣ変換部６６０２とが設けられて構成される。

前述したような本発明の第４の実施形態は、割り込み信号発生回路の電源を、画像処理装置の主電源スイッチを経由せずに、直接無停電電源装置から供給することとしているため、画像処理装置の主電源スイッチの状態に関わらず割り込み信号発生回路に電源を供給することができる。これにより、画像処理装置が無停電電源装置から電源の供給を受けていても、画像処理装置の主電源スイッチがユーザによりＯＦＦされた後、１秒程度以内にＯＮされるような主電源の瞬断が発生したと同様の状況となった場合にも、割り込み信号発生回路が、正常に割り込み信号を出力することができる。

前述した本発明の実施形態での各処理は、プログラムにより構成し、本発明が備えるＣＰＵに実行させることができ、また、それらのプログラムは、ＦＤ、ＣＤＲＯＭ、ＤＶＤ等の記録媒体に格納して提供することができ、また、ネットワークを介してディジタル情報により提供することができる。

本発明の第１の実施形態による電子装置としての画像処理装置の構成を示すブロック図である。図１Ａに示す画像処理装置に主電源が投入されたときからメイン処理を実行するまでの処理動作を説明するフローチャートである。図１Ａに示す画像処理装置がメイン処理の実行中に主電源の瞬断が発生し、再度メイン処理に復帰するまで処理動作を説明するフローチャートである。図１ＢのステップＳ２２３ｂ、Ｓ２３３ｂでのＣＰＵの初期化処理の詳細な処理動作を説明するフローチャートである。図１ＢのステップＳ２２９ｂ、Ｓ２３９ｂでのメイン処理の詳細な処理動作を説明するフローチャートである。主電源の瞬断が連続して発生する場合、割り込み信号発生回路からの割り込み信号も連続して発生してしまうことを示すタイムチャートである。主電源の瞬断が連続して発生する場合に、割り込み信号発生回路内部のタイマ回路により、一定時間経過後に割り込み信号を出力する本発明の実施形態でのタイムチャートである。割り込み信号発生回路の内部で、どのボードのＣＰＵ初期化完了情報が変化したかを検知する動作を説明するタイムチャートである。図１Ａに示す画像処理装置に主電源が投入されたとき、あるいは、正常動作中に主電源に瞬断が発生したときからメイン処理を実行するまでの処理動作を説明するフローチャートである。本発明の第２の実施形態による電子装置としての画像処理装置の構成を示すブロック図である。図４Ａに示す画像処理装置がメイン処理の中でＨＤＤへの書き込みの実行中に主電源の瞬断が発生し、再度メイン処理に復帰するまで処理動作を説明するフローチャートである。本発明の第３の実施形態による電子装置としての画像処理装置の構成を示すブロック図である。本発明の第４の実施形態による電子装置としての画像処理装置の構成を示すブロック図である。

符号の説明

１１０１主電源スイッチ
１１０２、６１０３ＡＣ−ＤＣ変換部
１２０１、１９０１エンジンボード
１２０２、１３０２、６６０２、１９０２ＤＣ−ＤＣ変換部
１２０３、１３０３、１９０３ＣＰＵ
１２０４、１３０４、１９０４メモリ
１２１１スキャナ制御部
１２２１スキャナ
１３０１コントローラボード
１３１１ネットワークインタフェース制御部
１３１２ユーザインタフェース制御部
１３２１コンピュータ
１３２２操作部
１４０１割り込み信号発生回路
１９１１印刷エンジン制御部
１９２１印刷エンジン
４３１３ＨＤＤ制御部
４３２３ハードディスクドライブ
５９０１電池
６１０２無停電電源装置

Claims

それぞれが制御手段としてのＣＰＵを有する複数の制御部を備えて構成される電子装置において、
前記複数の制御部の全ての制御手段から電源投入後の初期化完了情報を受け取って保持する初期化終了通知手段を備え、
電子装置に対する電源に瞬断が発生した場合、電源がＯＦＦとなった制御部の制御手段は、前記初期化終了通知手段に保持されている自制御手段の初期化完了情報を消去し、その後、自制御手段の初期化処理を行って前記初期化終了通知手段に自制御手段の初期化完了情報を書き込み、
前記初期化終了通知手段は、一旦消去された初期化完了情報を含む全ての制御手段からの初期化完了情報が保持された時点で、前記全ての制御部の制御手段に初期化終了の割り込みを行い、
前記初期化終了の割り込みを受けた制御部の制御手段のそれぞれは、他の制御部の制御手段との間での通信の初期化を行うことを特徴とする電子装置。
請求項１記載の電子装置において、
前記初期化終了通知手段は、内部にタイマ回路を備え、全ての制御手段からの初期化完了情報が保持された時点から前記タイマ回路に設定される一定時間経過後に、前記全ての制御部の制御手段に初期化終了の割り込みを行うことを特徴とする電子装置。
請求項１記載の電子装置において、
前記初期化終了通知手段は、前記複数の制御部の制御手段のどの制御部の制御手段からの初期化完了情報が変化したかを検知する手段を備え、
前記初期化終了の割り込みを受けた制御部の制御手段のそれぞれは、前記初期化終了通知手段から初期化完了情報が変化した制御部の制御手段の情報を取得し、取得した制御部の制御手段との間でのみ通信の初期化を行うことを特徴とする電子装置。
請求項１記載の電子装置において、
前記制御部の１つにＨＤＤが接続されており、このＨＤＤが接続されている制御部の制御手段は、該制御手段が前記ＨＤＤにアクセスしているときに、前記初期化終了通知手段から初期化終了の割り込みを受けた場合、ＨＤＤへのアクセスを終了した後に、他の制御部の制御手段との間で通信の初期化を行うことを特徴とする電子装置。
請求項１ないし４のうちいずれか１記載の電子装置において、
前記初期化終了通知手段は、電池が接続されており、主電源の瞬断時にも、前記電池から電力が供給されていることを特徴とする電子装置。
請求項１ないし４のうちいずれか１記載の電子装置において、
前記初期化終了通知手段は、無停電電源装置から主電源スイッチを経由することなく電力が供給されていることを特徴とする電子装置。
それぞれが制御手段としてのＣＰＵを有する複数の制御部を備えて構成される電子装置の制御方法において、
前記電力装置は、前記複数の制御部の全ての制御手段から電源投入後の初期化完了情報を受け取って保持する初期化終了通知手段を備え、
電子装置に対する電源に瞬断が発生した場合、電源がＯＦＦとなった制御部の制御手段は、前記初期化終了通知手段に保持されている自制御手段の初期化完了情報を消去し、その後、自制御手段の初期化処理を行って前記初期化終了通知手段に自制御手段の初期化完了情報を書き込み、
前記初期化終了通知手段は、一旦消去された初期化完了情報を含む全ての制御手段からの初期化完了情報が保持された時点で、前記全ての制御部の制御手段に初期化終了の割り込みを行い、
前記初期化終了の割り込みを受けた制御部の制御手段のそれぞれは、他の制御部の制御手段との間での通信の初期化を行うことを特徴とする電子装置の制御方法。
請求項７記載の電子装置の制御方法において、
前記初期化終了通知手段は、内部にタイマ回路を備え、全ての制御手段からの初期化完了情報が保持された時点から前記タイマ回路に設定される一定時間経過後に、前記全ての制御部の制御手段に初期化終了の割り込みを行うことを特徴とする電子装置の制御方法。
請求項７記載の電子装置の制御方法において、
前記初期化終了通知手段は、前記複数の制御部の制御手段のどの制御部の制御手段からの初期化完了情報が変化したかを検知する手段を備え、
前記初期化終了の割り込みを受けた制御部の制御手段のそれぞれは、前記初期化終了通知手段から初期化完了情報が変化した制御部の制御手段の情報を取得し、取得した制御部の制御手段との間でのみ通信の初期化を行うことを特徴とする電子装置の制御方法。
請求項７記載の電子装置の制御方法において、
前記制御部の１つにＨＤＤが接続されており、このＨＤＤが接続されている制御部の制御手段は、該制御手段が前記ＨＤＤにアクセスしているときに、前記初期化終了通知手段から初期化終了の割り込みを受けた場合、ＨＤＤへのアクセスを終了した後に、他の制御部の制御手段との間で通信の初期化を行うことを特徴とする電子装置の制御方法。
請求項７ないし１０のうちいずれか１記載の電子装置の制御方法において、
前記初期化終了通知手段は、電池が接続されており、主電源の瞬断時にも、前記電池から電力が供給されていることを特徴とする電子装置の制御方法。
請求項７ないし１１のうちいずれか１記載の電子装置の制御方法において、
前記初期化終了通知手段は、無停電電源装置から主電源スイッチを経由することなく電力が供給されていることを特徴とする電子装置の制御方法。