JP2008130036A - 情報処理装置 - Google Patents

Abstract

【課題】 電源投入から起動までの時間を大幅に短縮することができる情報処理装置を提供する。
【解決手段】 電源投入時、ハードウェアの初期化と並行して、ＮＡＮＤフラッシュメモリ３１内のオペレーションシステムおよびアプリケーションプログラムがデュアルポートメインメモリ２４にコピーされて起動される。これにより、電源投入から起動までの時間が大幅に短縮される。
【選択図】 図１

Description

この発明は、商品の販売に使用される電子式キャッシュレジスタやＰＯＳターミナルなどの情報処理装置に関する。

電子式キャッシュレジスタやＰＯＳターミナルなどの情報処理装置は、制御に必要なオペレーションシステムおよびアプリケーションプログラムが記憶されたハードディスクドライブを備え、電源投入時にＢＩＯＳ（Basic Input/Output System）によりハードウェアを初期化した後、ハードディスクドライブ内のオペレーションシステムおよびアプリケーションプログラムをメインメモリにダウンロードして起動する（例えば特許文献１）。
特開２００５―３１９０３号公報

上記の情報処理装置の場合、ＢＩＯＳによるハードウェアの初期化に約３０秒、オペレーションシステムとアプリケーションプログラムのダウンロードおよび起動に約５０秒を要し、電源投入から起動までの時間は合計で約８０秒となる。

この電源投入から起動までの間は、当然ながら商品登録ができず、いわゆるレジ待ちの状態となって、買い物客に迷惑をかけたり、ひいては店舗売上げの減少を招いてしまう。

この発明は、上記の事情を考慮したもので、その目的は、電源投入から起動までの時間を大幅に短縮することができる情報処理装置を提供することにある。

請求項１に係る発明の情報処理装置は、メインＣＰＵと、サブＣＰＵと、上記メインＣＰＵの制御に必要なオペレーションシステムおよびアプリケーションプログラムが記憶された不揮発性メモリと、プログラムおよび処理データの記憶に用いられるメインメモリと、上記メインＣＰＵに設けられ、電源投入に応じて、上記サブＣＰＵに処理開始を指令し、かつ当該装置のハードウェアを初期化する制御手段と、上記サブＣＰＵに設けられ、上記メインＣＰＵからの処理開始の指令に応じて、上記不揮発性メモリ内のオペレーションシステムおよびアプリケーションプログラムを上記メインメモリにコピーし、そのコピー完了を前記メインＣＰＵに通知する制御手段と、上記メインＣＰＵに設けられ、上記サブＣＰＵからのコピー完了の通知に応じて、上記メインメモリ内のオペレーションシステムおよびアプリケーションプログラムを起動する制御手段と、を備えている。

この発明の情報処理装置によれば、電源投入から起動までの時間を大幅に短縮することができて、買い物客に迷惑をかけたり店舗売上げが減少するといった不具合を解消できる。

以下、この発明の一実施形態について図面を参照して説明する。
図１に示すように、商用交流電源１に電源回路２が接続されている。電源回路２は、商用交流電源１の交流電圧を直流電圧に変換するＡＣ−ＤＣ変換器３、このＡＣ−ＤＣ変換器３の出力端に接続された停電バックアップ用のバッテリ４、このＡＣ−ＤＣ変換器３の出力電圧またはバッテリ４の電圧を当該情報処理装置の動作に必要な所定レベルの直流電圧に変換するＤＣ−ＤＣコンバータ５を備えている。商用交流電源１の停電時は、バッテリ４の放電により、停電バックアップ用電圧が電源回路２から無瞬断で出力され、それが制御回路１０に供給される。

制御回路１０は、電源回路２の出力電圧を取込む電源コネクタ１１、メインＣＰＵ２０、このメインＣＰＵ２０に接続されたチップセット２１を備え、このチップセット２１にハードウェア初期化用の初期化ファームＢＩＯＳ２２、処理データの記憶などに用いられるハードディスクドライブ（ＨＤＤ）２３、プログラムおよび処理データの記憶に用いられるデュアルポートメインメモリ２４、およびサブＣＰＵ３０をそれぞれ接続している。サブＣＰＵ３０は、不揮発性メモリであるＮＡＮＤフラッシュメモリ３１を付属して備えている。このＮＡＮＤフラッシュメモリ３１には、メインＣＰＵ２０の制御に必要なオペレーションシステム（ＯＳ）およびアプリケーションプログラム（ＡＰＬ）が記憶されている。

また、制御回路１０において、メインＣＰＵ２０、チップセット２１、デュアルポートメインメモリ２４の相互間にアドレスバス２５およびデータバス２６が接続され、チップセット２１とサブＣＰＵ３０との間に通信バス３２が接続されている。さらに、チップセット２１と電源回路２のＤＣ−ＤＣコンバータ５との間に、上記電源コネクタ１１をスルーして、停電報知信号ライン２７および制御信号ライン２８が接続されている。

そして、メインＣＰＵ２０およびサブＣＰＵ３０は、主要な機能として次の（１）〜（６）の手段を有する。
（１）メインＣＰＵ２０に設けられ、電源投入に応じて、サブＣＰＵ３０に処理開始を指令し、かつ初期化ファームＢＩＯＳ２２を用いて当該装置のハードウェアを初期化する制御手段。

（２）サブＣＰＵ３０に設けられ、メインＣＰＵ２０からの処理開始の指令に応じて、ＮＡＮＤフラッシュメモリ３１内のオペレーションシステムおよびアプリケーションプログラムをデュアルポートメインメモリ２４にコピーし、そのコピー完了をメインＣＰＵ２０に通知する制御手段。

（３）メインＣＰＵ２０に設けられ、サブＣＰＵ３０からのコピー完了の通知に応じて、デュアルポートメインメモリ２４内のオペレーションシステムおよびアプリケーションプログラムを起動する制御手段。

（４）メインＣＰＵ２０に設けられ、商用交流電源１の停電をＤＣ−ＤＣコンバータ５からの停電報知信号ライン２７を通じた停電報知により察知し、その際に、デュアルポートメインメモリ２４内の処理データをハードディスクドライブ２３に保存する制御手段。

（５）サブＣＰＵ３０に設けられ、商用交流電源１の停電を通じたＤＣ−ＤＣコンバータ５からの停電報知信号ライン２７を停電報知により察知し、その際に、デュアルポートメインメモリ２４内の処理データをＮＡＮＤフラッシュメモリ３１に保存する処理を実行し、その処理完了をメインＣＰＵ２０に通知する制御手段。

（６）メインＣＰＵ２０に設けられ、サブＣＰＵ３０からの処理完了の通知に応じて、電源回路２からの停電バックアップ用電圧の出力を制御信号ライン２８を通じたＤＣ−ＤＣコンバータ５に対する制御により停止する制御手段。

つぎに、作用を説明する。
まず、電源投入時のメインＣＰＵ２０およびサブＣＰＵ３０の処理について、図２および図３のフローチャートを参照しながら説明する。図２がメインＣＰＵ２０の処理、図３がサブＣＰＵ３０の処理を示している。

商用交流電源１が投入されると（ステップ１０１のＹＥＳ）、メインＣＰＵ２０からサブＣＰＵ３０に処理開始が指令されるとともに（ステップ１０２）、初期化ファームＢＩＯＳ２２によって当該装置のハードウェアが初期化される（ステップ１０３）。

このとき、サブＣＰＵ３０は、処理開始の指令を受けることにより（ステップ２０１のＹＥＳ）、ＮＡＮＤフラッシュメモリ３１内のオペレーションシステムおよびアプリケーションプログラムをデュアルポートメインメモリ２４にコピーし（ステップ２０２）、そのコピーの完了をメインＣＰＵ２０に通知する（ステップ２０３）。

メインＣＰＵ２０は、サブＣＰＵ３０からコピー完了の通知を受けることにより（ステップ１０４のＹＥＳ）、デュアルポートメインメモリ２４内のオペレーションシステムおよびアプリケーションプログラムを起動する（ステップ１０５）。

起動後は、メインＣＰＵ２０の制御によって商品の登録処理が実行され、その処理データがデュアルポートメインメモリ２４に逐次に格納される。

以上のように、電源投入時、ハードウェアの初期化と並行して、ＮＡＮＤフラッシュメモリ３１内のオペレーションシステムおよびアプリケーションプログラムがデュアルポートメインメモリ２４にコピーされて起動されることにより、電源投入から起動までの時間を大幅に短縮することができる。この場合、ハードウェアの初期化に要する時間は約３０秒、オペレーションシステムおよびアプリケーションプログラムのコピーに要する時間は約４０秒、オペレーションシステムおよびアプリケーションプログラムの起動に要する時間は約２０秒であり、これらを単純に合計すると約９０秒となるが、ハードウェアの初期化とオペレーションシステムおよびアプリケーションプログラムのコピーとが並行して実行されるので、その分だけ、電源投入から起動までの時間が約６０秒に短縮される。ＮＡＮＤフラッシュメモリ３１はハードディスクドライブ２３に比べてデータ読出速度が速いので、この点でも時間短縮が図れる。

こうして、電源投入から起動までの時間が大幅に短縮されることにより、買い物客に迷惑をかけたり店舗売上げが減少するといった不具合を解消できる。

一方、商用交流電源１に停電が生じると、電源回路２のバッテリ４の放電により、停電バックアップ用電圧が電源回路２から制御回路１０に供給される。この供給により、停電に関わらず、制御回路１０の動作が継続される。

メインＣＰＵ２０は、この停電時（ステップ１１１のＹＥＳ）、デュアルポートメインメモリ２４内の処理データをハードディスクドライブ２３に保存する（ステップ１１２）。

また、サブＣＰＵ３０は、この停電時（ステップ２１１のＹＥＳ）、デュアルポートメインメモリ２４内の処理データをＮＡＮＤフラッシュメモリ３１に保存し（ステップ２１２）、その保存処理の完了をメインＣＰＵ２０に通知する（ステップ２１３）。

メインＣＰＵ２０は、サブＣＰＵ３０から処理完了の通知を受けることにより（ステップ１１３のＹＥＳ）、電源回路２からの停電バックアップ用電圧の出力を停止する（ステップ１１４）。

このように、停電時は停電バックアップ用電圧によって制御回路１０の動作を継続しながらデュアルポートメインメモリ２４内の処理データをＮＡＮＤフラッシュメモリ３１に保存し、その保存が完了したところで停電バックアップ用電圧の出力を停止することにより、停電までの処理データをＮＡＮＤフラッシュメモリ３１に確実に保存できて、その処理データを停電解除後の再起動に際して速やかに使用できるので、適切な登録処理を続けることができる。また、停電までの処理データをＮＡＮＤフラッシュメモリ３１だけでなくハードディスクドライブ２３にも保存しているので、そのハードディスクドライブ２３内の処理データを以後の運用に適切に使用することができる。

なお、上記実施形態において、不揮発性メモリとしては、ＮＡＮＤフラッシュメモリ３１に限らず、他のメモリを用いてもよい。その他、この発明は上記各実施形態に限定されるものではなく、要旨を変えない範囲で種々変形実施可能である。

一実施形態における電源回路および制御回路の構成を示すブロック図。 一実施形態におけるメインＣＰＵの電源投入時の処理を示すフローチャート。 一実施形態におけるサブＣＰＵの電源投入時の処理を示すフローチャート。 一実施形態におけるメインＣＰＵの停電時の処理を示すフローチャート。 一実施形態におけるサブＣＰＵの停電時の処理を示すフローチャート。

符号の説明

１…商用交流電源、２…電源回路、３…ＡＣ−ＤＣ変換器、４…バッテリ、５…ＤＣ−ＤＣコンバータ、１０…制御回路、２０…メインＣＰＵ、２１…チップセット、２２…初期化ファームＢＩＯＳ、２３…ハードディスクドライブ、２４…デュアルポートメインメモリ、２７…停電報知信号ライン、２８…制御信号ライン、３０…サブＣＰＵ、３１…ＮＡＮＤフラッシュメモリ、３２…通信バス

Claims (2)

1. メインＣＰＵと、
   サブＣＰＵと、
   前記メインＣＰＵの制御に必要なオペレーションシステムおよびアプリケーションプログラムが記憶された不揮発性メモリと、
   プログラムおよび処理データの記憶に用いられるメインメモリと、
   前記メインＣＰＵに設けられ、電源投入に応じて、前記サブＣＰＵに処理開始を指令し、かつ当該装置のハードウェアを初期化する制御手段と、
   前記サブＣＰＵに設けられ、前記メインＣＰＵからの処理開始の指令に応じて、前記不揮発性メモリ内のオペレーションシステムおよびアプリケーションプログラムを前記メインメモリにコピーし、そのコピー完了を前記メインＣＰＵに通知する制御手段と、
   前記メインＣＰＵに設けられ、前記サブＣＰＵからのコピー完了の通知に応じて、前記メインメモリ内のオペレーションシステムおよびアプリケーションプログラムを起動する制御手段と、
   を備えていることを特徴とする情報処理装置。
2. 停電時に停電バックアップ用の動作電圧を出力する電源回路と、
   前記サブＣＰＵに設けられ、停電時に、前記メインメモリ内の処理データを前記不揮発性メモリに保存する処理を実行し、その処理完了を前記メインＣＰＵに通知する制御手段と、
   前記メインＣＰＵに設けられ、前記サブＣＰＵからの処理完了の通知に応じて、前記電源回路による停電バックアップ用電圧の出力を停止する制御手段と、
   をさらに備えていることを特徴とする請求項１に記載の情報処理装置。

Images