CN112714226A - 电子控制装置、电子控制装置执行的方法及存储介质 - Google Patents

电子控制装置、电子控制装置执行的方法及存储介质 Download PDF

Info

Publication number
CN112714226A
CN112714226A CN202011138762.XA CN202011138762A CN112714226A CN 112714226 A CN112714226 A CN 112714226A CN 202011138762 A CN202011138762 A CN 202011138762A CN 112714226 A CN112714226 A CN 112714226A
Authority
CN
China
Prior art keywords
update
time
main processor
electronic control
update time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011138762.XA
Other languages
English (en)
Other versions
CN112714226B (zh
Inventor
泽田夕晖
西崎浩平
定野浩一
土佐茂
面高克彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of CN112714226A publication Critical patent/CN112714226A/zh
Application granted granted Critical
Publication of CN112714226B publication Critical patent/CN112714226B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
    • H04N1/00888—Control thereof
    • H04N1/00896—Control thereof using a low-power mode, e.g. standby
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
    • B41J29/38—Drives, motors, controls or automatic cut-off devices for the entire printing mechanism
    • B41J29/393—Devices for controlling or analysing the entire machine ; Controlling or analysing mechanical parameters involving printing of test patterns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3284—Power saving in printer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00962—Input arrangements for operating instructions or parameters, e.g. updating internal software
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/0077—Types of the still picture apparatus
    • H04N2201/0094—Multifunctional device, i.e. a device capable of all of reading, reproducing, copying, facsimile transception, file transception
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Sources (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Facsimiles In General (AREA)

Abstract

本发明提供电子控制装置、由电子控制装置的主处理器所执行的控制方法及存储介质。电子控制装置具有主处理器和子处理器，子处理器具有可设定用于确定主处理器的下次的启动时间的更新时间的更新计时器。主处理器具有：主处理器控制部，对主处理器的启动和停止进行控制；更新因子存储部，分别与多个更新因子相对应地对更新间隔、迟延允许时间及上次更新时刻进行保存；更新时间计算部，根据更新因子存储部内所保存的更新间隔、迟延允许时间及上次更新时刻、以及当前时刻，对设定至更新计时器的更新时间进行计算；及更新计时器设定控制部，对由更新时间计算部所算出的更新时间至更新计时器的设定进行控制。

Description

电子控制装置、电子控制装置执行的方法及存储介质
技术领域
本发明涉及电子控制装置、由电子控制装置的主处理器所执行的控制方法及存储介质。
背景技术
就被称为MFP(MultiFunction Printer)的多功能外围设备等的图像形成装置而言，需要减少待机状态下的电力消耗。为此，图像形成装置例如具有在节能模式期间其电力供给被停止的主CPU(Central Processing Unit)和包括节能模式期间在内始终被进行电力供给的子CPU。此外，在节能模式期间，向打印机、扫描仪等的引擎(Engine)的电力供给也会被停止。
主CPU用于进行包括打印操作等在内的图像形成装置的整体的控制。子CPU对节能模式期间的图像形成装置进行控制，并对用于从节能模式返回的返回因素的发生与否进行监视，当检测到返回因素的发生时，使引擎比主CPU更早地被恢复供电。据此，与主CPU被恢复供电后再从主CPU使引擎恢复供电的情况相比，可更早地开始进行从节能模式返回后的操作(专利文件1)。
[引证文件]
[专利文件]
[专利文件1]：(日本)特开2009-132050号公报
发明内容
[要解决的技术问题]
一般而言，图像形成装置等的电子控制装置具有需要定期更新的RTC(Real TimeClock)等，即使在节能模式期间，也需要使主CPU定期启动以进行更新处理。然而，至今尚未提出例如当反复进行启动和停止的主CPU正在启动时，在进行更新间隔相互不同的多个(Plural)种类的模块的更新处理的电气控制装置中，可不会发生错误地执行多个种类的更新处理的方法以及能对启动频度(Frequency)的增加进行抑制的方法。
所公开的技术是鉴于上述问题而提出的，其目的在于，不会发生错误地执行反复进行启动和停止的主处理器在启动期间所实施的多个种类的更新处理。
[技术方案]
为了解决上述技术问题，本发明的一个方式的电子控制装置的特征在于，具有：反复进行启动和停止的主处理器；及始终进行工作的子处理器，该子处理器具有更新计时器，该更新计时器可对用于确定所述主处理器的下次的启动时间的更新时间进行设定。所述主处理器具有：主处理器控制部，控制所述主处理器的启动和停止；更新因子存储部，分别与需要由所述主处理器按预定间隔进行更新的多个更新因子相对应地保存更新间隔、表示针对所述更新间隔所允许的迟延时间的迟延允许时间、及表示上次的更新时刻的上次更新时刻；更新时间计算部，根据所述更新因子存储部内所保存的所述更新间隔、所述迟延允许时间及所述上次更新时刻、以及当前时刻，计算设定至所述更新计时器的所述更新时间；及更新计时器设定控制部，对由所述更新时间计算部所算出的所述更新时间至所述更新计时器的设定进行控制。
[有益效果]
能够不会发生错误地执行反复进行启动和停止的主处理器在启动期间所实施的多个种类的更新处理。
附图说明
图1是本发明的第1实施方式的电子控制装置的一例的框图。
图2是图1的电子控制装置的主要部分的功能的一例的功能框图。
图3是图1的电子控制装置的操作的一例的时序(Sequence)图。
图4是图1的电子控制装置的主CPU的操作的一例的定时(Timing)图。
图5是本发明的第2实施方式的电子控制装置的主要部分的功能的一例的功能框图。
图6是图5的电子控制装置的主CPU的在节能效果优先模式下的操作的一例的定时图。
图7是图6的操作的后续操作的定时图。
图8是图5的电子控制装置的主CPU的在操作迟延消除优先模式下的操作的一例的定时图。
图9是图8的操作的后续操作的定时图。
图10是图5的电子控制装置的主CPU的操作的一例的流程图。
图11是其他电子控制装置的主CPU的操作的一例(比较例)的定时图。
附图标记列表
10 引擎部
20、20A 主CPU
21 主CPU控制部
22、22A 更新时间计算部
23 更新因子表
24 更新计时器通知部
25 模式寄存器
30 子CPU
31 子CPU控制部
32 更新计时器
40 内存(Memory)
50 非挥发性存储器
60 RTC
100、100A 电子控制装置
具体实施方式
以下参照附图对具体实施方式进行说明。需要说明的是，各附图中存在对相同的构成部分赋予了相同的符号并对重复的说明进行了省略的情况。
(第1实施方式)
图1是本发明的第1实施方式的电子控制装置的一例的框图。图1所示的电子控制装置100例如是多功能外围设备等的图像形成装置。需要说明的是，电子控制装置100可为扫描仪、打印机、传真机等的具有单一功能的图像形成装置，也可为投影仪、电子黑板等。
电子控制装置100具有引擎部10、主CPU20、子CPU30、内存40、非挥发性存储器50、RTC(Real Time Clock)60等。需要说明的是，电子控制装置100除了图1所示之以外还可具有ROM(Read Only Memory)、HDD(Hard Disk Drive)、USB(Universal Serial Bus)接口、电源装置、操作部、显示装置、网络接口等。引擎部10具有打印机单元、定影单元、搬送单元等。
主CPU20用于对电子控制装置100整体的操作进行控制，可执行扫描操作、打印操作、复制操作等。此外，主CPU20在转变为能量节约模式时将操作程序的快照(snap shot)保存在非挥发性存储器50中，并停止主CPU20和内存40的工作。快照例如是引导程序(BootProgram)在内存40中被展开(扩展)后的状态的数据。
主CPU20对设定至子CPU30上所安装的更新计时器32的更新时间进行计算，并进行将所算出的更新时间通知给子CPU30等的更新时间(设定值)至更新计时器32的设定的控制。以下有时也将能量节约模式称为“节能模式”。
子CPU30对供给至电子控制装置100的电源进行控制，并对主CPU20的向节能模式的转变和从节能模式的返回进行控制。例如，当在预定时间或更长的时间内未执行操作部(未图示)的操作时，转变为节能模式。在向节能模式进行转变的情况下，当操作程序的快照被主CPU20保存至非挥发性存储器50后，子CPU30停止向主CPU20和内存40的电力供给。此时，向非挥发性存储器50的电力供给也可被停止。
主CPU20可反复进行启动和停止，而子CPU30则可始终进行工作。主CPU20和子CPU30还可为CPU之外的其他处理器。主CPU20是主处理器的一例，子CPU30是子处理器的一例。
就从节能模式的返回(复归)而言，可在更新计时器32内所设定的更新时间经过了的情况下或根据操作部(未图示)的操作等的返回因素的发生而进行。子CPU30在使主CPU20从节能模式返回的情况下，向主CPU20和内存40供给电源，并使主CPU20执行将快照从非挥发性存储器50扩展至内存40的处理，然后使主CPU20再启动。再启动时，通过从非挥发性存储器50将引导程序扩展至内存40，可缩短主CPU20的启动时间。
例如，内存40是DRAM(Dynamic Random Access Memory)等的主存储器，可对主CPU20所执行的各种程序、各种程序所使用的数据等进行保存。例如，非挥发性存储器50是闪存(Flash Memory)，可对扩展至内存40的程序进行保存，还可对上述快照进行临时保存。RTC60藉由从未图示的电池所接收的电力而进行工作，以对时间进行记录(计时)。例如，RTC(硬件时钟)需要进行与系统时钟保持一致等的用于维持精度的定期更新(补正)。
图2是图1的电子控制装置100的主要部分的功能的一例的功能框图。需要说明的是，图2是基于主CPU20和子CPU30的与主CPU20的启动和停止的控制相关的功能框图。
主CPU20具有主CPU控制部21、更新时间计算部22、更新因子表23及更新计时器通知部24。子CPU30具有子CPU控制部31和更新计时器32。
例如，主CPU控制部21、更新时间计算部22及更新计时器通知部24的功能可藉由主CPU20执行控制程序而实现。更新因子表23可通过使用内置在主CPU20中的内置RAM、寄存器等的可重写存储部而实现，也可通过使用内置在主CPU20中的可重写非挥发性存储部而实现。需要说明的是，主CPU控制部21、更新时间计算部22及更新计时器通知部24也可由硬件来实现。
例如，子CPU控制部31的功能可藉由子CPU30执行控制程序而实现。更新计时器32可通过使用安装在子CPU30中的内部计时器而实现，但也可藉由子CPU30所执行的控制程序来实现。
主CPU控制部21当向节能模式进行转变时执行主CPU20的暂停处理(停止处理)，当从节能模式进行返回时执行主CPU20的启动处理。主CPU控制部21在暂停处理中将操作程序的快照保存至非挥发性存储器50。主CPU控制部21在启动处理中将快照从非挥发性存储器50扩展至内存40，并启动主CPU20，然后使更新时间计算部22计算出至实施下次的更新处理为止的更新时间。这里，保存在非挥发性存储器50中的快照可包含由更新因子表23所保持的信息。主CPU控制部21是对主CPU20的启动和停止进行控制的主处理器控制部的一例。
更新时间计算部22根据来自主CPU控制部21的指示并参考(参照)更新因子表23，计算至执行下次的更新处理为止的时间、即、更新时间。更新计时器通知部24通过将由更新时间计算部22所算出的更新时间通知给子CPU30，可使子CPU30进行更新计时器32的更新时间的设定。需要说明的是，就更新计时器通知部24而言，除了可将更新时间通知给子CPU30之外，还可将更新时间设定至更新计时器32。更新计时器通知部24是对更新时间计算部22所算出的更新时间至更新计时器32的设定进行控制的更新计时器设定控制部的一例。
更新因子表23具有按照每个需要按预定间隔进行更新的模块Mod1和Mod2(更新因子)对更新间隔、迟延允许时间及上次更新时刻进行保存的区域。更新间隔表示至下次的更新处理为止的各模块Mod1和Mod2的基本的更新间隔。迟延允许时间表示允许进行从更新间隔开始的迟延的迟延时间。
为此，各模块Mod1和Mod2的最短更新间隔为更新间隔，各模块Mod1和Mod2的最大更新间隔为更新间隔和迟延允许时间的合计时间。上次更新时刻表示上一次所执行的更新处理的开始时刻，表示上次或本次的更新处理的开始时刻。例如，上次更新时刻与主CPU20的启动时刻相同。更新间隔、迟延允许时间及上次更新时刻并不限定于保存在更新因子表23中，也可保存在寄存器和/或内存中。更新因子表23是更新因子存储部的一例。
图2所示的更新因子表23中，模块Mod1表示经过了1秒的更新间隔后，更新处理的开始时刻最大还可延长1秒。模块Mod2表示经过了2.4秒的更新间隔后，更新处理的开始时刻最大还可延长0.4秒。以下有时也将基于模块Mod1的更新处理称为更新处理Mod1，并将基于模块Mod2的更新处理称为更新处理Mod2。
子CPU控制部31可将从更新计时器通知部24所通知的更新时间设定至更新计时器32，并使更新计时器32启动。需要说明的是，子CPU控制部31也可进行供给至上述电子控制装置100的电源的控制、以及、主CPU20向节能模式的转变和主CPU20从节能模式返回的控制。更新计时器32例如可在所设定的更新时间经过了的情况下，将表示更新时间经过的信息输出至对主CPU20的启动进行控制的子CPU30内的功能部。表示更新时间经过的信息也可由中断处理进行通知。
图3是图1的电子控制装置100的操作的一例的时序图。图3所示的时序可根据更新计时器32内所设定的更新时间的经过和主CPU20的启动而开始。图3所示的时序可藉由主CPU20执行控制程序而实现。即，图3所示的时序是由主CPU20所执行的控制方法的一例，是由主CPU20所执行的控制程序所进行的处理的一例。
需要说明的是，也可与图3所示的操作并列地执行更新对象的模块Mod(Mod1和Mod2中的一个或两个)的更新处理。接着，执行完向更新计时器32的更新时间的设定和更新对象的模块Mod的更新处理后，再通过子CPU控制部31使主CPU20的工作停止。
主CPU控制部21将用于请求模块Mod的下一个更新时间的计算的更新时间计算请求输出至更新时间计算部22(图3(a))。
更新时间计算部22根据更新时间计算请求，参考更新因子表23，获取更新因子信息(模块Mod1和Mod2的每个的更新间隔和迟延允许时间)(图3(b))。图3中，虚线的箭头是表示处理的响应的完成通知等。例如，基于更新时间计算请求的响应可包含从更新因子表23读出的更新因子信息(更新间隔和迟延允许时间)。
更新时间计算部22可使用所获得的更新因子信息对下一个更新时间进行计算(图3(c))。需要说明的是，更新时间计算部22可在与执行本次的更新处理的模块(例如，Mod1)相对应的更新因子表23的上次更新时刻的区域内对本次的更新时刻进行设定。之后，更新时间计算部22通过将更新因子表23中设定了的上次更新时刻作为基准时刻，并使用更新间隔和迟延允许时间，即可对下一个更新时刻(即，下一个更新时间)进行计算。
更新时间计算部22将所算出的更新时间通知给更新计时器通知部24(图3(d))。需要说明的是，就向更新因子表23的上次更新时刻的设定而言，也可在向更新计时器通知部24进行了更新时间的通知后执行。
更新计时器通知部24将所通知的更新时间通知给子CPU控制部31，并使子CPU控制部31对更新计时器32进行设定(图3(e))。更新计时器32开始进行所设定的更新时间的计时。需要说明的是，更新计时器32也可由更新计时器通知部24直接设定。之后，在经过了更新计时器32内所设定的更新时间的情况下，子CPU控制部31对停止了的主CPU20的启动进行控制。
图4是图1的电子控制装置100的主CPU20的操作的一例的定时图。图4包括基于图2所示的主CPU20所执行的控制方法的操作，即包括基于主CPU20所执行的控制程序的操作。换言之，图4是基于主CPU20的控制方法的一例，即，是由主CPU20所执行的控制程序所进行的处理的一例。图4中，为了容易进行说明，仅以“秒”对时刻进行了表示。
图4所示的操作中，为了进行更新处理Mod1和Mod2，在122.0秒的时刻，主CPU20被启动，接着，例如0.2秒后，主CPU20再次停止(图4(a))。在0.2秒的期间内，进行更新处理Mod1和Mod2的执行和更新计时器32的再设定。之后，根据更新计时器32内所设定的更新时间，反复进行主CPU20的启动和停止。需要说明的是，主CPU20也可具有需要进行更新处理的3个以上的模块，此情况下，可按照模块的数量，在图2所示的更新因子表23中进行多个行的区域的分配。
更新时间计算部22将“当前时刻＝122.0秒”保存在更新因子表23中与进行更新处理的模块Mod1和Mod2相对应的“上次更新时刻”内(图4(b)，(c))。这样，上次更新时刻不仅可表示完成了的更新处理Mod1和Mod2的更新时刻，还可表示未完成的更新处理Mod1和Mod2的更新时刻(上一个更新时刻)。图2所示的更新因子表23示出了该时点的状态。
更新时间计算部22参考更新因子表23中模块Mod1的更新间隔、迟延允许时间及上次更新时刻，并根据“上次更新时刻＝122.0秒”来计算能够进行设定的下一个可更新期间。例如，更新时间计算部22可将从上次设定时刻加上模块Mod1的更新间隔后的时刻(123.0秒)开始至再加上迟延允许时间后的时刻(124.0秒)为止的期间作为模块Mod1的可更新期间(图4(d))。
同样，更新时间计算部22参考模块Mod2的更新间隔、迟延允许时间及上次更新时刻，并根据“上次更新时刻＝122.0秒”来计算能够进行设定的下一个可更新期间。例如，更新时间计算部22可将从上次设定时刻加上模块Mod2的更新间隔后的时刻(124.4秒)开始至再加上迟延允许时间后的时刻(124.8秒)为止的期间作为模块Mod2的可更新期间(图4(e))。
由于更新处理Mod1和Mod2的可更新期间不重叠，所以更新时间计算部22确定在下一个更新时刻进行可更新期间较近的更新处理Mod1，并确定不进行更新处理Mod2。需要说明的是，就下一个更新时刻的更新处理Mod1的执行而言，可作为快照而被保存在非挥发性存储器50中，并可在下一次的主CPU20的启动时被参考。
更新时间计算部22将下一个更新时间确定为1秒后，并将经过了更新时间的时刻即更新时刻通知给模块Mod1，同时经由更新计时器通知部24将“1秒”设定至更新计时器32(图4(f))。这样，更新时间计算部22通过使用更新因子表23的更新间隔、迟延允许时间及上次更新时刻，可按照模块Mod1和Mod2的每个来计算可更新期间。之后，更新时间计算部22根据所算出的可更新期间来计算下次更新的模块(Mod1和Mod2中的一个或两个)的更新时间。
之后，工作停止了的主CPU20在“时刻＝123.0秒”再次被启动(图4(g))。更新时间计算部22将“当前时刻＝123.0秒”保存在更新因子表23中与进行更新处理的模块Mod1相对应的“上次更新时刻”内(图4(h))。接着，基于主CPU20的启动，预先被通知了更新时刻的模块Mod1进行更新处理(图4(i))。这里，模块Mod1的上次更新时刻为上一个更新时刻(123.0秒)，模块Mod2的上次更新时刻为上次的更新时刻(122.0秒)。
更新时间计算部22可与上述同样地计算出进行了更新处理的模块Mod1的下一个可更新期间为124.0秒～125.0秒的1秒的期间(图4(j))。针对没有进行实施的更新处理Mod2，更新时间计算部22可计算出能够进行设定的下一个可更新期间为124.4秒～124.8秒的0.4秒的期间(图4(k))。
就更新处理Mod2的可更新期间而言，与上述更新处理时同样地，可通过参考更新因子表23中模块Mod2的更新间隔、迟延允许时间及上次更新时刻而进行计算。即，更新时间计算部22可将从模块Mod2的上次更新时刻(122.0秒)加上更新间隔后的时刻(124.4秒)开始至再加上迟延允许时间后的时刻(124.8秒)为止的期间作为可更新期间。
由于更新处理Mod1和Mod2的可更新期间发生了重叠，所以更新时间计算部22确定在可更新期间进行了重叠的期间内开始进行更新处理Mod1和Mod2这两个处理。该例中，更新时间计算部22确定在“时刻＝124.4秒”开始进行下一个更新处理Mod1和Mod2。接下来，更新时间计算部22将更新时刻通知给模块Mod1和Mod2，并经由更新计时器通知部24将“1.4秒”设定至更新计时器32(图4(l))。之后的操作中也与上述同样地，根据更新因子表23中保存的模块Mod1和Mod2的信息，依照每个更新处理，适当地设定与主CPU20的启动时刻相对应的更新计时器32的设定值。
上述实施方式中，主CPU20具有可按照模块Mod1和Mod2的每个对更新间隔、迟延允许时间及上次更新时刻进行保存的更新因子表23。据此，更新时间计算部22通过使用更新因子表23的更新间隔、迟延允许时间及上次更新时刻，可按照模块Mod1和Mod2的每个来计算可更新期间。此外，更新时间计算部22还可根据所算出的可更新期间来计算下次更新的模块(Mod1和Mod2中的一个或两个)的更新时间。
据此，就反复进行启动和停止的主CPU20在启动期间内所执行的多个种类的更新处理Mod1和Mod2而言，可在主CPU20正在启动时进行实施。换言之，可不会发生错误地进行更新间隔和迟延允许时间中的至少一个不同的模块Mod1和Mod2的更新处理。然而，在模块Mod1或Mod2的可更新期间偏离了主CPU20的启动期间的情况下，则无法在可更新期间内对模块Mod1或Mod2进行更新，会发生超时错误等。
(第2实施方式)
图5是本发明的第2实施方式的电子控制装置的主要部分的功能的一例的功能框图。需要说明的是，对与图2相同的要素赋予了相同的符号，并对其详细说明进行了省略。图5所示的电子控制装置100A取代图2所示的主CPU20而具有主CPU20A。除了主CPU20A之外的电子控制装置100A的构成均与图1所示的电子控制装置100的构成相同。例如，电子控制装置100A为多功能外围设备等的图像形成装置，但也可为扫描仪、打印机或传真机等的具有单一功能的图像形成装置，还可为投影仪、电子黑板等。
主CPU20A具有主CPU控制部21、更新时间计算部22A、更新因子表23、更新计时器通知部24及模式寄存器25。子CPU30与图2同样地具有子CPU控制部31和更新计时器32。
除了图2所示的更新时间计算部22的功能之外，更新时间计算部22A还具有根据模式寄存器25内所设定的值来改变设定至更新计时器32的更新时间的计算方法的功能。就模式寄存器25而言，当为节能效果优先模式时被设定为“0”，当为操作迟延消除优先模式时被设定为“1”。需要说明的是，主CPU20A也可具有3种以上的优先模式，此情况下，模式寄存器25中可具有能够识别各优先模式的设定值。
例如，就基于模式寄存器25的优先模式的设定而言，可藉由使用电子控制装置100A的用户对电子控制装置100A上所安装的具有触控面板功能的显示装置上所显示的选择画面进行操作而实现。据此，可设定与用户所希望的电子控制装置100A的使用环境相符的优先模式。
具有触控面板功能的显示装置是用户能够进行操作的操作部的一例。模式寄存器25是藉由用户对操作部的操作而对操作模式进行保存的操作模式存储部的一例。
节能效果优先模式是以主CPU20A的节能为优先、即、优先考虑主CPU20A的电力消耗的减少的操作模式。在节能效果优先模式下，更新时间计算部22A可有效地使用更新因子表23内所设定的迟延允许时间来确定下一个更新时刻。
操作迟延消除优先模式是藉由在较早的时点实施模块Mod1和Mod2的更新处理从而消除使用模块Mod1和Mod2的功能部的操作迟延、即、消除电子控制装置100A的操作迟延的操作模式。在操作迟延消除优先模式下，更新时间计算部22A对更新因子表23内所设定的迟延允许时间的使用进行抑制，即，根据更新间隔来确定下次的更新时刻。如图6至图9所示，节能效果优先模式下的多个模块的更新频度被设定为低于所述操作迟延消除优先模式下的多个模块的更新频度。
图6和图7是图5的电子控制装置100A的主CPU20A的在节能效果优先模式下的操作的一例的定时图。图7示出了图6的后续操作。图6和图7包括基于由电子控制装置100A的主CPU20A所执行的控制方法的操作，即，包括基于由主CPU20A所执行的电子控制装置100A的控制程序的操作。换言之，图6和图7是由主CPU20A所执行的控制方法的一例，即，由主CPU20A所执行的控制程序所实施的处理的一例。这里，就与图4相同的操作而言，对其详细说明进行了省略。需要说明的是，电子控制装置100A的操作时序与图3相同。
在图6所示的操作中，与图4同样地，为了进行更新处理Mod1和Mod2，在122秒的时刻，主CPU20A被启动，接着，在0.2秒后，主CPU20A停止工作(图6(a))。
更新时间计算部22A在与进行本次的更新处理的模块Mod1和Mod2相对应的更新因子表23的上次更新时刻的区域内进行“本次的更新时刻＝122.0秒”的设定(图6(b)、(c))。更新时间计算部22A参考更新因子表23将更新处理Mod1的下一个可更新期间计算为123.0秒～124.0秒的1秒期间(图6(d))。此外，更新时间计算部22A还将更新处理Mod2的下一个可更新期间计算为124.4秒～124.8秒的0.4秒期间(图6(e))。
由于更新处理Mod1和Mod2的可更新期间不重叠，所以更新时间计算部22A确定为在下一个更新时间进行可更新期间较近的更新处理Mod1。但是，在节能效果优先模式下，由于需要尽可能降低主CPU20A的启动频度，所以根据更新处理Mod1的可更新期间的最后(结束)，将下一个更新时间确定为2秒后(时刻＝124.0秒)。换言之，更新时间计算部22A以更新因子表23中所保存的更新间隔和迟延允许时间的合计时间为基准，对至模块Mod1进行更新处理为止的更新时间进行计算。之后，更新时间计算部22A将更新时刻通知给模块Mod1，并将“2秒”设至更新计时器32(图6(f))。
根据更新计时器32内所设定的更新时间的经过，主CPU20A在“时刻＝124.0秒”再次被启动(图6(g))，基于主CPU20A的启动，模块Mod1在更新时刻进行更新处理(图6(h))。更新时间计算部22A在与更新因子表23的模块Mod1相对应的上次更新时刻的区域内进行“本次的更新时刻＝124.0秒”的设定(图6(i))。
更新时间计算部22A参考更新因子表23，将更新处理Mod1的下一个可更新期间计算为125.0秒～126.0秒的1秒期间(图6(j))。由于更新处理Mod1和Mod2的可更新期间不重叠，所以更新时间计算部22A确定为在下一个更新时间进行可更新期间较近的更新处理Mod2。
由于是节能效果优先模式，所以更新时间计算部22A根据更新处理Mod2的可更新期间的最后(结束)，将下一个更新时间确定为0.8秒后(时刻＝124.8秒)。换言之，更新时间计算部22A将更新因子表23中所保存的更新间隔和迟延允许时间的合计时间作为基准，由此计算至模块Mod2进行更新处理为止的更新时间。之后，更新时间计算部22A将更新时刻通知给模块Mod2，并将“0.8秒”设定至更新计时器32(图6(k))。
基于更新计时器32中所设定的更新时间的经过，主CPU20A在“时刻＝124.8秒”被再次启动(图6(l))，根据主CPU20A的启动，模块Mod2在更新时刻进行更新处理(图6(m))。更新时间计算部22A在与更新因子表23的模块Mod2相对应的上次更新时刻的区域内进行“本次的更新时刻＝124.8秒”的设定(图6(n))。
更新时间计算部22A参照(参考)更新因子表23，将更新处理Mod2的下次的可更新期间计算为127.2秒～127.6秒的1秒期间(图7(a))。图6中，更新处理Mod2的可更新期间(时刻＝124.4秒～124.8秒)和更新处理Mod1的可更新期间(时刻＝125.0秒～126.0秒)不重叠。
然而，更新处理Mod1的可更新期间与用于进行更新处理Mod2的主CPU20的启动期间(0.2秒)的最后(结束)发生了重叠。此情况下，进行更新处理Mod2后，并不使主CPU20A停止地继续进行更新处理Mod1，则可降低主CPU20A的启动频度，进而可抑制电力消耗。
所以，即使是节能效果优先模式，更新时间计算部22A也依照更新处理Mod1的可更新期间的开始，将下一个更新时间确定为0.2秒后(时刻＝125.0秒)。接着，更新时间计算部22A将更新时刻通知给模块Mod1，并将“0.2秒”设定至更新计时器32(图6(o))。
换言之，在基于由更新时间计算部22A所计算的更新时间的主CPU20A的下次启动时间包含在主CPU20A正在进行启动的期间内的情况下，可延长主CPU20A的启动期间。然后在启动期间内进行模块Mod1和Mod2这两者的更新处理。通过降低主CPU20A的启动频度，可减少主CPU20A的停止和启动所需的电力消耗，由此可减少电子控制装置100A的电力消耗。
模块Mod1在主CPU20A的启动期间内，根据更新计时器32中所设定的更新时间的经过，在“时刻＝125.0秒”进行更新处理(图6(p))。更新时间计算部22A在与更新因子表23的模块Mod1相对应的上次更新时刻的区域内进行“本次的更新时刻＝125.0秒”的设定(图6(q))。
更新时间计算部22A参照更新因子表23，将更新处理Mod1的下次的可更新期间计算为126.0秒～127.0秒的1秒期间(图7(b))。由于更新处理Mod1和Mod2的可更新期间不重叠，所以更新时间计算部22A确定为在下一个更新时间进行可更新期间较近的更新处理Mod1。由于是节能效果优先模式，所以更新时间计算部22A依照更新处理Mod1的可更新期间的最后(结束)，将下一个更新时间确定为2秒后(时刻＝127.0秒)。接着，更新时间计算部22A将更新时刻通知给模块Mod1，并将“2秒”设定至更新计时器32(图6(r))。
接下来，基于更新计时器32内所设定的更新时间的经过，主CPU20A在“时刻＝127.0秒”被再次启动(图7(c))，根据主CPU20A的启动，模块Mod1在更新时刻进行更新处理(图7(d))。更新时间计算部22A在与更新因子表23的模块Mod1相对应的上次更新时刻的区域内进行“本次的更新时刻＝127.0秒”的设定(图7(e))。
更新时间计算部22A参照更新因子表23，将更新处理Mod1的下次的可更新期间计算为128.0秒～129.0秒的1秒期间(图7(f))。更新处理Mod1的可更新期间(时刻＝126.0秒～127.0秒)和更新处理Mod2的可更新期间(时刻＝127.2秒～127.6秒)不重叠。然而，进行更新处理Mod1后，不使主CPU20A停止地继续进行更新处理Mod2，则可降低主CPU20A的启动频度，进而可抑制电力消耗。为此，与上述同样地，更新时间计算部22A将更新处理Mod2的下一个更新时刻确定为0.2秒后(时刻＝127.2秒)，然后将更新时刻通知给模块Mod2，并将“0.2秒”设定至更新计时器32(图7(g))。
模块Mod2在主CPU20A的启动期间内，根据更新计时器32中所设定的更新时间的经过，在“时刻＝127.2秒”进行更新处理(图7(h))。更新时间计算部22A在与更新因子表23的模块Mod2相对应的上次更新时刻的区域内进行“本次的更新时刻＝127.2秒”的设定(图7(i))。
更新时间计算部22A参照更新因子表23，对更新处理Mod2的下次的可更新期间(未图示)进行计算。由于更新处理Mod1和Mod2的可更新期间没有重叠，所以更新时间计算部22A确定为在下一个更新时间进行可更新期间较近的更新处理Mod1。由于是节能效果优先模式，所以与上述同样地，更新时间计算部22A依照更新处理Mod1的可更新期间的最后(结束)，确定为使将下一个更新时间为1.8秒后(时刻＝129.0秒)。接下来，更新时间计算部22A将更新时刻通过给模块Mod1，并将“1.8秒”设定至更新计时器32(图7(j))。
之后也与上述同样地，根据更新因子表23内所保存的模块Mod1和Mod2的信息，将与主CPU20A的启动时刻相对应的更新时间设定至更新计时器32，以减少主CPU20A的启动频度。图6和图7中，在时刻＝122.0秒～129秒的7秒期间内，主CPU20A被进行了4次启动，更新处理Mod1和Mod2被进行了7次。为此，更新处理Mod1和Mod2的频度为1次/秒。
图8和图9是图5的电子控制装置100A的主CPU20A的在操作迟延消除优先模式下的操作的一例的定时图。图9表示图8的后续操作。这里，就与图4、图6及图7同样的操作而言，对其详细说明进行了省略。图8和图9包括基于由电子控制装置100A的主CPU20A所执行的控制方法的操作，即，包括基于由主CPU20A所执行的电子控制装置100A的控制程序的操作。也就是说，图6和图7示出了主CPU20A所执行的控制方法的一例，即，示出了藉由主CPU20A所执行的控制程序而实施的处理的一例。
就时刻122.0秒～123.0秒为止的操作而言，除了更新计时器32被设定为“1秒”之外，均与图6相同。更新时间计算部22A在操作迟延消除优先模式下为了减小更新处理Mod1和Mod2的迟延，依照按每个更新处理Mod1和Mod2所计算的可更新期间的开始，进行各自的更新时间的设定。换言之，更新时间计算部22A在更新处理Mod1和Mod2中将更新因子表23内所保存的更新间隔作为基准，由此对更新时间进行计算。
为此，如图8和图9所示，更新计时器32按每个更新处理Mod1和Mod2被进行设定，主CPU20A按每个更新处理Mod1和Mod2被进行启动。但是，在设定至更新计时器32的更新时间为0.2秒以下的情况下，在主CPU20A的启动期间内可进行更新处理Mod1和Mod2这两者的处理(图9(a)、(b)、(c)、(d)、(e)、(f)、(g)、(h))。据此，可防止在更新处理Mod1和Mod2之间插入主CPU20A的停止处理和启动处理。因此，例如在“时刻＝127.0秒”可无迟延地开始进行更新处理Mod1，在“时刻＝129.2秒”可无迟延地开始进行更新处理Mod2。此外，由于CPU20A的启动频度下降了，所以还可抑制主CPU20A和电子控制装置100A的电力消耗。
图8和图9中，在时刻＝122.0秒～129秒的7秒期间内，主CPU20A被进行了8次启动，更新处理Mod1和Mod2被执行了10次。为此，更新处理Mod1和Mod2的频度约为1.4次/秒。由以上可知，就图6和图7所示的在节能效果优先模式下的模块Mod1和Mod2的更新频度而言，可低于图8和图9所示的在操作迟延消除优先模式下的模块Mod1和Mod2的更新频度。换言之，主CPU20A可进行与所设定的操作模式的特性相应的最优操作。
图10是图5的电子控制装置100A的主CPU20A的操作的一例的流程图。图10所示的操作是基于主CPU20A的启动而由主CPU20A执行控制程序而开始进行的操作。
首先，在步骤S10中，主CPU20A通过参照模式寄存器25对操作模式是节能效果优先模式还是操作迟延消除优先模式进行判定。主CPU20A在操作模式为节能效果优先模式的情况下，实施步骤S12，在操作模式为操作迟延消除优先模式的情况下，实施步骤S14。
在步骤S12中，主CPU20A将更新因子表23中所保存的更新间隔和迟延允许时间的合计时间作为基准，对更新时间进行计算，并使处理进入步骤S16。在步骤S14中，主CPU20A将更新因子表23中所保存的更新间隔作为基准，对更新时间进行计算，并使处理进入步骤S16。
在步骤S16中，主CPU20A将步骤S12或步骤S14中所计算的更新时间设定至更新计时器32。接着，在步骤S18中，主CPU20A等待用于进行更新处理Mod的实施和更新时间的计算而预先设定的启动期间(例如，0.2秒)的经过，在启动期间经过了的情况下，使处理进入步骤S20。在步骤S20中，主CPU20A进行完快照至非挥发性存储器50的保存处理等的结束处理后，停止工作。
由以上可知，即使在第2实施方式中，也可与上述的第1实施方式同样地，通过使用更新因子表23的更新间隔、迟延允许时间及上次更新时刻，能够对下次更新的模块(Mod1和Mod2中的一个或两个)的更新时间进行计算。据此，就反复进行启动和停止的主CPU20A在启动期间内所实施的多个种类的更新处理Mod1和Mod2而言，可不会发生错误地对它们进行实施。
此外，在第2实施方式中，根据以“节能性”为优先的节能效果优先模式和以“处理性能”为优先的操作迟延消除优先模式，可对设定至更新计时器32的更新时间进行计算。据此，在节能效果优先模式下，可降低主CPU20A和电子控制装置100A的电力消耗，在操作迟延消除优先模式下，可消除主CPU20A和电子控制装置100A的操作迟延。即，主CPU20A可进行与所设定的操作模式的特性相应的最优操作。
另外，在节能效果优先模式下，以更新因子表23中所保存的更新间隔和迟延允许时间的合计时间为基准，由此对更新时间进行计算，在操作迟延消除优先模式下，以更新因子表23中所保存的更新间隔为基准，进而对更新时间进行计算。据此，更新时间计算部22A在多个操作模式的各模式下，可通过是否考虑迟延允许时间来容易地进行更新时间的计算。
在基于所计算的更新时间的主CPU20A的下次的启动时间包含在主CPU20A的启动期间内的情况下，通过延长主CPU20A的启动期间，可在启动期间内进行更新处理Mod1和Mod2。据此，由于主CPU20A的启动频度下降了，所以可减少主CPU20A的停止和启动所需的电力消耗，进而可降低电子控制装置100A的电力消耗。由于在连续的2个更新处理Mod之间不会插入主CPU20A的停止处理和启动处理，所以可无延迟地开始进行之后所要实施的更新处理Mod的处理。
此外，藉由用户对触控面板等进行操作来实施效果优先模式或操作迟延消除优先模式的设定，可设定为与用户所希望的电子控制装置100A的使用环境相符的操作模式。更新时间计算部22A通过参考由用户所设定的模式寄存器25的设定值，可对与操作模式相应的更新时间进行计算。
(比较例)
图11是其他电子控制装置的主CPU的操作的一例(比较例)的定时图。这里，就与图4相同的操作而言，对其详细说明进行了省略。
执行图11的操作的电子控制装置与上述实施方式同样地具有反复进行启动和停止的主CPU和始终进行工作的子CPU。但是，主CPU的启动间隔即更新时间(更新计时器32的设定值)被设定为始终不变(例如，被固定为1秒)。为此，主CPU按每1秒被进行启动，并在0.2秒的期间内进行更新处理以停止工作(图11(a))。
此情况下，更新间隔为1秒的更新处理Mod1可以正常实施，但是，就更新间隔为2.4秒的更新处理Mod2而言，即使考虑了0.4秒的迟延允许时间，也不能在主CPU的启动期间内进行实施，导致发生了超时等的错误(图11(b))。因此，就更新间隔相互不同的多个模块(Mod1和Mod2等)的更新处理而言，在更新时间为固定的条件下进行实施时，无法正常地进行更新处理。
基于上述，可提供一种电子控制装置，其具有：反复进行启动和停止的主处理器；及始终进行工作的子处理器，该子处理器具有更新计时器，该更新计时器可对用于确定所述主处理器的下次的启动时间的更新时间进行设定。所述主处理器具有：对所述主处理器的启动和停止进行控制的主处理器控制部；分别与需要由所述主处理器按预定间隔进行更新的多个更新因子相对应地对更新间隔、表示针对所述更新间隔所允许的迟延时间的迟延允许时间、及表示上次的更新时刻的上次更新时刻进行保存的更新因子存储部；根据所述更新因子存储部内所保存的所述更新间隔、所述迟延允许时间及所述上次更新时刻、以及当前时刻对设定至所述更新计时器的所述更新时间进行计算的更新时间计算部；及对由所述更新时间计算部所算出的所述更新时间至所述更新计时器的设定进行控制的更新计时器设定控制部。
所述主处理器具有作为操作模式的优先考虑节能的节能效果优先模式和优先考虑处理性能的操作迟延消除优先模式。所述节能效果优先模式下的所述多个更新因子的更新频度低于所述操作迟延消除优先模式下的所述多个更新因子的更新频度。
所述主处理器在所述节能效果优先模式下将所述更新因子存储部内所保存的所述更新间隔和所述迟延允许时间的合计时间作为基准进而对所述更新时间进行计算。
所述主处理器在所述操作迟延消除优先模式下将所述更新因子存储部内所保存的所述更新间隔作为基准进而对所述更新时间进行计算。
所述主处理器在基于由所述更新时间计算部所计算的所述更新时间的所述下次的启动时间包含在正在进行启动的所述主处理器的启动期间内的情况下，对所述主处理器的启动期间进行延长，由此在启动期间内进行多个所述更新因子的更新。
所述电子控制装置还具有可进行基于所述电子控制装置的用户的操作的操作部。所述操作模式基于所述用户所进行的所述操作部的操作而设定。
所述电子控制装置还具有藉由所述用户所进行的所述操作部的操作而对所述操作模式进行保存的操作模式存储部。所述更新时间计算部根据所述操作模式存储部内所设定的所述操作模式对设定至所述更新计时器的所述更新时间进行计算。
此外，还可提供一种由电子控制装置的主处理器所执行的控制方法，该电子控制装置具有反复进行启动和停止的所述主处理器和始终进行工作的子处理器，该子处理器具有更新计时器，该更新计时器可对用于确定所述主处理器的下次的启动时间的更新时间进行设定。所述控制方法具有：根据分别与需要由所述主处理器按预定间隔进行更新的多个更新因子相对应地保存的更新间隔、表示针对所述更新间隔所允许的迟延时间的迟延允许时间及表示上次的更新时刻的上次更新时刻、以及当前时刻对设定至所述更新计时器的所述更新时间进行计算的步骤；对所计算的所述更新时间至所述更新计时器的设定进行控制的步骤；及根据设定有所述更新时间的所述更新计时器的操作对所述主处理器的启动和停止进行控制的步骤。
另外，还可提供一种由电子控制装置的主处理器所执行的控制程序，该电子控制装置具有反复进行启动和停止的所述主处理器和始终进行工作的子处理器，该子处理器具有更新计时器，该更新计时器可对用于确定所述主处理器的下次的启动时间的更新时间进行设定。所述控制程序使所述主处理器执行如下步骤，即：根据分别与需要由所述主处理器按预定间隔进行更新的多个更新因子相对应地保存的更新间隔、表示针对所述更新间隔所允许的迟延时间的迟延允许时间及表示上次的更新时刻的上次更新时刻、以及当前时刻对设定至所述更新计时器的所述更新时间进行计算的步骤；对所计算的所述更新时间至所述更新计时器的设定进行控制的步骤；及根据设定有所述更新时间的所述更新计时器的操作对所述主处理器的启动和停止进行控制的步骤。
此外，还可提供一种存储有上述控制程序的计算机可读存储介质。
以上尽管根据各实施方式对本发明进行了说明，但是本发明并不限定于上述实施方式。在本发明的技术范围内，还可对上述实施方式进行各种各样的变更和变形。

Claims (9)

1.一种电子控制装置，具有：
反复进行启动和停止的主处理器；及
始终进行工作的子处理器，该子处理器具有更新计时器，该更新计时器可对用于确定所述主处理器的下次的启动时间的更新时间进行设定，
其中，所述主处理器具有：
主处理器控制部，对所述主处理器的启动和停止进行控制；
更新因子存储部，分别与需要由所述主处理器按预定间隔进行更新的多个更新因子相对应地对更新间隔、迟延允许时间及上次更新时刻进行保存，所述迟延允许时间表示针对所述更新间隔所允许的迟延时间，所述上次更新时刻表示上次的更新时刻；
更新时间计算部，根据所述更新因子存储部内所保存的所述更新间隔、所述迟延允许时间及所述上次更新时刻、以及当前时刻，对设定至所述更新计时器的所述更新时间进行计算；及
更新计时器设定控制部，对由所述更新时间计算部所算出的所述更新时间至所述更新计时器的设定进行控制。
2.如权利要求1所述的电子控制装置，其中，
所述主处理器具有作为操作模式的优先考虑节能的节能效果优先模式和优先考虑处理性能的操作迟延消除优先模式，
所述节能效果优先模式下的所述多个更新因子的更新频度低于所述操作迟延消除优先模式下的所述多个更新因子的更新频度。
3.如权利要求2所述的电子控制装置，其中，
在所述节能效果优先模式下，所述主处理器以所述更新因子存储部内所保存的所述更新间隔和所述迟延允许时间的合计时间为基准，对所述更新时间进行计算。
4.如权利要求2所述的电子控制装置，其中，
在所述操作迟延消除优先模式下，所述主处理器以所述更新因子存储部内所保存的所述更新间隔为基准，对所述更新时间进行计算。
5.如权利要求1至4中的任一项所述的电子控制装置，其中，
在基于由所述更新时间计算部所计算的所述更新时间的所述下次的启动时间包含在正在进行启动的所述主处理器的启动期间内的情况下，所述主处理器对所述主处理器的启动期间进行延长，以在启动期间内实施多个所述更新因子的更新。
6.如权利要求2至4中的任一项所述的电子控制装置，还具有：
操作部，可供所述电子控制装置的用户进行操作，
其中，所述操作模式是根据所述用户对所述操作部所进行的操作而设定的。
7.如权利要求6所述的电子控制装置，还具有：
操作模式存储部，藉由所述用户对所述操作部所进行的操作而对所述操作模式进行保存，
其中，所述更新时间计算部根据所述操作模式存储部内所设定的所述操作模式，对设定至所述更新计时器的所述更新时间进行计算。
8.一种由电子控制装置的主处理器所执行的控制方法，其中，所述电子控制装置具有：
反复进行启动和停止的所述主处理器；及
始终进行工作的子处理器，该子处理器具有更新计时器，该更新计时器可对用于确定所述主处理器的下次的启动时间的更新时间进行设定，
所述控制方法具有：
根据分别与需要由所述主处理器按预定间隔进行更新的多个更新因子相对应地保存的更新间隔、迟延允许时间及上次更新时刻、以及当前时刻，对设定至所述更新计时器的所述更新时间进行计算的步骤，其中，所述迟延允许时间表示针对所述更新间隔所允许的迟延时间，所述上次更新时刻表示上次的更新时刻；
对所计算的所述更新时间至所述更新计时器的设定进行控制的步骤；及
根据设定有所述更新时间的所述更新计时器的操作，对所述主处理器的启动和停止进行控制的步骤。
9.一种计算机可读存储介质，其中存储有由电子控制装置的主处理器所执行的控制程序，所述电子控制装置具有：
反复进行启动和停止的所述主处理器；及
始终进行工作的子处理器，该子处理器具有更新计时器，该更新计时器可对用于确定所述主处理器的下次的启动时间的更新时间进行设定，
所述控制程序能够使所述主处理器执行：
根据分别与需要由所述主处理器按预定间隔进行更新的多个更新因子相对应地保存的更新间隔、迟延允许时间及上次更新时刻、以及当前时刻，对设定至所述更新计时器的所述更新时间进行计算的步骤，其中，所述迟延允许时间表示针对所述更新间隔所允许的迟延时间，所述上次更新时刻表示上次的更新时刻；
对所计算的所述更新时间至所述更新计时器的设定进行控制的步骤；及
根据设定有所述更新时间的所述更新计时器的操作，对所述主处理器的启动和停止进行控制的步骤。
CN202011138762.XA 2019-10-25 2020-10-22 电子控制装置、电子控制装置执行的方法及存储介质 Active CN112714226B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-194129 2019-10-25
JP2019194129A JP7298442B2 (ja) 2019-10-25 2019-10-25 電子制御装置、電子制御装置のメインプロセッサによる制御方法および電子制御装置のメインプロセッサが実行する制御プログラム

Publications (2)

Publication Number Publication Date
CN112714226A true CN112714226A (zh) 2021-04-27
CN112714226B CN112714226B (zh) 2022-11-29

Family

ID=75542348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011138762.XA Active CN112714226B (zh) 2019-10-25 2020-10-22 电子控制装置、电子控制装置执行的方法及存储介质

Country Status (2)

Country Link
JP (1) JP7298442B2 (zh)
CN (1) CN112714226B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001273152A (ja) * 2000-03-27 2001-10-05 Denso Corp 電子制御装置
US6442437B1 (en) * 1999-06-22 2002-08-27 Mustek Systems Inc. Method for step motor control
US20060090040A1 (en) * 2004-10-25 2006-04-27 Eschmann Michael K Techniques to improve cache performance
JP2008130036A (ja) * 2006-11-24 2008-06-05 Toshiba Tec Corp 情報処理装置
US20100058095A1 (en) * 2008-09-02 2010-03-04 Robert Marion Malek Method and Apparatus for Synchronizing Central Processing Units in a Multiprocessor Apparatus
CN101714108A (zh) * 2008-10-03 2010-05-26 富士通株式会社 同步控制设备、信息处理设备以及同步管理方法
CN102236406A (zh) * 2010-05-07 2011-11-09 精工爱普生株式会社 通信装置
US20120144171A1 (en) * 2010-12-07 2012-06-07 Jonathan Masters Mechanism for Detection and Measurement of Hardware-Based Processor Latency
CN103970342A (zh) * 2013-01-25 2014-08-06 富士通株式会社 信息处理设备和触摸面板参数校正方法
US20150143092A1 (en) * 2013-11-20 2015-05-21 Ricoh Company, Ltd. Information processing apparatus, information processing apparatus startup method, and recording medium

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010081586A (ja) * 2008-08-25 2010-04-08 Ricoh Co Ltd 制御装置、画像形成装置、制御方法およびプログラム
JP5187196B2 (ja) 2009-01-06 2013-04-24 株式会社リコー 画像形成装置
JP2013018238A (ja) * 2011-07-13 2013-01-31 Canon Inc データ処理装置およびデータ処理装置の制御方法
JP2014119960A (ja) 2012-12-17 2014-06-30 Ricoh Co Ltd クライアントサーバシステム、クライアント装置、サーバ装置、クライアントサーバシステムの制御方法及びプログラム
JP2018078485A (ja) * 2016-11-10 2018-05-17 キヤノン株式会社 情報処理装置および情報処理装置の起動方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6442437B1 (en) * 1999-06-22 2002-08-27 Mustek Systems Inc. Method for step motor control
JP2001273152A (ja) * 2000-03-27 2001-10-05 Denso Corp 電子制御装置
US20060090040A1 (en) * 2004-10-25 2006-04-27 Eschmann Michael K Techniques to improve cache performance
JP2008130036A (ja) * 2006-11-24 2008-06-05 Toshiba Tec Corp 情報処理装置
US20100058095A1 (en) * 2008-09-02 2010-03-04 Robert Marion Malek Method and Apparatus for Synchronizing Central Processing Units in a Multiprocessor Apparatus
CN101714108A (zh) * 2008-10-03 2010-05-26 富士通株式会社 同步控制设备、信息处理设备以及同步管理方法
CN102236406A (zh) * 2010-05-07 2011-11-09 精工爱普生株式会社 通信装置
US20120144171A1 (en) * 2010-12-07 2012-06-07 Jonathan Masters Mechanism for Detection and Measurement of Hardware-Based Processor Latency
CN103970342A (zh) * 2013-01-25 2014-08-06 富士通株式会社 信息处理设备和触摸面板参数校正方法
US20150143092A1 (en) * 2013-11-20 2015-05-21 Ricoh Company, Ltd. Information processing apparatus, information processing apparatus startup method, and recording medium

Also Published As

Publication number Publication date
JP2021069040A (ja) 2021-04-30
JP7298442B2 (ja) 2023-06-27
CN112714226B (zh) 2022-11-29

Similar Documents

Publication Publication Date Title
EP1164460A1 (en) Computer system and power saving control method therefor
JP6218510B2 (ja) 画像処理装置、画像処理装置の制御方法、及びプログラム
US9639045B2 (en) Image forming apparatus that shifts to state where quick activation is possible, method of controlling the same, and storage medium
US8922805B2 (en) Image processing apparatus having updatable firmware, method for controlling image processing apparatus, and program
EP2528314B1 (en) Information processing apparatus and method of controlling launch thereof
JP2008087353A (ja) 省電力機能を備えた電子機器
JP2006229509A (ja) 情報機器および装置再起動方法
US9378441B2 (en) Information processing apparatus, method for controlling the same, and program
JP2008131603A (ja) 画像処理装置及び画像処理方法
JP2012155534A (ja) 電子機器及びその制御方法、並びにプログラム
CN112714226B (zh) 电子控制装置、电子控制装置执行的方法及存储介质
JP2007215034A (ja) 画像処理装置、及びその制御方法
JP2021056653A (ja) 情報処理装置及び情報処理プログラム
JP2007060150A (ja) 電源供給制御装置及びその制御方法、コンピュータプログラム及び記憶媒体
JP5959841B2 (ja) 画像処理装置及びその制御方法、並びにプログラム
JP2018147448A (ja) 情報処理装置、管理制御装置のプログラム更新制御方法及びプログラム更新制御プログラム
CN112532798A (zh) 信息处理装置以及记录媒体
JP6842641B2 (ja) 画像形成装置
JP5277262B2 (ja) 電子機器およびシステム管理プログラム
JP6459543B2 (ja) 画像形成装置及びジョブ処理制御方法並びにジョブ処理制御プログラム
US11330132B2 (en) Information processing apparatus capable of resetting system, method of controlling same, and storage medium
JP2006252094A (ja) 画像処理装置
US11181963B2 (en) Information processing device and control method for the same
US20230280934A1 (en) Information processing apparatus, control method of information processing apparatus, and non-transitory storage medium
JP2005258967A (ja) データ処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant