JP2008131603A - 画像処理装置及び画像処理方法 - Google Patents

Abstract

【課題】ＳＴＲモード中の省エネ効果低減を防止した画像処理装置及び画像処理方法を提供する。
【解決手段】ＳＴＲモード中に、サブＣＰＵの暴走を検知し、暴走からの復帰を行い、光学系の補正動作が必要か否かを判断するためのエンジン高速起動用情報を不揮発性メモリに格納させることにより、ＳＴＲモード時のセンサー電源が常にＯＮ状態になることを回避するので、ＳＴＲモード中の省エネ効果低減を防止することができる。
【選択図】図１

Description

本発明は、画像処理装置及び画像処理方法に関する。

図５は、画像処理装置としての画像形成装置の従来例を示す構成例である。
画像形成装置１００は、複数の機器で構成されている。
ＣＰＵ１０１は、画像形成装置のシステム全体を制御する中央演算処理装置である。ブートＲＯＭ１０２は、電源投入時に最初に実行されるブートプログラムが格納されるメモリである。ＲＡＭ１０５は、ワークメモリであって、機器の制御プログラム等がロードされる記憶装置である。オペレーションパネルコントローラ１０６は、入力装置１０７及び表示装置１０８を制御する装置である。入力装置１０７は、マウス、キーボード等の装置である。表示装置１０８は、操作内容等を表示する装置である。プリンタエンジン１０９は、画像を出力する装置である。スキャナー１１０は、原稿中の画像を読み取る装置である。ネットワークＩ／Ｆ１１１は、他のネットワークとのインターフェース用の装置であり、バス１１２に接続された機器とのデータ通信を行う装置である。バス１１２は、機器間のデータ通信を行うための伝送路である。
このように、画像形成装置においてはブートプログラムの格納にはブートＲＯＭ１０２が用いられる。

図６は、図５に示した画像形成装置に用いられるブートＲＯＭの構成例である。
図６に示すブートＲＯＭ２００は、ブートプログラム２１０、制御プログラム２２０を格納している。ブートプログラム２１０は、図５に示すＣＰＵ１０１が、起動時に、最初に実行するプログラムである。制御プログラム２２０は、画像形成装置を構成する機器を制御するプログラムである。

この種の画像形成装置は、ＳＴＲ（Ｓｕｓｐｅｎｄ ｔｏ Ｒａｍ）モードを採用しているものがある。このＳＴＲモードは、例えば、コンピュータを休眠状態にして電力消費を抑える「サスペンド」の形態の一つで、現在の状態をメモリに保存したまま、ＣＰＵやハードディスク等、殆どのデバイスへの電源供給を停止することにより省エネを行うモードである（例えば、特許文献１〜６参照）。
特開２００５−２６９１０３号公報 特開２００５−２７８１１０号公報 特開２００５−３０３９７８号公報 特開２００６−１２６９８７号公報 特開２００６−１５５３９１号公報 特開２００６−２５２４８２号公報

ところで、上述した従来技術はメインＣＰＵの他、ＳＴＲモード中にも作動するサブＣＰＵを有しているが、ＳＴＲモード中にサブＣＰＵが暴走した場合、ＳＴＲモード時のセンサー電源のＯＮ／ＯＦＦ機能や高速起動制御が正常に機能しなくなり、ＳＴＲモード時のセンサー電源が常にＯＮ状態となってしまい、省エネ効果を低減させる要因となったり、ＳＴＲモードからのリブート動作でエンジン側の補正機能が正常に働かなかったりすることがあった。

そこで、本発明の目的は、ＳＴＲモード中の省エネ効果低減を防止した画像処理装置及び画像処理方法を提供することにある。

上記課題を解決するために、本発明の請求項１に記載の発明は、ＳＴＲモード中にサブＣＰＵの暴走を検知する手段と、復帰させる手段と、エンジン高速起動用情報を不揮発性メモリに格納する手段とを備えたことを特徴とする。

請求項１記載の発明によれば、ＳＴＲモード中に、サブＣＰＵの暴走を検知し、暴走からの復帰を行い、光学系の補正動作が必要か否かを判断するためのエンジン高速起動用情報を不揮発性メモリに格納させることにより、ＳＴＲモード時のセンサー電源が常にＯＮ状態になることを回避するので、ＳＴＲモード中の省エネ効果低減を防止することができる。

請求項２記載の発明は、当該装置を構成する機器の制御プログラムが格納されている補助記憶装置と、前記補助記憶装置から読み出された前記制御プログラムが格納されるＲＡＭと、前記補助記憶装置から前記ＲＡＭへ前記制御プログラムを転送するフラグとブートプログラムとが格納されているブートＲＯＭと、前記装置の起動時に前記フラグをチェックし、そのチェック結果に基づき、前記制御プログラムの前記ＲＡＭへの転送を行うＳＴＲモード中に、サブＣＰＵの暴走を検知する手段と、前記暴走からの復帰を行う手段と、光学系の補正動作が必要か否かを判断するためのエンジン高速起動用情報を不揮発性メモリに格納させる手段とを備えたことを特徴とする。

請求項２記載の発明によれば、ＳＴＲモード中に、サブＣＰＵの暴走を検知し、暴走からの復帰を行い、光学系の補正動作が必要か否かを判断するためのエンジン高速起動用情報を不揮発性メモリに格納させることにより、ＳＴＲモード時のセンサー電源が常にＯＮ状態になることを回避するので、ＳＴＲモード中の省エネ効果低減を防止することができる。

請求項３記載の発明は、請求項１または２記載の発明において、前記リブート時にエラーフラグを検出する手段を備えたことを特徴とする。

請求項３記載の発明によれば、リブート時にエラーフラグを検出することにより、リブートで起動したのか正常復帰や電源投入で復帰したのか判断することができる。

請求項４記載の発明は、請求項１から３のいずれか１項記載の発明において、サブＣＰＵの暴走でリブートしたと判断した場合には、前記不揮発性メモリの高速起動用情報を参照して、画像を出力するエンジン制御部の補正動作を実施するか否かを判断する手段を備えたことを特徴とする。

請求項４記載の発明によれば、不揮発性メモリの高速起動用情報を参照して、画像を出力するエンジン制御部の補正動作を実施するか否かを判断することにより、補正動作が不要な場合は高速起動モードで立ち上がり、補正動作が必要な場合にはエンジン制御部の補正処理が適切に行われる。

請求項５記載の発明は、請求項１から４のいずれか１項記載の発明において、画像を出力するエンジン制御部のエンジンＪＯＢ終了時の時刻とＳＴＲモード移行時の時刻とリブート時の時刻とを不揮発性メモリに格納する手段を備えたことを特徴とする。

請求項５記載の発明によれば、画像を出力するエンジン制御部のエンジンＪＯＢ終了時の時刻とＳＴＲモード移行時の時刻とリブート時の時刻とを不揮発性メモリに格納する手段を備えたことにより、異常履歴情報を格納することができる。

請求項６記載の発明は、請求項１から５のいずれか１項記載の発明において、リブート時に操作部上にエラーコード、エラー時刻、及び異常履歴情報を表示する手段を備えたことを特徴とする。

請求項６記載の発明によれば、リブート時に操作部上にエラーコード、エラー時刻、及び異常履歴情報を表示する手段を備えたことにより、ユーザーにシステム異常が発生して再起動が発生したことを通知することができる。

請求項７記載の発明は、請求項１から６のいずれか１項記載の発明において、リブート時にネットワークに接続されたサーバーや端末機にエラーコード、エラー時刻、及び異常履歴情報を通知する手段を備えたことを特徴とする。

請求項７記載の発明によれば、リブート時にネットワークに接続されたサーバーや端末機にエラーコード、エラー時刻、及び異常履歴情報を通知する手段を備えたことにより、ユーザーやシステム管理者が、システム異常が発生して再起動が発生したことを把握することができる。

請求項８記載の発明は、ＳＴＲモード中にサブＣＰＵの暴走を検知し、復帰させ、エンジン高速起動用情報を不揮発性メモリに格納することを特徴とする。

請求項８記載の発明によれば、ＳＴＲモード中に、サブＣＰＵの暴走を検知し、暴走からの復帰を行い、光学系の補正動作が必要か否かを判断するためのエンジン高速起動用情報を不揮発性メモリに格納させることにより、ＳＴＲモード時のセンサー電源が常にＯＮ状態になることを回避するので、ＳＴＲモード中の省エネ効果低減を防止することができる。

請求項９記載の発明は、当該装置を構成する機器の制御プログラムを補助記憶装置に格納し、前記補助記憶装置から読み出された前記制御プログラムをＲＡＭに格納し、前記補助記憶装置から前記ＲＡＭへ前記制御プログラムを転送するフラグとブートプログラムとをブートＲＯＭに格納し、前記装置の起動時に前記フラグをチェックし、そのチェック結果に基づき、前記制御プログラムの前記ＲＡＭへの転送を行うＳＴＲモード中に、サブＣＰＵの暴走を検知し、前記暴走からの復帰を行い、光学系の補正動作が必要か否かを判断するためのエンジン高速起動用情報を不揮発性メモリに格納させることを特徴とする。

請求項９記載の発明によれば、ＳＴＲモード中に、サブＣＰＵの暴走を検知し、暴走からの復帰を行い、光学系の補正動作が必要か否かを判断するためのエンジン高速起動用情報を不揮発性メモリに格納させることにより、ＳＴＲモード時のセンサー電源が常にＯＮ状態になることを回避するので、ＳＴＲモード中の省エネ効果低減を防止することができる。

本発明によれば、ＳＴＲモード中に、サブＣＰＵの暴走を検知し、暴走からの復帰を行い、光学系の補正動作が必要か否かを判断するためのエンジン高速起動用情報を不揮発性メモリに格納させることにより、ＳＴＲモード時のセンサー電源が常にＯＮ状態になることを回避するので、ＳＴＲモード中の省エネ効果低減を防止することができる。

次に本発明の実施の形態について図面を参照して説明する。
図１は、本発明に係る画像処理方法を適用した画像処理装置の一実施の形態を示すブロック図である。
図１に示す画像処理装置は、主にエンジン制御部１０と、操作部１５と、コントローラ制御部２０とで構成されている。

エンジン制御部１０では、図示しない原稿画像を読み取るスキャナー制御部１１と、スキャナー部制御１１で読み取った画像を印字したり、コントローラ制御部２０から転送される画像データを印字するプロッター制御部１２と、図示しない印字用紙を給紙したり、印字された印字用紙を排出したりする周辺機制御部１３と、エンジン制御部１０やコントローラ制御部２０を含む本装置の電源供給制御を行うＰＳＵ（Power Supply Unit）部１４とで構成される。１３ａはセンサーである。

ここで、ＳＴＲモードではサブＣＰＵ３２ｂ及び一部のデバイス以外の電源はＯＦＦされている状態であり、外部からの印刷起動や復帰要因をサブＣＰＵ３２ｂが監視している。サブＣＰＵ３２ｂを備えたＡＳＩＣは、ＳＴＲ時の省エネ効果を上げるためにセンサー電源（圧版開閉センサーや原稿セットセンサー）やＬＥＤ電源の供給を周期的にＯＮ／ＯＦＦできるような制御を行っている。サブＣＰＵ３２ｂを備えたＡＳＩＣは、エンジン駆動系を高速に立ち上げるための高速起動制御信号を備えており、このＳＴＲモードでサブＣＰＵ３２ｂが暴走してしまうとＳＴＲモード時のセンサー電源のＯＮ／ＯＦＦ機能や高速起動制御が正常に機能しなくなり、ＳＴＲモード時のセンサー電源が常にＯＮ状態となってしまう場合には省エネ効果を低減させる要因となり、ＳＴＲモードからのリブート動作でエンジン側の補正機能が正常に働かないことが考えられる。

本システムでは、サブＣＰＵ３２ｂの暴走を検知する手段を設け、システム異常から自動復帰することで、ＳＴＲモード中の省エネ効果低減を防ぐことができる。また、本システムでは、不揮発性メモリ３３へ高速起動用情報を格納し、リブート時の参照データとして用いることで、高速起動用のデータを損失することなくエンジン制御部１０の補正処理が適切に行われ、システムが正常に起動させることを特徴とする。

コントローラ制御部２０は、ＣＰＵ（Central Processing Unit：中央演算処理装置）２２、ノースチップ（North chip）２４、サウスチップ（South chip）２７、ＡＳＩＣ（Application Specific Integrated Circuit：特定用途向け集積回路）１（３２）、及びＡＳＩＣ２（２３）等の主要デバイスで構成されている。

ＣＰＵ２２は、本コントローラ制御部２０のメインシステムを制御するＣＰＵであり、Northchip２４と接続されている。Northchip２４は、Southchip２７やＤＤＲ２（メモリ）２５やＡＳＩＣ２（２３）間で制御される。ＤＤＲ２（メモリ）２５では、実行プログラムの作業領域や画像データを処理する領域として使用される。ブートロムBootRom２６ではコントローラ制御部２０の基本動作を制御するための基本的なプログラムが格納されており、電源立ち上げ時のブートプログラムとして動作する。Southchip２７はメインシステムのマネージメント機能やBootRom２６を制御するBootRom制御やＵＳＢ（Universal Serial Bus） HostをUSB Host I/F２８を介して制御する制御機能を備えている。

USB Controller２９は、本装置のメインシステムプログラムが格納されているNAND Flash（メモリ）３１と接続される。ＡＳＩＣ２（２３）では、エンジン制御部１０との通信を行い、互いの制御部のステータス確認や画像データ転送制御を行っている。
また、ＡＳＩＣ２（２３）では、エンジン制御部１０からのスキャンデータや外部Ｉ／Ｆ（Option Board I/F３０）経由で入力されるプリントデータを処理するＡＳＩＣであり、画像データを圧縮・伸張したり、変倍したりする機能を有する。
ハードディスクドライバＨＤＤ２１では、エンジン制御部１０からのスキャンデータや後述の外部Ｉ／Ｆ経由で入力されるプリントデータを前出のＡＳＩＣ２（２３）にて画像処理された後に格納される。

ＡＳＩＣ１（３２）は、サブ（Ｓｕｂ）ＣＰＵ３２ｂ、ウオッチドッグ（ＷＤ３２ａ）、ＲＴＣ（Real Time Clock）機能を有するＲＴＣ３４を備え、かつ、ＥＥＰＲＯＭ３５や不揮発性メモリ３３やNOR FLASH（メモリ）３６やＳＤ（Standard Digital）カード用のSD CARD I/F３７を介して行うＩ／Ｏ制御及びUSB Device I/F３８、ネットワークのＰＨＹ制御を備えるＡＳＩＣである。尚、ネットワークとの接続はＰＨＹ３９及びNetworkI/F４０を介して行われる。

また、ＡＳＩＣ１（３２）は操作部１５との通信制御やエンジン制御部１０との省エネ制御を行う機能も有する。ＥＥＰＲＯＭ３５はＭＡＣアドレスを格納し、不揮発性メモリ３３はユーザーコードなどの情報を格納し、NOR FLASH３６ではサブＣＰＵ３２ｂのプログラムが格納されている。ＳＤは本コントローラ制御部２０の各プログラムが格納されているBoot Rom２６やNAND Flash３１やNOR FLASH３６へのプログラムのダウンロードやバージョンアップの手段として用いられたり、各アプリケーションソフトやエミュレーションソフトとして用いられたりする。

本画像処理装置では、各省エネモードを有しており、スタンバイモード、エンジンＯＦＦモード、ＳＴＲモード、コントローラＯＦＦモードを有する。

スタンバイモードは、エンジン制御部１０、コントローラ制御部２０共に電源が全てＯＮされている状態で、直ぐに各動作（コピー動作、スキャナー動作、プリント動作）が可能なモードである。

エンジンＯＦＦモードは、エンジン制御部１０の電源がＯＦＦ、コントローラ制御部２０の電源がＯＮされている状態で、本装置と外部機器との間でステータス状態通知などのやりとりが行えるモードである。

ＳＴＲモードは、エンジン制御部１０の電源がＯＦＦ、コントローラ制御部２０の一部の電源以外はＯＦＦにさせている状態で、USB device I/F３８やネットワーク（Network）I/F４０を経由して接続される外部機器からのプリント要求が受け付けられる低電力モードである。

すなわち、ＳＴＲモード中においては、センサー１３ａ、ＰＳＵ部１４の一部、ＬＥＤ電源キー１５ａ、ＤＤＲ２（２５）、USB Controller２９、South Chip２７の一部、NAND Flash３１、ＲＴＣ３４、ＡＳＩＣ１（３２）、不揮発性メモリ３３、NOR FLASH３６、USB Device I/F３８、ＰＨＹ３９、及びNetwork I/F４０のみ作動する。

コントローラＯＦＦモードは、エンジン制御部１０の電源がＯＦＦ、コントローラ制御部２０のSouth chip２７とＡＳＩＣ１（３２）以外の電源がＯＦＦされている状態であって、ＳＴＲモードよりも更に低電力なモードであり、操作部１５に設けられているＬＥＤ電源キー１５ａやＳＤカード挿入や圧版開閉やＡＤＦ（Auto Document Feeder）への原稿セット等の動作で本省エネから復帰する。

省エネモード中から復帰するシーケンスの中でエンジン制御部１０のプロセス系、光学系の補正動作が必要かどうかを判断させる為の高速起動用信号ＳＧ３がＡＳＩＣ１（３２）より送出される。
コントローラ制御部２０のシステムが立ち上がる前に、この高速起動用信号ＳＧ３にてプロセス系及び光学系の補正動作の必要性の判断ができ、補正動作が開始できる。つまり、エンジン制御部１０とコントローラ制御部２０との間の通信確立後に補正動作するよりも早く開始することができるため、本装置がより早く省エネ中から復帰することができる。

ＳＴＲモード中から復帰シーケンスの中でもこのように高速起動用信号ＳＧ３が送出されるが、ＳＴＲモード中にＡＳＩＣ１（３２）内のサブＣＰＵ３２ｂが何らかの影響で暴走した場合には、ＳＴＲモード中から復帰ができなかったり、復帰したとしても高速起動用信号レベルの信頼性が損なわれていたりするおそれがあり、プロセス系や光学系の不要な補正動作を行ったり、又はその逆で補正動作が必要なのにできなかったりする状況がありえる。

また、ＳＴＲモード中に更に電力を下げる為に圧版開閉のセンサー電源やＡＤＦへの紙セットセンサー電源やＬＥＤ電源への供給を周期的にＯＮ／ＯＦＦさせる機能もＡＳＩＣ１（３２）で備えているが、ＳＴＲモード中にＡＳＩＣ１（３２）内のサブＣＰＵ３２ｂが何らかの影響で暴走した場合には、省エネ効果を低減させる要因となる可能性がありえる。

高速起動用信号ＳＧ３とは、エンジン制御部１０のジョブ終了時点からの経過時間がある設定時間よりも長いか短いかを判定して送出する信号である。尚、ＳＧ１は操作制御信号であり、ＳＧ２はサブＣＰＵリブート検出信号であり、ＳＧ４は省エネ制御信号である。

請求１２の説明を以下に示す。
ＡＳＩＣ１（３２）では、ＷＤ機能が内蔵されており、ＳＴＲモード中にサブＣＰＵ３２ｂが正常に動作しているかを監視している。サブＣＰＵ３２ｂが何らかの影響で暴走した場合には、ＷＤ機能が作動してSouth Chip２７に対して割り込み信号を発生した後、本体のメインリセットが発生し、コントローラ制御部２０のメインシステムをリブートさせる。

図２に、図１に示した画像処理装置におけるＳＴＲモード移行時及びＳＴＲモード中のフロー図を示す。
エンジン制御部１０のジョブ終了毎に、ジョブ終了時刻データを不揮発性メモリ３３に格納する（ステップＳ１０）。

次に、エンジン制御部１０及びコントローラ制御部２０がＳＴＲ移行可能かどうかを判断して（ステップＳ１１）、ＳＴＲ移行可能な場合（ステップＳ１１／ＹＥＳ）にはＳＴＲ移行時の時刻データを不揮発性メモリ３３に格納後（ステップＳ１２）、ＳＴＲに移行する（ステップＳ１３）。ＳＴＲ移行可能でない場合（ステップＳ１１／ＮＯ）には待機する。

ＳＴＲモード中はＷＤ機能にてサブＣＰＵ３２ｂの動作を監視する（ステップＳ１４）。サブＣＰＵ３２ｂが暴走しないときは待機し（ステップＳ１４／ＮＯ）、サブＣＰＵ３２ｂが暴走した場合（ステップＳ１４／ＹＥＳ）には、ＡＳＩＣ１（３２）内のエラーレジスタのエラーフラグがセットされると同時にサブＣＰＵブート検出信号ＳＧ２のレベルが変化して（Low→High：ステップＳ１５）、South Chip２７に対して割り込み信号を発生した後、本体のメインリセットが発生し、コントローラ制御部２０のメインシステムをリブートさせる（ステップＳ１６）。

図３に、図１に示した画像処理装置におけるリブート時のフロー図を示す。
まず、ＡＳＩＣ１（３２）内のサブＣＰＵエラーレジスタにアクセスし（エラーフラグレジスタを読み込み：ステップＳ２０）、エラービットが立っているかどうか（エラーフラグが有るか否か）を判断し（ステップＳ２１）、エラービットが立っていない場合（ステップＳ２１／ＮＯ）は、サブＣＰＵリブート検出信号（Ｌ）を検出し（ステップＳ２９）、高速起動制御信号ＳＧ３がアサートされているかどうかを判断し（ステップＳ３０）、アサートされている場合（ステップＳ３０／ＹＥＳ）はエンジン制御部１０のプロセス系・光学系の補正動作を開始する。

エラービットが立っている場合は（ステップＳ２１／ＹＥＳ）、サブＣＰＵリブート検出信号（Ｈ）を検出し（ステップＳ２２）、サブＣＰＵエラーレジスタのエラービットをクリアする（ステップＳ２３）。

エラービットをクリアすると（ステップＳ２３）、クリアと同時にサブＣＰＵリブート検出信号ＳＧ２のレベルが変化する（Ｈｉｇｈ→Ｌｏｗ：ステップＳ２４）。

次に、不揮発性メモリ３３より時刻データＸを読み出し（ステップＳ２５）、ＲＴＣより読み出した現在時刻データＺと時刻データＸとから、ＪＯＢ終了時から現在までの経過時間Ｔを算出し（ステップＳ２６）、予め操作部１５等で設定されている設定値と経過時間Ｔとを比較する（ステップＳ２７）。

経過時間Ｔが設定値よりも大きい場合（ステップＳ２７／ＹＥＳ）にはエンジン制御部１０のプロセス系・光学系の補正動作が行われ（ステップＳ２８）、経過時間Ｔが設定値よりも小さい場合（ステップＳ２７／ＮＯ）には補正動作が行われず、リブート動作が完了される。

ここで、エラービットが立っている場合（ステップＳ２１／ＹＥＳ）には、操作部１５上にエラーコード、エラー時刻及び異常履歴情報を表示し、サブＣＰＵ異常によりリブートして本装置が立ち上がったことを通知する。また、エラービットが立っている場合（ステップＳ２１／ＹＥＳ）には、ネットワークＩ／Ｆ４０を介して外部機器へエラーコード、エラー時刻及び異常履歴情報を表示し（図４参照）、サブＣＰＵ異常によりリブートして本装置が立ち上がったことを通知する。
尚、図４は、図１に示した画像処理装置における異常履歴情報の一例である。

作用効果
（請求項１、２、８、９）ＳＴＲモードではサブＣＰＵ及び一部のデバイス以外の電源はＯＦＦされている状態であり、外部からの印刷起動や復帰要因をサブＣＰＵが監視している。サブＣＰＵを備えたＡＳＩＣは、ＳＴＲ時の省エネ効果を上げるためにセンサー電源（圧版開閉センサーや原稿セットセンサー）やＬＥＤ電源の供給を周期的にＯＮ／ＯＦＦできるような制御を行っている。サブＣＰＵを備えたＡＳＩＣは、エンジン駆動系を高速に立ち上げるための高速起動制御信号を備えており、このＳＴＲモードでサブＣＰＵが暴走してしまうとＳＴＲモード時のセンサー電源のＯＮ／ＯＦＦ機能や高速起動制御が正常に機能しなくなり、ＳＴＲモード時のセンサー電源が常にＯＮ状態となってしまう場合には省エネ効果を低減させる要因となったり、ＳＴＲモードからのリブート動作でエンジン側の補正機能が正常に働かなかなったりすることが考えられる。

本システムでは、サブＣＰＵの暴走を検知する手段を設け、システム異常から自動復帰することで、ＳＴＲモード中の省エネ効果低減を防ぐことができる。また、本システムでは、不揮発性メモリへ高速起動用情報を格納し、リブート時の参照データとして用いることで、高速起動用のデータを損失することなくエンジン部の補正処理が適切に行われ、システムが正常に起動させることができる。

（請求項３）リブート時にエラーフラグを検出する手段を備えることで、リブートで起動したのか又は正常復帰や電源投入で起動したのか判断させることができる。

（請求項４）エンジン部の補正動作を実施するかどうかを判断する手段を備えることで、補正動作が不要な場合は高速起動モードで立ち上がり、補正動作が必要な場合にはエンジン部の補正処理が適切に行うことができる。

（請求項５）エンジンＪＯＢ終了時刻とＳＴＲ移行時の時刻とリブート時の時刻の履歴情報とを不揮発性メモリに格納する手段を設けることで、異常履歴情報を格納することができる。

（請求項６）本装置の操作部に表示する手段を設けることで、ユーザーにシステム異常が発生して再起動が発生したことを通知させることができる。

（請求項７）本装置のネットワークＩ／Ｆを経由してネットワークに接続されたサーバーや端末機に通知する手段を設けることで、ユーザーやシステム管理者にシステム異常が発生して再起動が発生したことを通知させることができる。

なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。

本発明に係る画像処理方法を適用した画像処理装置の一実施の形態を示すブロック図である。 図１に示した画像処理装置におけるＳＴＲモード移行時及びＳＴＲモード中のフロー図を示す。 図１に示した画像処理装置におけるリブート時のフロー図を示す。 図１に示した画像処理装置における異常履歴情報の一例である。 図４に示した画像形成装置に用いられるブートＲＯＭの構成例である。 図５に示した画像形成装置に用いられるブートＲＯＭの構成例である。

符号の説明

１０ エンジン制御部
１１ スキャナー制御部
１２ プロッター制御部
１３ 周辺機制御部
１３ａ センサー
１４ ＰＳＵ部
１５ 操作部
１５ａ ＬＥＤ電源キー
２０ コントローラ制御部
２１ ＨＤＤ
２２ ＣＰＵ
２３ ＡＳＩＣ２
２４ Ｎｏｒｔｈ Ｃｈｉｐ
２５ ＤＤＲ２
２６ Ｂｏｏｔ Ｒｏｍ
２７ Ｓｏｕｔｈ Ｃｈｉｐ
２８ ＵＳＢ Ｈｏｓｔ Ｉ／Ｆ
２９ ＵＳＢ Ｃｏｎｔｒｏｌｌｅｒ
３０ Ｏｐｔｉｏｔｉｏｎ Ｂｏａｒｄ Ｉ／Ｆ
３１ ＮＡＮＤ Ｆｌａｓｈ
３２ ＡＳＩＣ１
３３ 不揮発性メモリ
３４ ＲＴＣ
３５ ＥＥＰＲＯＭ
３６ ＮＯＲ ＦＬＡＳＨ
３７ ＳＤ ＣＡＲＤ Ｉ／Ｆ
３８ ＵＳＢ Ｄｅｖｉｃｅ Ｉ／Ｆ
３９ ＰＨＹ
４０ Ｎｅｔｗｏｒｋ Ｉ／Ｆ

Claims (9)

1. ＳＴＲモード中にサブＣＰＵの暴走を検知する手段と、復帰させる手段と、エンジン高速起動用情報を不揮発性メモリに格納する手段とを備えたことを特徴とする画像処理装置。
2. 当該装置を構成する機器の制御プログラムが格納されている補助記憶装置と、
   前記補助記憶装置から読み出された前記制御プログラムが格納されるＲＡＭと、
   前記補助記憶装置から前記ＲＡＭへ前記制御プログラムを転送するフラグとブートプログラムとが格納されているブートＲＯＭと、
   前記装置の起動時に前記フラグをチェックし、そのチェック結果に基づき、前記制御プログラムの前記ＲＡＭへの転送を行うＳＴＲモード中に、サブＣＰＵの暴走を検知する手段と、
   前記暴走からの復帰を行う手段と、
   光学系の補正動作が必要か否かを判断するためのエンジン高速起動用情報を不揮発性メモリに格納させる手段とを備えたことを特徴とする画像処理装置。
3. 前記リブート時にエラーフラグを検出する手段を備えたことを特徴とする請求項１または２記載の画像処理装置。
4. サブＣＰＵの暴走でリブートしたと判断した場合には、前記不揮発性メモリの高速起動用情報を参照して、画像を出力するエンジン制御部の補正動作を実施するか否かを判断する手段を備えたことを特徴とする請求項１から３のいずれか１項記載の画像処理装置。
5. 画像を出力するエンジン制御部のエンジンＪＯＢ終了時の時刻とＳＴＲモード移行時の時刻とリブート時の時刻とを不揮発性メモリに格納する手段を備えたことを特徴とする請求項１から４のいずれか１項記載の画像処理装置。
6. リブート時に操作部上にエラーコード、エラー時刻、及び異常履歴情報を表示する手段を備えたことを特徴とする請求項１から５のいずれか１項の画像処理装置。
7. リブート時にネットワークに接続されたサーバーや端末機にエラーコード、エラー時刻、及び異常履歴情報を通知する手段を備えたことを特徴とする請求項１から６のいずれか１項記載の画像処理装置。
8. ＳＴＲモード中にサブＣＰＵの暴走を検知し、復帰させ、エンジン高速起動用情報を不揮発性メモリに格納することを特徴とする画像処理方法。
9. 当該装置を構成する機器の制御プログラムを補助記憶装置に格納し、
   前記補助記憶装置から読み出された前記制御プログラムをＲＡＭに格納し、
   前記補助記憶装置から前記ＲＡＭへ前記制御プログラムを転送するフラグとブートプログラムとをブートＲＯＭに格納し、
   前記装置の起動時に前記フラグをチェックし、そのチェック結果に基づき、前記制御プログラムの前記ＲＡＭへの転送を行うＳＴＲモード中に、サブＣＰＵの暴走を検知し、
   前記暴走からの復帰を行い、
   光学系の補正動作が必要か否かを判断するためのエンジン高速起動用情報を不揮発性メモリに格納させることを特徴とする画像処理方法。

Images