JP6699428B2 - 電子装置および画像処理装置 - Google Patents
電子装置および画像処理装置 Download PDFInfo
- Publication number
- JP6699428B2 JP6699428B2 JP2016146834A JP2016146834A JP6699428B2 JP 6699428 B2 JP6699428 B2 JP 6699428B2 JP 2016146834 A JP2016146834 A JP 2016146834A JP 2016146834 A JP2016146834 A JP 2016146834A JP 6699428 B2 JP6699428 B2 JP 6699428B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- reset
- control device
- control
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Power Sources (AREA)
- Information Transfer Systems (AREA)
Description
制御装置と、
リセット・コマンドによりバス・リセットを行うことが可能なバスを介して前記制御装置に接続された被制御装置と、
予め設定された動作モードに応じて前記制御装置への電源供給を制御する電源制御手段と、を備え、
前記制御装置は、前記電源制御手段により電源供給が停止される際に、前記被制御装置の作動状態を当該制御装置の記憶手段又は当該被制御装置以外の外部にある記憶手段に保存させて動作を停止させ、リセット操作を実行し、
前記電源制御手段は、前記制御装置によるリセット操作が実行された後に当該制御装置への電源供給を停止すること、
を特徴とする、電子装置である。
請求項2に係る電子装置は、
前記制御装置は、前記電源制御手段により前記制御装置の電源供給が再開されると、前記バスに対する初期化動作を実行することを特徴とする、請求項1に記載の電子装置である。
請求項3に係る電子装置は、
前記制御装置は、リセット操作として、リセット・コマンドを発行しバス・リセットを実行することを特徴とする、請求項1または請求項2に記載の電子装置である。
請求項4に係る電子装置は、
前記制御装置は、リセット操作として、ハードウェア・リセットを実行することを特徴とする、請求項1または請求項2に記載の電子装置である。
請求項5に係る電子装置は、
前記制御装置は、前記被制御装置の動作停止が正常に行われない場合、強制的にリセット操作を実行することを特徴とする、請求項1乃至請求項4のいずれかに記載の電子装置である。
請求項6に係る電子装置は、
前記制御装置と前記被制御装置とを接続する前記バスはシリアル・バスであり、当該制御装置と当該被制御装置との間の通信において、クロック・データ・リカバリが行われることを特徴とする、請求項1乃至請求項5の何れかに記載の電子装置である。
請求項7に係る画像処理装置は、
画像を形成する画像形成部を含む周辺装置と、
前記周辺装置を制御する制御部と、
予め設定された動作モードに応じて前記制御部への電源供給を制御する電源制御手段と、を備え、
前記制御部と前記周辺装置とは、リセット・コマンドによりバス・リセットを行うことが可能なバスを介して接続され、
前記制御部は、前記電源制御手段により電源供給が停止される際に、前記周辺装置の作動状態を当該制御部の記憶手段又は当該周辺装置以外の外部にある記憶手段に保存させて動作を停止させ、リセット操作を実行し、
前記電源制御手段は、前記制御部によるリセット操作が実行された後に当該制御部への電源を切ること、
を特徴とする、画像処理装置である。
請求項2の発明によれば、制御装置への電源供給を再開した際に行われるバスの初期化動作により、正常に動作状態へ復帰させることができる。
請求項3の発明によれば、制御装置への電源供給を停止させる際に、リセット・コマンドを発行しバス・リセットを行うことにより、制御装置への電源供給が停止した後に制御装置への電源供給を再開させた際の動作不良の発生を抑制することができる。
請求項4の発明によれば、制御装置への電源供給を停止させる際に、ハードウェア・リセットを行うことにより、制御装置への電源供給を再開させた際の動作不良の発生を抑制することができる。
請求項5の発明によれば、前記被制御装置の動作停止が正常に行われない場合であっても、強制的にリセット操作を実行することにより、制御装置への電源供給を再開させた際の動作不良の発生を抑制することができる。
請求項6の発明によれば、制御装置と被制御装置とを接続するバスはシリアル・バスであり、制御装置と被制御装置との間の通信においてクロック・データ・リカバリが行われる構成において、制御装置への電源供給が停止した後に制御装置への電源供給を再開させた際の動作不良の発生を抑制することができる。
請求項7の発明によれば、画像を形成する画像形成部を含む周辺装置と、周辺装置を制御する制御部とが、リセット・コマンドによりバス・リセットを行うことが可能なバスを介して接続されて構成された画像処理装置において、制御部への電源供給が停止した後に制御装置への電源供給を再開させた際の動作不良の発生を抑制することができる。
本実施形態による電子装置は、制御装置10と、制御装置10により制御される被制御装置20とを備え、この制御装置10と被制御装置20とをシリアル・バス30により接続して構成される。また、この電子装置は、例えば、電子制御されて動作する機械や装置であり、制御装置10は、組み込みシステムとして電子装置に組み込まれている。
図1に示す構成例において、制御装置10は、SoC(System on a Chip)10aとして実現される。SoC10aは、シリアル・バス30を介して被制御装置20に接続されている。また、図1に示す例において、SoC10aと被制御装置20との間にはハードウェア(HW)リセットを行うためのリセット信号線40が配設されている。
本実施形態による電子装置は、省電力モードが設定されており、主要な動作が一定時間行われていないこと等を条件として、被制御装置20等の種々の構成部品への電力供給を停止する。ここで、本実施形態の電子装置における省電力設計では、SoC10aのCPU11への電力供給を停止させるモードが設けられている。CPU11を含む各部品への電力供給の制御は、SoC10aに設けられた電源制御回路14により行われる。
図2は、本実施形態におけるSoC10aのリセット時の動作を示すフローチャートである。
本実施形態の電子装置において、リセット操作は、明示的なリセット命令の入力等によりCPU11がリセット要求を行った場合や、WDT(Watch-Dog Timer)が時間切れとなったときのような予め設定されたリセット条件を満足した場合に実行される。図1に示すように、リセット要求を行ったか、または、リセット条件を満足した場合(ステップ201)、CPU11は、まず、被制御装置20に対して省電力モードに移行するためのモード移行コマンドを発行する(ステップ202)。
図3に示すフローチャートにおいて、ステップ301〜ステップ304の動作は、図2に示したフローチャートにおけるステップ201〜ステップ204の動作と同一である。モード移行コマンドを発行した後、設定時間が経過するまでに被制御装置20から送信された応答信号(ACK)を受信すると(ステップ303でYes)、CPU11は、リセット信号線40を介して被制御装置20へリセット信号を送信し、被制御装置20のHWリセットを実行する(ステップ305)。なお、このとき、HWリセットではなく、図2に示した動作例と同様にリセット・コマンドによるバス・リセットを行っても良い。この後の電源OFF(ステップ307)、電源ON(ステップ308)、バス・イニシャライズ(ステップ309)の動作は、図2に示したフローチャートにおけるステップ206〜ステップ208の動作と同一である。
本実施形態の電子装置は、制御装置10と被制御装置20とがシリアル・バス30を介して接続されるものであれば、その具体的構成として種々の態様を取ることができ、図1に示す構成に限定されない。図1に示す例では、シングル・バス30により制御装置10と被制御装置20とを直接接続していたが、ハブやスイッチ等の中継装置を介して、1つのチャネルに複数の被制御装置20を接続する構成としても良い。
図4に示す構成例において、制御装置10であるSoC10a、被制御装置20、シリアル・バス30の各々の構成は、図1に示したものと同様である。図4に示す構成例では、制御装置10とハブやスイッチ等の中継装置50とがシリアル・バス30により接続され、中継装置50において信号の伝送経路が複数に分岐されて、中継装置50と複数の被制御装置20とが、それぞれシリアル・バス30を介して接続されている。
図5に示す構成例では、制御装置10は、CPU15とブリッジ回路16とにより実現される。CPU15とブリッジ回路16とは、システム・バス17を介して接続されている。CPU15には、メモリ18がメモリ・バス19を介して接続されている。このメモリ18は、例えば、各種のデータや設定値が書き込まれると共にCPU11による処理の実行時の作業用メモリとしても用いられるRAMである。また、CPU15には、CPU15の電源制御を行う電源制御装置60が接続されている。なお、図5に示す構成例において、電源制御装置60は、I/Oバス61によりブリッジ回路16に接続し、ブリッジ回路16を介してCPU15に接続されているが、システム・バス17等を用いてCPU15に直接接続するように構成しても良い。
図6は、本実施形態が適用される機器(電子装置)の構成例を示す図である。
本実施形態の制御装置は、例えば、種々の機器(電子装置)に組み込まれて、被制御部を制御する制御部として実現される。ここでは、本実施形態が適用される機器(適用対象機器)の一例として、画像の読み取りや記録材に画像形成を行う画像処理装置に適用した場合について説明する。図6に示す適用対象機器としての画像処理装置100は、例えば、画像読み取り機能(スキャナー機能)、印刷機能(プリンタ機能)、複写機能およびファクシミリ機能を備えた、いわゆる複合機である。
Claims (7)
- 制御装置と、
リセット・コマンドによりバス・リセットを行うことが可能なバスを介して前記制御装置に接続された被制御装置と、
予め設定された動作モードに応じて前記制御装置への電源供給を制御する電源制御手段と、を備え、
前記制御装置は、前記電源制御手段により電源供給が停止される際に、前記被制御装置の作動状態を当該制御装置の記憶手段又は当該被制御装置以外の外部にある記憶手段に保存させて動作を停止させ、リセット操作を実行し、
前記電源制御手段は、前記制御装置によるリセット操作が実行された後に当該制御装置への電源供給を停止すること、
を特徴とする、電子装置。 - 前記制御装置は、前記電源制御手段により前記制御装置の電源供給が再開されると、前記バスに対する初期化動作を実行することを特徴とする、請求項1に記載の電子装置。
- 前記制御装置は、リセット操作として、リセット・コマンドを発行しバス・リセットを実行することを特徴とする、請求項1または請求項2に記載の電子装置。
- 前記制御装置は、リセット操作として、ハードウェア・リセットを実行することを特徴とする、請求項1または請求項2に記載の電子装置。
- 前記制御装置は、前記被制御装置の動作停止が正常に行われない場合、強制的にリセット操作を実行することを特徴とする、請求項1乃至請求項4のいずれかに記載の電子装置。
- 前記制御装置と前記被制御装置とを接続する前記バスはシリアル・バスであり、当該制御装置と当該被制御装置との間の通信において、クロック・データ・リカバリが行われることを特徴とする、請求項1乃至請求項5の何れかに記載の電子装置。
- 画像を形成する画像形成部を含む周辺装置と、
前記周辺装置を制御する制御部と、
予め設定された動作モードに応じて前記制御部への電源供給を制御する電源制御手段と、を備え、
前記制御部と前記周辺装置とは、リセット・コマンドによりバス・リセットを行うことが可能なバスを介して接続され、
前記制御部は、前記電源制御手段により電源供給が停止される際に、前記周辺装置の作動状態を当該制御部の記憶手段又は当該周辺装置以外の外部にある記憶手段に保存させて動作を停止させ、リセット操作を実行し、
前記電源制御手段は、前記制御部によるリセット操作が実行された後に当該制御部への電源を切ること、
を特徴とする、画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016146834A JP6699428B2 (ja) | 2016-07-26 | 2016-07-26 | 電子装置および画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016146834A JP6699428B2 (ja) | 2016-07-26 | 2016-07-26 | 電子装置および画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018018229A JP2018018229A (ja) | 2018-02-01 |
JP6699428B2 true JP6699428B2 (ja) | 2020-05-27 |
Family
ID=61081778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016146834A Active JP6699428B2 (ja) | 2016-07-26 | 2016-07-26 | 電子装置および画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6699428B2 (ja) |
-
2016
- 2016-07-26 JP JP2016146834A patent/JP6699428B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018018229A (ja) | 2018-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102006520B1 (ko) | 화상 형성 장치 및 제어 방법 | |
KR101515260B1 (ko) | 셧다운 처리를 적절하게 실행할 수 있는 정보 처리 장치, 정보 처리 장치의 제어 방법, 및 저장 매체 | |
KR101311624B1 (ko) | 정보 처리 장치, 정보 처리 장치의 제어 방법 및 기록 매체 | |
JP6682208B2 (ja) | 印刷装置、及び、印刷装置の制御方法 | |
US8922805B2 (en) | Image processing apparatus having updatable firmware, method for controlling image processing apparatus, and program | |
JP6570227B2 (ja) | メインシステムおよびサブシステムを備える情報処理装置 | |
JP6164938B2 (ja) | 画像形成装置及びその制御方法、並びにプログラム | |
CN102673125A (zh) | 图像形成装置及图像形成装置的控制方法 | |
US9065941B2 (en) | Image processing apparatus and method for controlling the same | |
JP2013218371A (ja) | 情報処理装置及び情報処理装置におけるデータ記憶処理方法 | |
US9244692B2 (en) | Information processing apparatus, control method for information processing apparatus, and program to stop supply of clock to a DSP | |
KR101596095B1 (ko) | 인쇄 장치 및 기록 매체 | |
US9411401B2 (en) | Information processing apparatus, control method for information processing apparatus, and storage medium | |
JP2012244606A (ja) | 画像形成装置 | |
US20180129508A1 (en) | Information processing apparatus, activation method of information processing apparatus, and storage medium | |
US11064084B2 (en) | Image forming apparatus capable of reducing time of shift to low-power consumption operation mode, method of controlling same, and storage medium | |
JP6699428B2 (ja) | 電子装置および画像処理装置 | |
US10228645B2 (en) | Image forming apparatus, power control method of image forming apparatus, and storage medium | |
JP6590722B2 (ja) | 電子機器、その制御方法及びプログラム | |
JP6398666B2 (ja) | 機能制御装置、情報処理装置、画像処理装置及び通信確立方法 | |
JP2015215684A (ja) | 情報処理装置及び情報処理プログラム | |
JP2013035153A (ja) | 画像形成装置、画像形成方法、画像形成プログラム | |
US8836983B2 (en) | Information processing device, image forming apparatus, and non-transitory computer readable medium | |
JP6459543B2 (ja) | 画像形成装置及びジョブ処理制御方法並びにジョブ処理制御プログラム | |
US20240106953A1 (en) | Information processing apparatus, non-transitory computer readable medium, and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200413 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6699428 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |