JP2006195870A - データ転送システム及び電子機器 - Google Patents
データ転送システム及び電子機器 Download PDFInfo
- Publication number
- JP2006195870A JP2006195870A JP2005008866A JP2005008866A JP2006195870A JP 2006195870 A JP2006195870 A JP 2006195870A JP 2005008866 A JP2005008866 A JP 2005008866A JP 2005008866 A JP2005008866 A JP 2005008866A JP 2006195870 A JP2006195870 A JP 2006195870A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- transfer system
- setting change
- notification
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/2854—Wide area networks, e.g. public data networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Information Transfer Systems (AREA)
- Facsimiles In General (AREA)
Abstract
【解決手段】 PCI-express規格のデータ転送システム11において、Switch15、End Point14の対向するポート16間の設定を変更するときは、この対向するポート16の一方であるEnd Point14のポート16に設定変更をConfiguration Requestで通知する。この通知を受けたポート16は、設定変更を実行する。また、対向するSwitch15のポート16に設定変更の通知をMessage Requestで行なう。この通知を受けたSwitch15のポート16は、設定変更を実行する。
【選択図】 図17
Description
まず、本実施の形態は高速シリアルバスの一つであるPCI Express(登録商標)を利用するものであり、本実施の形態の前提として当該PCI Express規格の概要について、非特許文献1の一部抜粋により説明する。ここに、高速シリアルバスとは、1本の伝送路を用いてシリアル(直列)伝送により高速(100Mbps程度以上)にデータをやり取りすることができるインターフェイスを意味する。
A.ポート(Port)/レーン(Lane)/リンク(Link)
図4に物理層の構造を示す。ポートは、物理的には同一半導体内にあり、リンクを形成するトランスミッタ/レシーバの集合で、論理的にはコンポーネント間を1対1で接続(ポイント・ツー・ポイント)するインターフェイスを意味する。転送レートは、例えば片方向2.5Gbpsとされている(将来的には、5Gbpsや10Gbpsが想定されている)。レーンは、例えば0.8Vの差動信号ペアのセットで、送信側の信号ペア(2本)、受信側の信号ペア(2本)からなる。リンクは、2つのポートとその間を結ぶレーンの集まりであり、コンポーネント間のデュアルシンプレックス通信バスである。「xNリンク」はN本のレーンから構成され、現在の規格では、N=1,2,4,8,16,32が定義されている。図示例は、x4リンク例である。例えば、図5に示すように、デバイスA,B間を結ぶこのレーン幅Nを可変することにより、スケーラブルなバンド幅を構成することが可能となる。
ルートコンプレックス112は、I/O構造の最上位に位置し、CPUやメモリサブシステムをI/Oに接続する。ブロック図などでは、図3に示すように、「メモリハブ」と記述されることが多い。ルートコンプレックス112(又は、124)は、1つ以上のPCI Expressポート(ルートポート)(図2中では、ルートコンプレックス112中の四角で示す)を持ち、各々のポートは独立したI/O階層ドメインを形成する。I/O階層ドメインは、単純なエンドポイントである場合(例えば、図2中のエンドポイント115a側の例)や、多数のスイッチやエンドポイントから形成される場合(例えば、図2中のエンドポイント115bやスイッチ117b,115c側の例)がある。
エンドポイント115は、タイプ00hのコンフィグレーション空間ヘッダを持つデバイス(具体的には、ブリッジ以外のデバイス)で、レガシーエンドポイントとPCI Expressエンドポイントとに分けられる。両者の大きな違いは、PCI ExpressエンドポイントはBAR(ベースアドレスレジスタ)で基本的にI/Oポートリソースを要求せず、このためI/Oリクエストを要求しない。また、PCI Expressエンドポイントは、ロックリクエストもサポートしていない。
スイッチ117(又は、134)は、2つ以上のポートを結合し、ポート間でのパケットルーティングを行う。コンフィグレーションソフトウェアからは、当該スイッチは、図6に示すように、仮想PCI-PCIブリッジ141の集合体として認識される。図中、両矢印はPCI Expressリンク114(又は、126)を示し、142a〜142dはポートを示す。このうち、ポート142aはルートコンプレックスに近い方のアップストリームポートであり、ポート142b〜142dはルートコンプレックスから遠い方のダウンストリームポートである。
PCI ExpressからPCI/PCI-Xへの接続を提供する。これにより、既存のPCI/PCI-XデバイスをPCI Expressシステム上で使用することができる。
従来のPCIのアーキテクチャは、図7(a)に示すように、プロトコルとシグナリングが密接に関連する構造であり階層という考え方はなかったが、PCI Expressでは、図7(b)に示すように、一般的な通信プロトコルやInfiniBandのように、独立した階層構造とされ、各層に分けて仕様が定義されている。即ち、最上位のソフトウェア151、最下位の機構(メカニカル)部152間に、トランザクション層153、データリンク層154、物理層155を持つ構造とされている。これにより、各層のモジュール性が確保され、スケーラビリティを持たせることやモジュールの再利用が可能となる。例えば、新たな信号コーディング方式や伝送媒体を採用する場合、物理層を変更するだけでデータリンク層やトランザクション層は変更せずに対応できる。
トランザクション層153は、最上位に位置し、トランザクションレイヤパケット(TLP)の組み立て、分解機能を持つ。トランザクションレイヤパケット(TLP)は、リード/ライト、各種イベントといったトランザクションの伝達に用いられる。また、トランザクション層153は、トランザクションレイヤパケット(TLP)のためのクレジットを用いたフロー制御を行う。各層153〜155におけるトランザクションレイヤパケット(TLP)の概要を図9に示す(詳細は、後述する)。
データリンク層154の主な役割は、エラー検出/訂正(再送)によりトランザクションレイヤパケット(TLP)のデータ完全性を保証することと、リンク管理である。データリンク層154間では、リンク管理やフロー制御のためのパケットのやり取りを行う。このパケットは、トランザクションレイヤパケット(TLP)と区別するために、データリンクレイヤパケット(DLLP)と呼ばれる。
物理層155は、ドライバ、入力バッファ、パラレル−シリアル/シリアル−パラレル変換器、PLL、インピーダンス整合回路といったインターフェイス動作に必要な回路を含んでいる。また、論理的な機能としてインターフェイスの初期化・保守の機能を持つ。物理層155は、データリンク層154/トランザクション層153を実際のリンクで使用される信号技術から独立させる役目も持っている。
PCI Expressは、従来のPCIと同様にコンフィグレーション空間を持つが、その大きさは従来のPCIが256バイトであるのに対して、図10に示すように、4096バイトへと拡張されている。これにより、多数のデバイス固有レジスタセットを必要とするデバイス(ホストブリッジなど)に対しても、将来的に十分な空間が確保されている。PCI Expressでは、コンフィグレーション空間へのアクセスは、フラットなメモリ空間へのアクセス(コンフィグレーションリード/ライト)で行われ、バス/デバイス/機能/レジスタ番号はメモリアドレスにマップされている。
PCI Express のアーキテクチャの中心となっているトランザクション層153、データリンク層154、物理層155について、各々詳細に説明する。
トランザクション層153の主な役割は、前述したように、上位のソフトウェア層151と下位のデータリンク層154との間でトランザクションレイヤパケット(TLP)の組み立てと分解を行うことである。
PCI Expressでは、従来のPCIでサポートされていたメモリ空間(メモリ空間とのデータ転送用)、I/O空間(I/O空間とのデータ転送用)、コンフィグレーション空間(デバイスのコンフィグレーションとセットアップ用)に加えて、メッセージ空間(PCI Expressデバイス間のインバンドでのイベント通知や一般的なメッセージ送信(交換)用…割り込み要求や確認は、メッセージを「仮想ワイヤ」として使用することにより伝達される)が追加され、4つのアドレス空間が定義されている。各々の空間に対してトランザクションタイプが定義されている(メモリ空間、I/O空間、コンフィグレーション空間は、リード/ライト、メッセージ空間は基本(ベンダ定義含む))。
PCI Expressは、パケット単位で通信を行う。図9に示したトランザクションレイヤパケット(TLP)のフォーマットにおいて、ヘッダのヘッダ長は3DW(DWはダブルワードの略;合計12バイト)又は4DW(16バイト)で、トランザクションレイヤパケット(TLP)のフォーマット(ヘッダ長とペイロードの有無)、トランザクションタイプ、トラフィッククラス(TC)、アトリビュートやペイロード長などの情報が含まれる。パケット内の最大ペイロード長は1024DW(4096バイト)である。
上位のソフトウェアは、トラフィッククラス(TC)を使用することによりトラフィックの差別化(優先度をつける)を行うことができる。例えば、映像データをネットワークのデータよりも優先して転送する、といったことが可能となる。トラフィッククラス(TC)はTC0からTC7まで8つある。
受信バッファのオーバーフローを避け、伝送順序を確立するためにフロー制御(FC:Flow Control)が行われる。フロー制御は、リンク間のポイントツーポイントで行われ、エンドツーエンドではない。従って、フロー制御により最終的な相手(コンプリータ)にパケットが届いたことを確認することはできない。
データリンク層154の主な役割は、前述したように、リンク上の2つのコンポーネント間での信頼性の高いトランザクションレイヤパケット(TLP)交換機能を提供することである。
トランザクション層153から受け取ったトランザクションレイヤパケット(TLP)に対しては、先頭に2バイトのシーケンス番号、末尾に4バイトのリンクCRC(LCRC)を付加して、物理層155に渡す(図9参照)。トランザクションレイヤパケット(TLP)は、リトライバッファに保管され、相手から受信確認(ACK)が届くまで再送される。トランザクションレイヤパケット(TLP)の送信に失敗が続いた場合は、リンク異常であると判断して物理層155に対してリンクの再トレーニングを要求する。リンクのトレーニングが失敗した場合、データリンク層154の状態はインアクティブに遷移する。
データリンク層154が生成するパケットは、データリンクレイヤパケット(DLLP)と呼ばれ、データリンク層154間でやり取りされる。データリンクレイヤパケット(DLLP)には、
・Ack/Nak:TLPの受信確認、リトライ(再送)
・InitFC1/InitFC2/UpdateFC:フロー制御の初期化とアップデート
・電源管理のためのDLLP
なる種類がある。
図8中に示す物理層155の論理サブブロック156での主な役割は、データリンク層154から受け取ったパケットを電気サブブロック157で送信できる形式に変換することである。また、物理層155を制御/管理する機能も有する。
PCI Expressは、連続した“0”や“1”が続かないように(長い期間、クロス・ポイントが存在しない状態が続かないようにするため)、データ符号化に8B/10B変換を用いる。変換されたデータは、図13中に示すように、シリアル変換され、LSBからレーン上に送信される。ここに、レーンが複数ある場合は(図13はx4リンクの場合を例示している)、符号化の前にデータがバイト単位で各レーンに割り振られる。この場合、一見パラレルバスのようにみえるが、レーン毎に独立した転送を行うので、パラレルバスで問題となるスキューが大幅に緩和される。
リンクの消費電力を低く抑えるために、図14に示すように、L0/L0s/L1/L2というリンクステートが定義されている。
物理層155の電気サブブロック157での主な役割は、論理サブブロック156でシリアル化されたデータをレーン上に送信することと、レーン上のデータを受信して論理サブブロック156に渡すことである。
リンクの送信側では、ACカップリング用のコンデンサが実装される。これにより、送信側と受信側のDCコモンモード電圧が同一である必要がなくなる。このため、送信側と受信側で異なる設計、半導体プロセス、電源電圧を使用することが可能となる。
PCI Expressでは、前述したように、8B/10Bエンコーディングによってできるだけ連続した“0”や“1”が続かないように処理されるが、連続した“0”や“1”が続くこともある(最大5回)。この場合、送信側はデエンファシス転送を行わなければならないことが規定されている。同一極性のビットが連続する場合は、2つ目のビットからは差動電圧レベル(振幅)を3.5±0.5dB落とすことで、受信側で受け取る信号のノイズ・マージンを稼ぐ必要がある。これを、デエンファシスという。伝送路の周波数依存性減衰のため、変化するビットの場合は高周波成分が多く、減衰により受信側の波形が小さくなるが、変化しないビットの場合は高周波成分が少なく、相対的に受信側の波形が大きくなる。このため、受信側での波形を一定とするためにデエンファシスを行う。
次に、本実施形態のデジタル複写機について説明する。
11 データ転送システム
12 ノード
13 CPU
14 ノード、End Point
15 ノード、Switch
16 ポート
Claims (10)
- データ転送経路がツリー構造をなし、当該ツリー構造のノード間はPoint to Pointで接続され、対向する当該ノード間の通信は当該各ノードに設けられ互いに対向するポート間で設定の整合性をとって行うデータ転送システムにおいて、
前記対向するポート間の設定を変更するときは当該対向するポートの一方に当該設定変更を通知する第1通知手段を備え、
前記通知を受けたポートは、
当該通知を受けた前記設定変更を実行する第1設定変更手段と、
対向する前記ポートに当該設定変更を通知する第2通知手段と、
を備え、
前記第2の通知手段から前記通知を受けたポートは、当該通知を受けた前記設定変更を実行する第2設定変更手段を備えている、
ことを特徴とするデータ転送システム。 - 前記第2通知手段は、設定変更の通知を、前記対向するポート間の設定変更を当該対向する両ポートに当該設定変更の通知を行って実行する場合とは異なる形式のパケットで行う、ことを特徴とする請求項1に記載のデータ転送システム。
- 前記第2通知手段は、設定変更の通知を、前記対向するポート間の接続において有効で、他の対向するポート間の接続では有効ではないパケットで行う、ことを特徴とする請求項1又は2に記載のデータ転送システム。
- PCI-express規格に準拠している、ことを特徴とする請求項1〜3のいずれかの一項に記載のデータ転送システム。
- 前記対向するノードは、SwitchとEnd Pointとである、ことを特徴とする請求項4に記載のデータ転送システム。
- 前記第1通信手段は、Root ComplexのCPUが実行する、ことを特徴とする請求項4又は5に記載のデータ転送システム。
- 前記第1通信手段は、Configuration Requestにより設定変更の通知を行い、
前記第2通信手段は、Message Requestにより設定変更の通知を行なう、
ことを特徴とする請求項4〜6のいずれかの一項に記載のデータ転送システム。 - 前記第2通信手段は、前記Message Requestをリンクローカルのルーティング規則により送信する、ことを特徴とする請求項7に記載のデータ転送システム。
- 前記第1設定変更手段及び前記第2通知手段を備えた前記ポートは前記第1通信手段の実行先にその旨を通知する第3通知手段を備え、
前記第2設定変更手段備えた前記ポートは前記第1通信手段の実行先にその旨を通知する第4通知手段を備えている、
ことを特徴とする請求項4〜8のいずれかの一項に記載のデータ転送システム。 - 内部で通信を行う電子機器において、
前記通信を行う請求項1〜9のいずれかの一項に記載のデータ転送システムを備えている、ことを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005008866A JP4928732B2 (ja) | 2005-01-17 | 2005-01-17 | データ転送システム及び電子機器 |
US11/327,426 US20060209722A1 (en) | 2005-01-17 | 2006-01-09 | Data transferring system and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005008866A JP4928732B2 (ja) | 2005-01-17 | 2005-01-17 | データ転送システム及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006195870A true JP2006195870A (ja) | 2006-07-27 |
JP4928732B2 JP4928732B2 (ja) | 2012-05-09 |
Family
ID=36801899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005008866A Expired - Fee Related JP4928732B2 (ja) | 2005-01-17 | 2005-01-17 | データ転送システム及び電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060209722A1 (ja) |
JP (1) | JP4928732B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012506210A (ja) * | 2008-10-17 | 2012-03-08 | アルテラ コーポレイション | 集積回路中のマルチプロトコルチャネル統合された構成可能送受信機 |
WO2012124431A1 (ja) * | 2011-03-17 | 2012-09-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8990443B2 (en) | 2010-12-14 | 2015-03-24 | Hitachi, Ltd. | Computer system and management server |
US9531646B1 (en) | 2009-12-07 | 2016-12-27 | Altera Corporation | Multi-protocol configurable transceiver including configurable deskew in an integrated circuit |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7738484B2 (en) * | 2004-12-13 | 2010-06-15 | Intel Corporation | Method, system, and apparatus for system level initialization |
US7734741B2 (en) * | 2004-12-13 | 2010-06-08 | Intel Corporation | Method, system, and apparatus for dynamic reconfiguration of resources |
US7664904B2 (en) * | 2006-03-10 | 2010-02-16 | Ricoh Company, Limited | High speed serial switch fabric performing mapping of traffic classes onto virtual channels |
JP4878185B2 (ja) * | 2006-03-17 | 2012-02-15 | 株式会社リコー | データ通信回路および調停方法 |
JP5108261B2 (ja) * | 2006-07-11 | 2012-12-26 | 株式会社リコー | 情報処理装置およびデータ通信装置 |
US20080034147A1 (en) * | 2006-08-01 | 2008-02-07 | Robert Stubbs | Method and system for transferring packets between devices connected to a PCI-Express bus |
JP4275168B2 (ja) * | 2006-11-30 | 2009-06-10 | シャープ株式会社 | Nicを備えるシステム機器および同システム機器の省電力制御方法 |
JP4275169B2 (ja) * | 2006-11-30 | 2009-06-10 | シャープ株式会社 | Nicを備えたシステム機器および同システム機器の省電力制御方法 |
US8270405B2 (en) | 2009-06-30 | 2012-09-18 | Intel Corporation | Multicast support on a switch for PCIe endpoint devices |
CN102447613B (zh) * | 2010-10-15 | 2016-08-24 | 中兴通讯股份有限公司 | 数据传输方法、交换器件及系统 |
EP2474938B1 (en) | 2011-01-05 | 2018-12-26 | Ricoh Company, Ltd. | Image forming apparatus and image forming system |
JP5754273B2 (ja) | 2011-07-11 | 2015-07-29 | 株式会社リコー | メモリ制御装置、情報処理装置およびメモリ制御方法 |
US20130191569A1 (en) * | 2012-01-25 | 2013-07-25 | Qualcomm Incorporated | Multi-lane high-speed interfaces for high speed synchronous serial interface (hsi), and related systems and methods |
FR2996092B1 (fr) * | 2012-09-21 | 2014-10-31 | Thales Sa | Reseau de transmission d'informations et noeud fonctionnel correspondant |
KR102219759B1 (ko) | 2015-01-09 | 2021-02-25 | 삼성전자주식회사 | 저장 장치, 그것을 포함하는 데이터 저장 시스템 및 그것의 동작 방법 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS627239A (ja) * | 1985-07-03 | 1987-01-14 | Nec Corp | デ−タ伝送速度設定方式 |
JPH09237246A (ja) * | 1995-12-25 | 1997-09-09 | Hitachi Ltd | Pciエージェント制御カードおよびpciエージェント制御方法 |
JPH10200555A (ja) * | 1996-11-12 | 1998-07-31 | Sony Corp | 伝送方法、受信方法、及び電子機器 |
JPH10240669A (ja) * | 1996-12-27 | 1998-09-11 | Oki Data:Kk | データ転送システム |
JP2000152337A (ja) * | 1998-11-09 | 2000-05-30 | Canon Inc | 無線通信端末装置、無線通信方法、及び記憶媒体 |
JP2000216780A (ja) * | 1998-05-19 | 2000-08-04 | Hitachi Ltd | ネットワ―ク管理システム |
JP2001077823A (ja) * | 1999-09-01 | 2001-03-23 | Canon Inc | 画像処理装置及びその制御方法並びに画像処理システム |
JP2001222474A (ja) * | 2000-02-07 | 2001-08-17 | Internatl Business Mach Corp <Ibm> | 信号出力装置、ドライバ回路、信号伝送システム、および信号伝送方法 |
JP2002176460A (ja) * | 2000-12-06 | 2002-06-21 | Sanyo Electric Co Ltd | 送信装置及び通信システム |
WO2004107713A2 (en) * | 2003-05-23 | 2004-12-09 | Intel Corporation (A Delawere Corporation) | Packet combining on pci express |
WO2005001604A2 (en) * | 2003-06-11 | 2005-01-06 | Lattice Semiconductor Corporation | Flexible media access control architecture |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7802049B2 (en) * | 2002-10-30 | 2010-09-21 | Intel Corporation | Links having flexible lane allocation |
US20050248584A1 (en) * | 2004-05-10 | 2005-11-10 | Koji Takeo | Imaging system and image processing apparatus |
US20050254085A1 (en) * | 2004-05-12 | 2005-11-17 | Koji Oshikiri | Image forming system |
US8285907B2 (en) * | 2004-12-10 | 2012-10-09 | Intel Corporation | Packet processing in switched fabric networks |
-
2005
- 2005-01-17 JP JP2005008866A patent/JP4928732B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-09 US US11/327,426 patent/US20060209722A1/en not_active Abandoned
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS627239A (ja) * | 1985-07-03 | 1987-01-14 | Nec Corp | デ−タ伝送速度設定方式 |
JPH09237246A (ja) * | 1995-12-25 | 1997-09-09 | Hitachi Ltd | Pciエージェント制御カードおよびpciエージェント制御方法 |
JPH10200555A (ja) * | 1996-11-12 | 1998-07-31 | Sony Corp | 伝送方法、受信方法、及び電子機器 |
JPH10240669A (ja) * | 1996-12-27 | 1998-09-11 | Oki Data:Kk | データ転送システム |
JP2000216780A (ja) * | 1998-05-19 | 2000-08-04 | Hitachi Ltd | ネットワ―ク管理システム |
JP2000152337A (ja) * | 1998-11-09 | 2000-05-30 | Canon Inc | 無線通信端末装置、無線通信方法、及び記憶媒体 |
JP2001077823A (ja) * | 1999-09-01 | 2001-03-23 | Canon Inc | 画像処理装置及びその制御方法並びに画像処理システム |
JP2001222474A (ja) * | 2000-02-07 | 2001-08-17 | Internatl Business Mach Corp <Ibm> | 信号出力装置、ドライバ回路、信号伝送システム、および信号伝送方法 |
JP2002176460A (ja) * | 2000-12-06 | 2002-06-21 | Sanyo Electric Co Ltd | 送信装置及び通信システム |
WO2004107713A2 (en) * | 2003-05-23 | 2004-12-09 | Intel Corporation (A Delawere Corporation) | Packet combining on pci express |
WO2005001604A2 (en) * | 2003-06-11 | 2005-01-06 | Lattice Semiconductor Corporation | Flexible media access control architecture |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012506210A (ja) * | 2008-10-17 | 2012-03-08 | アルテラ コーポレイション | 集積回路中のマルチプロトコルチャネル統合された構成可能送受信機 |
US9531646B1 (en) | 2009-12-07 | 2016-12-27 | Altera Corporation | Multi-protocol configurable transceiver including configurable deskew in an integrated circuit |
US10216219B1 (en) | 2009-12-07 | 2019-02-26 | Altera Corporation | Multi-protocol configurable transceiver including configurable deskew in an integrated circuit |
US8990443B2 (en) | 2010-12-14 | 2015-03-24 | Hitachi, Ltd. | Computer system and management server |
WO2012124431A1 (ja) * | 2011-03-17 | 2012-09-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JPWO2012124431A1 (ja) * | 2011-03-17 | 2014-07-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4928732B2 (ja) | 2012-05-09 |
US20060209722A1 (en) | 2006-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4928732B2 (ja) | データ転送システム及び電子機器 | |
JP5108261B2 (ja) | 情報処理装置およびデータ通信装置 | |
JP4704050B2 (ja) | データ転送システム及び電子機器 | |
JP2006195871A (ja) | 通信装置、電子機器、及び画像形成装置 | |
JP4564855B2 (ja) | データ転送システム及び電子機器 | |
JP2007087082A (ja) | 情報処理装置およびオプションデバイス共有方法 | |
JP4308680B2 (ja) | 画像形成装置 | |
JP2008204245A (ja) | データ通信装置、画像処理システムおよびデータ通信方法 | |
JP4287325B2 (ja) | 画像システム | |
JP4777723B2 (ja) | 情報処理システム、プログラムおよびデータ転送方法 | |
JP4928715B2 (ja) | シリアルデータ転送装置、画像出力装置、画像入力装置及び画像形成装置 | |
JP4564740B2 (ja) | 画像機器システム | |
JP2006092286A (ja) | データ転送装置及び画像形成システム | |
JP5218377B2 (ja) | 画像形成システム | |
JP4828899B2 (ja) | 情報処理装置および記憶デバイス共有方法 | |
JP4476088B2 (ja) | データ転送装置及び画像形成システム | |
JP2007226494A (ja) | データ転送システム | |
JP4824422B2 (ja) | 制御装置、画像処理システムおよびデータ転送経路切替方法 | |
JP4603336B2 (ja) | データ転送システム、画像形成システム及びデータ転送方法 | |
JP2005346629A (ja) | 画像処理装置 | |
JP2005332372A (ja) | 画像処理装置及び画像形成装置 | |
JP4690828B2 (ja) | 情報処理システム、プログラムおよびパケット通信方法 | |
JP2005332316A (ja) | データ分配装置、データ転送装置及び画像処理装置 | |
JP2007282187A (ja) | 情報処理装置、情報処理システムおよびデータ通信方法 | |
JP4607706B2 (ja) | 画像処理システム、プログラムおよびジョブ実行方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071213 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4928732 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |