JP4607706B2 - 画像処理システム、プログラムおよびジョブ実行方法 - Google Patents
画像処理システム、プログラムおよびジョブ実行方法 Download PDFInfo
- Publication number
- JP4607706B2 JP4607706B2 JP2005243170A JP2005243170A JP4607706B2 JP 4607706 B2 JP4607706 B2 JP 4607706B2 JP 2005243170 A JP2005243170 A JP 2005243170A JP 2005243170 A JP2005243170 A JP 2005243170A JP 4607706 B2 JP4607706 B2 JP 4607706B2
- Authority
- JP
- Japan
- Prior art keywords
- job
- image processing
- serial bus
- executed
- instruction received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Facsimiles In General (AREA)
- Record Information Processing For Printing (AREA)
Description
まず、本実施の形態は高速シリアルバスの一つであるPCI Express(登録商標)を利用するものであり、本実施の形態の前提として当該PCI Express規格の概要について、非特許文献1の一部抜粋により説明する。ここに、高速シリアルバスとは、1本の伝送路を用いてシリアル(直列)伝送により高速(100Mbps程度以上)にデータをやり取りすることができるインタフェースを意味する。
A.ポート(Port)/レーン(Lane)/リンク(Link)
図4に物理層の構造を示す。ポートは、物理的には同一半導体内にあり、リンクを形成するトランスミッタ/レシーバの集合で、論理的にはコンポーネント・リンク間を1対1で接続(ポイント・ツー・ポイント)するインタフェースを意味する。転送レートは、例えば片方向2.5Gbpsとされている。レーンは、例えば0.8Vの差動信号ペアのセットで、送信側の信号ペア(2本)、受信側の信号ペア(2本)からなる。リンクは、2つのポートとその間を結ぶレーンの集まりであり、コンポーネント間のデュアルシンプレックス通信バスである。「xNリンク」はN本のレーンから構成され、現在の規格では、N=1,2,4,8,16,32が定義されている。図示例は、x4リンク例である。例えば、図5に示すように、デバイスA,B間を結ぶこのレーン幅Nを可変することにより、スケーラブルなバンド幅を構成することが可能となる。
ルートコンプレックス112は、I/O構造の最上位に位置し、CPUやメモリサブシステムをI/Oに接続する。ブロック図などでは、図3に示すように、「メモリハブ」と記述されることが多い。ルートコンプレックス112(又は、124)は、1つ以上のPCI Expressポート(ルートポート)(図2中では、ルートコンプレックス112中の四角で示す)を持ち、各々のポートは独立したI/O階層ドメインを形成する。I/O階層ドメインは、単純なエンドポイントである場合(例えば、図2中のエンドポイント115a側の例)や、多数のスイッチやエンドポイントから形成される場合(例えば、図2中のエンドポイント115bやスイッチ117b,115c側の例)がある。
エンドポイント115は、タイプ00hのコンフィグレーション空間ヘッダを持つデバイス(具体的には、ブリッジ以外のデバイス)で、レガシーエンドポイントとPCI Expressエンドポイントとに分けられる。両者の大きな違いは、PCI ExpressエンドポイントはBAR(ベースアドレスレジスタ)でI/Oリソースを要求せず、このためI/Oリクエストを要求しない。また、PCI Expressエンドポイントは、ロックリクエストもサポートしていない。
スイッチ117(又は、134)は、2つ以上のポートを結合し、ポート間でのパケットルーティングを行う。コンフィグレーションソフトウェアからは、当該スイッチは、図6に示すように、仮想PCI-PCIブリッジ141の集合体として認識される。図中、両矢印はPCI Expressリンク114(又は、126)を示し、142a〜142dはポートを示す。このうち、ポート142aはルートコンプレックスに近い方のアップストリームポートであり、ポート142b〜142dはルートコンプレックスから遠い方のダウンストリームポートである。
PCI ExpressからPCI/PCI-Xへの接続を提供する。これにより、既存のPCI/PCI-XデバイスをPCI Expressシステム上で使用することができる。
従来のPCIのアーキテクチャは、図7−1に示すように、プロトコルとシグナリングが密接に関連する構造であり階層という考え方はなかったが、PCI Expressでは、図7−2に示すように、一般的な通信プロトコルやInfiniBandのように、独立した階層構造とされ、各層に分けて仕様が定義されている。即ち、最上位のソフトウェア151、最下位の機構(メカニカル)部152間に、トランザクション層153、データリンク層154、物理層155を持つ構造とされている。これにより、各層のモジュール性が確保され、スケーラビリティを持たせることやモジュールの再利用が可能となる。例えば、新たな信号コーディング方式や伝送媒体を採用する場合、物理層を変更するだけでデータリンク層やトランザクション層は変更せずに対応できる。
トランザクション層153は、最上位に位置し、トランザクションレイヤパケット(TLP)の組み立て、分解機能を持つ。トランザクションレイヤパケット(TLP)は、リード/ライト、各種イベントといったトランザクションの伝達に用いられる。また、トランザクション層153は、トランザクションレイヤパケット(TLP)のためのクレジットを用いたフロー制御を行う。各層153〜155におけるトランザクションレイヤパケット(TLP)の概要を図9に示す(詳細は、後述する)。
データリンク層154の主な役割は、エラー検出/訂正(再送)によりトランザクションレイヤパケット(TLP)のデータ完全性を保証することと、リンク管理である。データリンク層154間では、リンク管理やフロー制御のためのパケットのやり取りを行う。このパケットは、トランザクションレイヤパケット(TLP)と区別するために、データリンクレイヤパケット(DLLP)と呼ばれる。
物理層155は、ドライバ、入力バッファ、パラレル−シリアル/シリアル−パラレル変換器、PLL、インピーダンス整合回路といったインタフェース動作に必要な回路を含んでいる。また、論理的な機能としてインタフェースの初期化・保守の機能を持つ。物理層155は、データリンク層154/トランザクション層153を実際のリンクで使用される信号技術から独立させる役目も持っている。
PCI Expressは、従来のPCIと同様にコンフィグレーション空間を持つが、その大きさは従来のPCIが256バイトであるのに対して、図10に示すように、4096バイトへと拡張されている。これにより、多数のデバイス固有レジスタセットを必要とするデバイス(ホストブリッジなど)に対しても、将来的に十分な空間が確保されている。PCI Expressでは、コンフィグレーション空間へのアクセスは、フラットなメモリ空間へのアクセス(コンフィグレーションリード/ライト)で行われ、バス/デバイス/機能/レジスタ番号はメモリアドレスにマップされている。
PCI Express のアーキテクチャの中心となっているトランザクション層153、データリンク層154、物理層155について、各々詳細に説明する。
トランザクション層153の主な役割は、前述したように、上位のソフトウェア層151と下位のデータリンク層154との間でトランザクションレイヤパケット(TLP)の組み立てと分解を行うことである。
PCI Expressでは、従来のPCIでサポートされていたメモリ空間(メモリ空間とのデータ転送用)、I/O空間(I/O空間とのデータ転送用)、コンフィグレーション空間(デバイスのコンフィグレーションとセットアップ用)に加えて、メッセージ空間(PCI Expressデバイス間のインバンドでのイベント通知や一般的なメッセージ送信(交換)用…割り込み要求や確認は、メッセージを「仮想ワイヤ」として使用することにより伝達される)が追加され、4つのアドレス空間が定義されている。各々の空間に対してトランザクションタイプが定義されている(メモリ空間、I/O空間、コンフィグレーション空間は、リード/ライト、メッセージ空間は基本(ベンダ定義含む))。
PCI Expressは、パケット単位で通信を行う。図9に示したトランザクションレイヤパケット(TLP)のフォーマットにおいて、ヘッダのヘッダ長は3DW(DWはダブルワードの略;合計12バイト)又は4DW(16バイト)で、トランザクションレイヤパケット(TLP)のフォーマット(ヘッダ長とペイロードの有無)、トランザクションタイプ、トラフィッククラス(TC)、アトリビュートやペイロード長などの情報が含まれる。パケット内の最大ペイロード長は1024DW(4096バイト)である。
上位のソフトウェアは、トラフィッククラス(TC)を使用することによりトラフィックの差別化(優先度をつける)を行うことができる。例えば、映像データをネットワークのデータよりも優先して転送する、といったことが可能となる。トラフィッククラス(TC)はTC0からTC7まで8つある。
受信バッファのオーバーフローを避け、伝送順序を確立するためにフロー制御(FC:Flow Control)が行われる。フロー制御は、リンク間のポイントツーポイントで行われ、エンドツーエンドではない。従って、フロー制御により最終的な相手(コンプリータ)にパケットが届いたことを確認することはできない。
データリンク層154の主な役割は、前述したように、リンク上の2つのコンポーネント間での信頼性の高いトランザクションレイヤパケット(TLP)交換機能を提供することである。
トランザクション層153から受け取ったトランザクションレイヤパケット(TLP)に対しては、先頭に2バイトのシーケンス番号、末尾に4バイトのリンクCRC(LCRC)を付加して、物理層155に渡す(図9参照)。トランザクションレイヤパケット(TLP)は、リトライバッファに保管され、相手から受信確認(ACK)が届くまで再送される。トランザクションレイヤパケット(TLP)の送信に失敗が続いた場合は、リンク異常であると判断して物理層155に対してリンクの再トレーニングを要求する。リンクのトレーニングが失敗した場合、データリンク層154の状態はインアクティブに遷移する。
トランザクションレイヤパケット(TLP)は、物理層から送信されるときに自動的に図12に示すようなデータリンクレイヤパケット(DLLP)に分割されて各レーンに送信される。データリンク層154が生成するパケットは、データリンクレイヤパケット(DLLP)と呼ばれ、データリンク層154間でやり取りされる。データリンクレイヤパケット(DLLP)には、
・Ack/Nak:TLPの受信確認、リトライ(再送)
・InitFC1/InitFC2/UpdateFC:フロー制御の初期化とアップデート
・電源管理のためのDLLP
なる種類がある。
図8中に示す物理層155の論理サブブロック156での主な役割は、データリンク層154から受け取ったパケットを電気サブブロック157で送信できる形式に変換することである。また、物理層155を制御/管理する機能も有する。
PCI Expressは、連続した“0”や“1”が続かないように(長い期間、クロス・ポイントが存在しない状態が続かないようにするため)、データ符号化に8B/10B変換を用いる。変換されたデータは、図13中に示すように、シリアル変換され、LSBからレーン上に送信される。ここに、レーンが複数ある場合は(図13はx4リンクの場合を例示している)、符号化の前にデータがバイト単位で各レーンに割り振られる。この場合、一見パラレル・バスのようにみえるが、レーン毎に独立した転送を行うので、パラレル・バスで問題となるスキューが大幅に緩和される。
リンクの消費電力を低く抑えるために、図14に示すように、L0/L0s/L1/L2というリンクステートが定義されている。
物理層155の電気サブブロック157での主な役割は、論理サブブロック156でシリアル化されたデータをレーン上に送信することと、レーン上のデータを受信して論理サブブロック156に渡すことである。
リンクの送信側では、ACカップリング用のコンデンサが実装される。これにより、送信側と受信側のDCコモンモード電圧が同一である必要がなくなる。このため、送信側と受信側で異なる設計、半導体プロセス、電源電圧を使用することが可能となる。
PCI Expressでは、前述したように、8B/10Bエンコーディングによってできるだけ連続した“0”や“1”が続かないように処理されるが、連続した“0”や“1”が続くこともある(最大5回)。この場合、送信側はデエンファシス転送を行わなければならないことが規定されている。同一極性のビットが連続する場合は、2つ目のビットからは差動電圧レベル(振幅)を3.5±0.5dB落とすことで、受信側で受け取る信号のノイズ・マージンを稼ぐ必要がある。これを、デエンファシスという。伝送路の周波数依存性減衰のため、変化するビットの場合は高周波成分が多く、減衰により受信側の波形が小さくなるが、変化しないビットの場合は高周波成分が少なく、相対的に受信側の波形が大きくなる。このため、受信側での波形を一定とするためにデエンファシスを行う。
本実施の形態のデジタル複写機やMFP等の画像処理システムは、その内部インタフェースに前述したようなPCI Express規格の高速シリアルバスを利用するようにしたものである。
3,4 画像処理エンジン
6 コントローラ
7 高速シリアルバス
T 排他制御テーブル
Claims (22)
- シリアルバスにより画像処理エンジンとコントローラとを接続し、複数のジョブを同時に実行可能な画像処理システムにおいて、
前記画像処理エンジンから前記シリアルバスを介して前記コントローラへのデータ転送に基づく第1のジョブと前記コントローラから前記シリアルバスを介して前記画像処理エンジンへのデータ転送に基づく第2のジョブの実行の指示を受け付ける受付手段と、
前記画像処理エンジンが使用する前記シリアルバスの第1のレーン数および前記コントローラが使用する前記シリアルバスの第2のレーン数からなるレーン数の組み合わせ情報を取得する取得手段と、
前記取得手段によって取得された前記レーン数の組み合わせ情報に対応付けられた前記第1のジョブおよび前記第2のジョブの実行可否情報に基づいて、前記受付手段によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブの同時実行が可能であるか否かを判断する判断手段と、
を具備することを特徴とする画像処理システム。 - 前記判断手段は、前記受付手段によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブの実行によって前記シリアルバスの帯域を所定値を越えて使用するか否かを判断することで前記受付手段によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブの実行が可能であるか否かを判断する判断手段であり、
前記判断手段によって前記シリアルバスの帯域を所定値を越えて使用すると判断した場合に、前記取得手段によって取得された前記レーン数の組み合わせ情報に従って前記受付手段によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブの実行を排他的に制御する制御手段を、
さらに具備することを特徴とする請求項1記載の画像処理システム。 - 前記判断手段によって前記第1のジョブおよび前記第2のジョブの同時実行が可能で無いと判断された場合、前記受付手段によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブのいずか一方の実行を保留する保留手段と、
前記保留手段によって保留されたジョブの実行が可能である場合に、当該保留されたジョブを実行する保留ジョブ実行手段と、
をさらに具備することを特徴とする請求項1記載の画像処理システム。 - 前記判断手段は、前記取得手段によって取得された前記レーン数の組み合わせ情報毎に対応づけられた前記第1のジョブと前記第2のジョブとの組み合わせに応じて前記第1のジョブおよび前記第2のジョブの排他制御を設定した排他制御テーブルを参照して、前記受付手段によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブの同時実行が可能であるか否かを判断する判断手段であることを特徴とする請求項1記載の画像処理システム。
- 前記保留手段は、前記受付手段によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブが当該指示時に実行中のジョブより優先順位が高く設定されている場合、当該指示時に実行中のジョブを保留して、前記受付手段によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブの実行を割り込ませることを特徴とする請求項3記載の画像処理システム。
- 前記排他制御テーブルは、画像処理内容に応じて可変である、ことを特徴とする請求項4記載の画像処理システム。
- 前記判断手段は、3つ以上のジョブが実行できるかどうかについては、ジョブ1つ毎に前記シリアルバスの帯域をどの程度使うのかを1次元のテーブルとして持ち、それらの合計が100%を超えるかどうか判断する判断手段であることを特徴とする請求項1記載の画像処理システム。
- 前記シリアルバスは、PCI Express 規格に準拠したシリアルバスである、ことを特徴とする請求項1ないし7のいずれか一記載の画像処理システム。
- シリアルバスにより画像処理エンジンとコントローラとを接続し、複数のジョブの同時実行をコンピュータに実行させるプログラムであって、
前記コンピュータを、
前記画像処理エンジンから前記シリアルバスを介して前記コントローラへのデータ転送に基づく第1のジョブと前記コントローラから前記シリアルバスを介して前記画像処理エンジンへのデータ転送に基づく第2のジョブの実行の指示を受け付ける受付手段と、
前記画像処理エンジンが使用する前記シリアルバスの第1のレーン数および前記コントローラが使用する前記シリアルバスの第2のレーン数からなるレーン数の組み合わせ情報を取得する取得手段と、
前記取得手段によって取得された前記レーン数の組み合わせ情報に対応付けられた前記第1のジョブおよび前記第2のジョブの実行可否情報に基づいて、前記受付手段によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブの同時実行が可能であるか否かを判断する判断手段と、
として機能させることを特徴とするプログラム。 - 前記判断手段は、前記受付手段によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブの実行によって前記シリアルバスの帯域を所定値を越えて使用するか否かを判断することで前記受付手段によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブの実行が可能であるか否かを判断する判断手段であり、
前記判断手段によって前記シリアルバスの帯域を所定値を越えて使用すると判断した場合に、前記取得手段によって取得された前記レーン数の組み合わせ情報に従って前記受付手段によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブの実行を排他的に制御する制御手段として、
前記コンピュータをさらに機能させることを特徴とする請求項9記載のプログラム。 - 前記判断手段によって前記第1のジョブおよび前記第2のジョブの同時実行が可能で無いと判断された場合、前記受付手段によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブのいずか一方の実行を保留する保留手段と、
前記保留手段によって保留されたジョブの実行が可能である場合に、当該保留されたジョブを実行する保留ジョブ実行手段と、
として前記コンピュータをさらに機能させることを特徴とする請求項9記載のプログラム。 - 前記判断手段は、前記取得手段によって取得された前記レーン数の組み合わせ情報毎に対応づけられた前記第1のジョブと前記第2のジョブとの組み合わせに応じて前記第1のジョブおよび前記第2のジョブの排他制御を設定した排他制御テーブルを参照して、前記受付手段によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブの同時実行が可能であるか否かを判断する判断手段であることを特徴とする請求項9記載のプログラム。
- 前記保留手段は、前記受付手段によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブが当該指示時に実行中のジョブより優先順位が高く設定されている場合、当該指示時に実行中のジョブを保留して、前記受付手段によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブの実行を割り込ませることを特徴とする請求項11記載のプログラム。
- 前記排他制御テーブルは、画像処理内容に応じて可変である、ことを特徴とする請求項12記載のプログラム。
- 前記判断手段は、3つ以上のジョブが実行できるかどうかについては、ジョブ1つ毎に前記シリアルバスの帯域をどの程度使うのかを1次元のテーブルとして持ち、それらの合計が100%を超えるかどうか判断する判断手段であることを特徴とする請求項9記載のプログラム。
- シリアルバスにより画像処理エンジンとコントローラとを接続し、複数のジョブを同時に実行可能な画像処理システムにおけるジョブ実行方法であって、
前記画像処理エンジンから前記シリアルバスを介して前記コントローラへのデータ転送に基づく第1のジョブと前記コントローラから前記シリアルバスを介して前記画像処理エンジンへのデータ転送に基づく第2のジョブの実行の指示を受け付ける受付工程と、
前記画像処理エンジンが使用する前記シリアルバスの第1のレーン数および前記コントローラが使用する前記シリアルバスの第2のレーン数からなるレーン数の組み合わせ情報を取得する取得工程と、
前記取得工程によって取得された前記レーン数の組み合わせ情報に対応付けられた前記第1のジョブおよび前記第2のジョブの実行可否情報に基づいて、前記受付手段によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブの同時実行が可能であるか否かを判断する判断工程と、
を含むことを特徴とするジョブ実行方法。 - 前記判断工程は、前記受付工程によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブの実行によって前記シリアルバスの帯域を所定値を越えて使用するか否かを判断することで前記受付工程によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブの実行が可能であるか否かを判断する判断工程であり、
前記判断工程によって前記シリアルバスの帯域を所定値を越えて使用すると判断した場合に、前記取得工程によって取得された前記レーン数の組み合わせ情報に従って前記受付工程によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブの実行を排他的に制御する制御工程を、
さらに含むことを特徴とする請求項16記載のジョブ実行方法。 - 前記判断工程によって前記第1のジョブおよび前記第2のジョブの同時実行が可能で無いと判断された場合、前記受付工程によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブのいずか一方の実行を保留する保留工程と、
前記保留工程によって保留されたジョブの実行が可能である場合に、当該保留されたジョブを実行する保留ジョブ実行工程と、
をさらに含むことを特徴とする請求項16記載のジョブ実行方法。 - 前記判断工程は、前記取得工程によって取得された前記レーン数の組み合わせ情報毎に対応づけられた前記第1のジョブと前記第2のジョブとの組み合わせに応じて前記第1のジョブおよび前記第2のジョブの排他制御を設定した排他制御テーブルを参照して、前記受付工程によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブの同時実行が可能であるか否かを判断する判断工程であることを特徴とする請求項16記載のジョブ実行方法。
- 前記保留工程は、前記受付工程によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブが当該指示時に実行中のジョブより優先順位が高く設定されている場合、当該指示時に実行中のジョブを保留して、前記受付工程によって受け付けられた指示による前記第1のジョブおよび前記第2のジョブの実行を割り込ませることを特徴とする請求項18記載のジョブ実行方法。
- 前記排他制御テーブルは、画像処理内容に応じて可変である、ことを特徴とする請求項19記載のジョブ実行方法。
- 前記判断工程は、3つ以上のジョブが実行できるかどうかについては、ジョブ1つ毎に前記シリアルバスの帯域をどの程度使うのかを1次元のテーブルとして持ち、それらの合計が100%を超えるかどうか判断する判断工程であることを特徴とする請求項16記載のジョブ実行方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005243170A JP4607706B2 (ja) | 2005-08-24 | 2005-08-24 | 画像処理システム、プログラムおよびジョブ実行方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005243170A JP4607706B2 (ja) | 2005-08-24 | 2005-08-24 | 画像処理システム、プログラムおよびジョブ実行方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007058578A JP2007058578A (ja) | 2007-03-08 |
JP4607706B2 true JP4607706B2 (ja) | 2011-01-05 |
Family
ID=37922029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005243170A Expired - Fee Related JP4607706B2 (ja) | 2005-08-24 | 2005-08-24 | 画像処理システム、プログラムおよびジョブ実行方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4607706B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007062076A (ja) * | 2005-08-30 | 2007-03-15 | Ricoh Co Ltd | 情報処理システム、プログラムおよびデータ転送方法 |
JP5108578B2 (ja) * | 2007-05-14 | 2012-12-26 | 株式会社リコー | 画像処理コントローラ及び画像形成装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004112520A (ja) * | 2002-09-19 | 2004-04-08 | Fuji Xerox Co Ltd | 画像形成装置、画像形成装置に使用される接続デバイス |
JP2005092541A (ja) * | 2003-09-17 | 2005-04-07 | Ricoh Co Ltd | 画像形成装置 |
JP2005166029A (ja) * | 2003-11-11 | 2005-06-23 | Ricoh Co Ltd | データ転送システム、画像形成システム及びデータ転送方法 |
JP2005184097A (ja) * | 2003-12-16 | 2005-07-07 | Ricoh Co Ltd | 画像形成装置 |
JP2005210653A (ja) * | 2003-12-25 | 2005-08-04 | Ricoh Co Ltd | 画像形成システム |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11185030A (ja) * | 1997-12-19 | 1999-07-09 | Canon Inc | 画像処理装置及び画像処理システム |
-
2005
- 2005-08-24 JP JP2005243170A patent/JP4607706B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004112520A (ja) * | 2002-09-19 | 2004-04-08 | Fuji Xerox Co Ltd | 画像形成装置、画像形成装置に使用される接続デバイス |
JP2005092541A (ja) * | 2003-09-17 | 2005-04-07 | Ricoh Co Ltd | 画像形成装置 |
JP2005166029A (ja) * | 2003-11-11 | 2005-06-23 | Ricoh Co Ltd | データ転送システム、画像形成システム及びデータ転送方法 |
JP2005184097A (ja) * | 2003-12-16 | 2005-07-07 | Ricoh Co Ltd | 画像形成装置 |
JP2005210653A (ja) * | 2003-12-25 | 2005-08-04 | Ricoh Co Ltd | 画像形成システム |
Also Published As
Publication number | Publication date |
---|---|
JP2007058578A (ja) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4928732B2 (ja) | データ転送システム及び電子機器 | |
JP4704050B2 (ja) | データ転送システム及び電子機器 | |
US7755791B2 (en) | Image processing apparatus and image forming apparatus | |
JP2006195871A (ja) | 通信装置、電子機器、及び画像形成装置 | |
JP4564855B2 (ja) | データ転送システム及び電子機器 | |
JP2008172727A (ja) | 制御装置および画像処理システム | |
JP2007087082A (ja) | 情報処理装置およびオプションデバイス共有方法 | |
JP4308680B2 (ja) | 画像形成装置 | |
JP4777723B2 (ja) | 情報処理システム、プログラムおよびデータ転送方法 | |
JP2008204245A (ja) | データ通信装置、画像処理システムおよびデータ通信方法 | |
JP4287325B2 (ja) | 画像システム | |
JP4564740B2 (ja) | 画像機器システム | |
JP4928715B2 (ja) | シリアルデータ転送装置、画像出力装置、画像入力装置及び画像形成装置 | |
JP4425766B2 (ja) | 画像形成システム | |
JP5218377B2 (ja) | 画像形成システム | |
JP4607706B2 (ja) | 画像処理システム、プログラムおよびジョブ実行方法 | |
JP4828899B2 (ja) | 情報処理装置および記憶デバイス共有方法 | |
JP2005332372A (ja) | 画像処理装置及び画像形成装置 | |
JP2005332316A (ja) | データ分配装置、データ転送装置及び画像処理装置 | |
JP2005346629A (ja) | 画像処理装置 | |
JP4824422B2 (ja) | 制御装置、画像処理システムおよびデータ転送経路切替方法 | |
JP4690828B2 (ja) | 情報処理システム、プログラムおよびパケット通信方法 | |
JP4603336B2 (ja) | データ転送システム、画像形成システム及びデータ転送方法 | |
JP4271558B2 (ja) | データ転送システム、画像形成システム及びデータ転送用プログラム | |
JP2007226494A (ja) | データ転送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100813 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101007 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4607706 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |