JP4564740B2 - 画像機器システム - Google Patents
画像機器システム Download PDFInfo
- Publication number
- JP4564740B2 JP4564740B2 JP2003382283A JP2003382283A JP4564740B2 JP 4564740 B2 JP4564740 B2 JP 4564740B2 JP 2003382283 A JP2003382283 A JP 2003382283A JP 2003382283 A JP2003382283 A JP 2003382283A JP 4564740 B2 JP4564740 B2 JP 4564740B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- switch
- image device
- devices
- pci express
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
まず、本実施の形態は高速シリアルバスの一つであるPCI Express(登録商標)を利用するものであり、本実施の形態の前提として当該PCI Express規格の概要について、非特許文献1の一部抜粋により説明する。ここに、高速シリアルバスとは、1本の伝送路を用いてシリアル(直列)伝送により高速(100Mbps程度以上)にデータをやり取りすることができるインタフェースを意味する。
A.ポート(Port)/レーン(Lane)/リンク(Link)
図4に物理層の構造を示す。ポートは、物理的には同一半導体内にあり、リンクを形成するトランスミッタ/レシーバの集合で、論理的にはコンポーネント間を1対1で接続(ポイント・ツー・ポイント)するインタフェースを意味する。転送レートは、例えば片方向2.5Gbpsとされている。レーンは、例えば0.8Vの差動信号ペアのセットで、送信側の信号ペア(2本)、受信側の信号ペア(2本)からなる。リンクは、2つのポートとその間を結ぶレーンの集まりであり、コンポーネント間のデュアルシンプレックス通信バスである。「xNリンク」はN本のレーンから構成され、現在の規格では、N=1,2,4,8,16,32が定義されている。図示例は、x4リンク例である。例えば、図5に示すように、デバイスA,B間を結ぶこのレーン幅Nを可変することにより、スケーラブルなバンド幅を構成することが可能となる。
ルートコンプレックス112は、I/O構造の最上位に位置し、CPUやメモリサブシステムをI/Oに接続する。ブロック図などでは、図3に示すように、「メモリハブ」と記述されることが多い。ルートコンプレックス112(又は、124)は、1つ以上のPCI Expressポート(ルートポート)(図2中では、ルートコンプレックス112中の四角で示す)を持ち、各々のポートは独立したI/O階層ドメインを形成する。I/O階層ドメインは、単純なエンドポイントである場合(例えば、図2中のエンドポイント115a側の例)や、多数のスイッチやエンドポイントから形成される場合(例えば、図2中のエンドポイント115bやスイッチ117b,115c側の例)がある。
エンドポイント115は、タイプ00hのコンフィグレーション空間ヘッダを持つデバイス(具体的には、ブリッジ以外のデバイス)で、レガシーエンドポイントとPCI Expressエンドポイントとに分けられる。両者の大きな違いは、PCI ExpressエンドポイントはBAR(ベースアドレスレジスタ)で基本的にI/Oポートリソースを要求せず、このためI/Oリクエストを要求しない。また、PCI Expressエンドポイントは、ロックリクエストもサポートしていない。
スイッチ117(又は、134)は、2つ以上のポートを結合し、ポート間でのパケットルーティングを行う。コンフィグレーションソフトウェアからは、当該スイッチは、図6に示すように、仮想PCI-PCIブリッジ141の集合体として認識される。図中、両矢印はPCI Expressリンク114(又は、126)を示し、142a〜142dはポートを示す。このうち、ポート142aはルートコンプレックスに近い方のアップストリームポートであり、ポート142b〜142dはルートコンプレックスから遠い方のダウンストリームポートである。
PCI ExpressからPCI/PCI-Xへの接続を提供する。これにより、既存のPCI/PCI-XデバイスをPCI Expressシステム上で使用することができる。
従来のPCIのアーキテクチャは、図7(a)に示すように、プロトコルとシグナリングが密接に関連する構造であり階層という考え方はなかったが、PCI Expressでは、図7(b)に示すように、一般的な通信プロトコルやInfiniBandのように、独立した階層構造とされ、各層に分けて仕様が定義されている。即ち、最上位のソフトウェア151、最下位の機構(メカニカル)部152間に、トランザクション層153、データリンク層154、物理層155を持つ構造とされている。これにより、各層のモジュール性が確保され、スケーラビリティを持たせることやモジュールの再利用が可能となる。例えば、新たな信号コーディング方式や伝送媒体を採用する場合、物理層を変更するだけでデータリンク層やトランザクション層は変更せずに対応できる。
トランザクション層153は、最上位に位置し、トランザクションレイヤパケット(TLP)の組み立て、分解機能を持つ。トランザクションレイヤパケット(TLP)は、リード/ライト、各種イベントといったトランザクションの伝達に用いられる。また、トランザクション層153は、トランザクションレイヤパケット(TLP)のためのクレジットを用いたフロー制御を行う。各層153〜155におけるトランザクションレイヤパケット(TLP)の概要を図9に示す(詳細は、後述する)。
データリンク層154の主な役割は、エラー検出/訂正(再送)によりトランザクションレイヤパケット(TLP)のデータ完全性を保証することと、リンク管理である。データリンク層154間では、リンク管理やフロー制御のためのパケットのやり取りを行う。このパケットは、トランザクションレイヤパケット(TLP)と区別するために、データリンクレイヤパケット(DLLP)と呼ばれる。
物理層155は、ドライバ、入力バッファ、パラレル−シリアル/シリアル−パラレル変換器、PLL、インピーダンス整合回路といったインタフェース動作に必要な回路を含んでいる。また、論理的な機能としてインタフェースの初期化・保守の機能を持つ。物理層155は、データリンク層154/トランザクション層153を実際のリンクで使用される信号技術から独立させる役目も持っている。
PCI Expressは、従来のPCIと同様にコンフィグレーション空間を持つが、その大きさは従来のPCIが256バイトであるのに対して、図10に示すように、4096バイトへと拡張されている。これにより、多数のデバイス固有レジスタセットを必要とするデバイス(ホストブリッジなど)に対しても、将来的に十分な空間が確保されている。PCI Expressでは、コンフィグレーション空間へのアクセスは、フラットなメモリ空間へのアクセス(コンフィグレーションリード/ライト)で行われ、バス/デバイス/機能/レジスタ番号はメモリアドレスにマップされている。
PCI Express のアーキテクチャの中心となっているトランザクション層153、データリンク層154、物理層155について、各々詳細に説明する。
トランザクション層153の主な役割は、前述したように、上位のソフトウェア層151と下位のデータリンク層154との間でトランザクションレイヤパケット(TLP)の組み立てと分解を行うことである。
PCI Expressでは、従来のPCIでサポートされていたメモリ空間(メモリ空間とのデータ転送用)、I/O空間(I/O空間とのデータ転送用)、コンフィグレーション空間(デバイスのコンフィグレーションとセットアップ用)に加えて、メッセージ空間(PCI Expressデバイス間のインバンドでのイベント通知や一般的なメッセージ送信(交換)用…割り込み要求や確認は、メッセージを「仮想ワイヤ」として使用することにより伝達される)が追加され、4つのアドレス空間が定義されている。各々の空間に対してトランザクションタイプが定義されている(メモリ空間、I/O空間、コンフィグレーション空間は、リード/ライト、メッセージ空間は基本(ベンダ定義含む))。
PCI Expressは、パケット単位で通信を行う。図9に示したトランザクションレイヤパケット(TLP)のフォーマットにおいて、ヘッダのヘッダ長は3DW(DWはダブルワードの略;合計12バイト)又は4DW(16バイト)で、トランザクションレイヤパケット(TLP)のフォーマット(ヘッダ長とペイロードの有無)、トランザクションタイプ、トラフィッククラス(TC)、アトリビュートやペイロード長などの情報が含まれる。パケット内の最大ペイロード長は1024DW(4096バイト)である。
上位のソフトウェアは、トラフィッククラス(TC)を使用することによりトラフィックの差別化(優先度をつける)を行うことができる。例えば、映像データをネットワークのデータよりも優先して転送する、といったことが可能となる。トラフィッククラス(TC)はTC0からTC7まで8つある。
受信バッファのオーバーフローを避け、伝送順序を確立するためにフロー制御(FC:Flow Control)が行われる。フロー制御は、リンク間のポイントツーポイントで行われ、エンドツーエンドではない。従って、フロー制御により最終的な相手(コンプリータ)にパケットが届いたことを確認することはできない。
データリンク層154の主な役割は、前述したように、リンク上の2つのコンポーネント間での信頼性の高いトランザクションレイヤパケット(TLP)交換機能を提供することである。
トランザクション層153から受け取ったトランザクションレイヤパケット(TLP)に対しては、先頭に2バイトのシーケンス番号、末尾に4バイトのリンクCRC(LCRC)を付加して、物理層155に渡す(図9参照)。トランザクションレイヤパケット(TLP)は、リトライバッファに保管され、相手から受信確認(ACK)が届くまで再送される。トランザクションレイヤパケット(TLP)の送信に失敗が続いた場合は、リンク異常であると判断して物理層155に対してリンクの再トレーニングを要求する。リンクのトレーニングが失敗した場合、データリンク層154の状態はインアクティブに遷移する。
データリンク層154が生成するパケットは、データリンクレイヤパケット(DLLP)と呼ばれ、データリンク層154間でやり取りされる。データリンクレイヤパケット(DLLP)には、
・Ack/Nak:TLPの受信確認、リトライ(再送)
・InitFC1/InitFC2/UpdateFC:フロー制御の初期化とアップデート
・電源管理のためのDLLP
なる種類がある。
図8中に示す物理層155の論理サブブロック156での主な役割は、データリンク層154から受け取ったパケットを電気サブブロック157で送信できる形式に変換することである。また、物理層155を制御/管理する機能も有する。
PCI Expressは、連続した“0”や“1”が続かないように(長い期間、クロス・ポイントが存在しない状態が続かないようにするため)、データ符号化に8B/10B変換を用いる。変換されたデータは、図13中に示すように、シリアル変換され、LSBからレーン上に送信される。ここに、レーンが複数ある場合は(図13はx4リンクの場合を例示している)、符号化の前にデータがバイト単位で各レーンに割り振られる。この場合、一見パラレル・バスのようにみえるが、レーン毎に独立した転送を行うので、パラレル・バスで問題となるスキューが大幅に緩和される。
リンクの消費電力を低く抑えるために、表1に示すように、L0/L0s/L1/L2というリンクステートが定義されている。
物理層155の電気サブブロック157での主な役割は、論理サブブロック156でシリアル化されたデータをレーン上に送信することと、レーン上のデータを受信して論理サブブロック156に渡すことである。
リンクの送信側では、ACカップリング用のコンデンサが実装される。これにより、送信側と受信側のDCコモンモード電圧が同一である必要がなくなる。このため、送信側と受信側で異なる設計、半導体プロセス、電源電圧を使用することが可能となる。
PCI Expressでは、前述したように、8B/10Bエンコーディングによってできるだけ連続した“0”や“1”が続かないように処理されるが、連続した“0”や“1”が続くこともある(最大5回)。この場合、送信側はデエンファシス転送を行わなければならないことが規定されている。同一極性のビットが連続する場合は、2つ目のビットからは差動電圧レベル(振幅)を3.5±0.5dB落とすことで、受信側で受け取る信号のノイズ・マージンを稼ぐ必要がある。これを、デエンファシスという。伝送路の周波数依存性減衰のため、変化するビットの場合は高周波成分が多く、減衰により受信側の波形が小さくなるが、変化しないビットの場合は高周波成分が少なく、相対的に受信側の波形が大きくなる。このため、受信側での波形を一定とするためにデエンファシスを行う。
本実施の形態の画像機器システムは、前述したようなPCI Expressシステムを利用する上で、特に、その木構造について改良を加えて利用するようにしたものである。
3,4 スイッチ
5,6 デバイス
7 ルートコンプレックス
8 画像機器システム
9 アドバンストスイッチ
10 末端側共通スイッチ
Claims (8)
- 複数のデバイスを有する第1の画像機器と、
複数のデバイスを有し、前記第1の画像機器の仕様と異なる仕様を有する第2の画像機器と、
前記第1の画像機器が有する前記複数のデバイスが木構造の接続形態で接続され、当該木構造の上位に位置する第1のスイッチと、
前記第2の画像機器が有する前記複数のデバイスが木構造の接続形態で接続され、当該木構造の上位に位置する第2のスイッチと、
ポイントツーポイントで送受信独立の通信チャネルが確立され、前記第1のスイッチおよび前記第2のスイッチに設けられる高速シリアルインタフェースと、
前記第1のスイッチおよび前記第2のスイッチに接続され、前記第1のスイッチおよび前記第2のスイッチよりも上位に位置するルートコンプレックスと、
を備えることを特徴とする、画像機器システム。 - 前記高速シリアルインタフェースがPCI Expressであることを特徴とする、請求項1記載の画像機器システム。
- 複数の前記ルートコンプレックスに接続され、当該複数のルートコンプレックスよりも上位に位置するスイッチを備えることを特徴とする、請求項1又は2記載の画像機器システム。
- 前記第1の画像機器および前記第2の画像機器中、その一つは相対的に高速仕様の画像機器であり、他の一つは相対的に低速仕様の画像機器であることを特徴とする、請求項1から3のいずれか一に記載の画像機器システム。
- 前記第1の画像機器および前記第2の画像機器中、その一つはカラー仕様の画像機器であり、他の一つは白黒仕様の画像機器であることを特徴とする、請求項1から3のいずれか一に記載の画像機器システム。
- 前記第1の画像機器および前記第2の画像機器中、その一つはレーザプリンタ仕様の画像機器であり、他の一つはインクジェットプリンタ仕様の画像機器であることを特徴とする、請求項1から3のいずれか一に記載の画像機器システム。
- 前記第1の画像機器および前記第2の画像機器中、その一つは広幅仕様の画像機器であり、他の一つはA3サイズ仕様の画像機器であることを特徴とする、請求項1から3のいずれか一に記載の画像機器システム。
- 前記第1の画像機器または前記第2の画像機器が有する前記複数のデバイスの中で相関の強いデバイス同士が、当該相関の強いデバイス同士が木構造の接続形態で接続されたスイッチを介して前記第1のスイッチまたは前記第2のスイッチに接続されることを特徴とする、請求項1から7のいずれか一に記載の画像機器システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003382283A JP4564740B2 (ja) | 2003-11-12 | 2003-11-12 | 画像機器システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003382283A JP4564740B2 (ja) | 2003-11-12 | 2003-11-12 | 画像機器システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005148896A JP2005148896A (ja) | 2005-06-09 |
JP4564740B2 true JP4564740B2 (ja) | 2010-10-20 |
Family
ID=34691400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003382283A Expired - Fee Related JP4564740B2 (ja) | 2003-11-12 | 2003-11-12 | 画像機器システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4564740B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7052290B1 (en) * | 2005-08-10 | 2006-05-30 | Sony Ericsson Mobile Communications Ab | Low profile connector for electronic interface modules |
JP4828899B2 (ja) * | 2005-09-21 | 2011-11-30 | 株式会社リコー | 情報処理装置および記憶デバイス共有方法 |
US7698484B2 (en) | 2005-09-21 | 2010-04-13 | Ricoh Co., Ltd. | Information processor configured to detect available space in a storage in another information processor |
JP4791805B2 (ja) * | 2005-11-17 | 2011-10-12 | 株式会社リコー | 画像形成装置及び画像形成プログラム |
JP4848188B2 (ja) * | 2006-01-17 | 2011-12-28 | 株式会社リコー | 複数のメモリ領域を有する記憶装置を有するユニット及びメモリ制御システム |
JP4878185B2 (ja) * | 2006-03-17 | 2012-02-15 | 株式会社リコー | データ通信回路および調停方法 |
JP4992296B2 (ja) * | 2006-05-30 | 2012-08-08 | 株式会社日立製作所 | 転送処理装置 |
JP5200396B2 (ja) | 2007-03-16 | 2013-06-05 | 株式会社リコー | 画像形成装置、画像処理装置、制御装置、及び、接続装置 |
JP5402726B2 (ja) * | 2010-03-03 | 2014-01-29 | 株式会社リコー | データ通信装置、情報処理装置、データ通信方法、データ通信プログラム及び記録媒体 |
JP5597104B2 (ja) | 2010-11-16 | 2014-10-01 | キヤノン株式会社 | データ転送装置及びその制御方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003058469A1 (en) * | 2001-12-28 | 2003-07-17 | Intel Corporation | Communicating transaction types between agents in a computer system using packet headers including an extended type/extended length field |
-
2003
- 2003-11-12 JP JP2003382283A patent/JP4564740B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003058469A1 (en) * | 2001-12-28 | 2003-07-17 | Intel Corporation | Communicating transaction types between agents in a computer system using packet headers including an extended type/extended length field |
Also Published As
Publication number | Publication date |
---|---|
JP2005148896A (ja) | 2005-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4928732B2 (ja) | データ転送システム及び電子機器 | |
EP1681817B1 (en) | Communication apparatus, electronic apparatus, imaging apparatus | |
JP4704050B2 (ja) | データ転送システム及び電子機器 | |
US7755791B2 (en) | Image processing apparatus and image forming apparatus | |
US20050248584A1 (en) | Imaging system and image processing apparatus | |
JP2008172727A (ja) | 制御装置および画像処理システム | |
JP4564855B2 (ja) | データ転送システム及び電子機器 | |
JP4308680B2 (ja) | 画像形成装置 | |
JP4564740B2 (ja) | 画像機器システム | |
JP4287325B2 (ja) | 画像システム | |
JP4777723B2 (ja) | 情報処理システム、プログラムおよびデータ転送方法 | |
JP4928715B2 (ja) | シリアルデータ転送装置、画像出力装置、画像入力装置及び画像形成装置 | |
JP4425766B2 (ja) | 画像形成システム | |
JP5218377B2 (ja) | 画像形成システム | |
JP4828899B2 (ja) | 情報処理装置および記憶デバイス共有方法 | |
JP2005332372A (ja) | 画像処理装置及び画像形成装置 | |
JP4603336B2 (ja) | データ転送システム、画像形成システム及びデータ転送方法 | |
JP2005346629A (ja) | 画像処理装置 | |
JP4690828B2 (ja) | 情報処理システム、プログラムおよびパケット通信方法 | |
JP2005332316A (ja) | データ分配装置、データ転送装置及び画像処理装置 | |
JP4824422B2 (ja) | 制御装置、画像処理システムおよびデータ転送経路切替方法 | |
JP2007226494A (ja) | データ転送システム | |
JP4607706B2 (ja) | 画像処理システム、プログラムおよびジョブ実行方法 | |
JP2006113798A (ja) | データ転送システム、受信バッファ装置、データ転送システムの仕様設定方法及び画像形成システム | |
JP4271558B2 (ja) | データ転送システム、画像形成システム及びデータ転送用プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051021 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060807 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060811 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100802 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |