JP5218377B2 - 画像形成システム - Google Patents
画像形成システム Download PDFInfo
- Publication number
- JP5218377B2 JP5218377B2 JP2009256257A JP2009256257A JP5218377B2 JP 5218377 B2 JP5218377 B2 JP 5218377B2 JP 2009256257 A JP2009256257 A JP 2009256257A JP 2009256257 A JP2009256257 A JP 2009256257A JP 5218377 B2 JP5218377 B2 JP 5218377B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- printer controller
- unit
- image data
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
まず、本実施の形態は高速シリアルバスの一つであるPCI Express(登録商標)を利用するものであり、本実施の形態の前提として当該PCI Express規格の概要について、非特許文献1の一部抜粋により説明する。ここに、高速シリアルバスとは、1本の伝送路を用いてシリアル(直列)伝送により高速(100Mbps程度以上)にデータをやり取りすることができるインタフェースを意味する。
A.ポート(Port)/レーン(Lane)/リンク(Link)
図4に物理層の構造を示す。ポートは、物理的には同一半導体内にあり、リンクを形成するトランスミッタ/レシーバの集合で、論理的にはコンポーネント・リンク間を1対1で接続(ポイント・ツー・ポイント)するインタフェースを意味する。転送レートは、例えば片方向2.5Gbpsとされている。レーンは、例えば0.8Vの差動信号ペアのセットで、送信側の信号ペア(2本)、受信側の信号ペア(2本)からなる。リンクは、2つのポートとその間を結ぶレーンの集まりであり、コンポーネント間のデュアルシンプレックス通信バスである。「xNリンク」はN本のレーンから構成され、現在の規格では、N=1,2,4,8,16,32が定義されている。図示例は、x4リンク例である。例えば、図5に示すように、デバイスA,B間を結ぶこのレーン幅Nを可変することにより、スケーラブルなバンド幅を構成することが可能となる。
ルートコンプレックス112は、I/O構造の最上位に位置し、CPUやメモリサブシステムをI/Oに接続する。ブロック図などでは、図3に示すように、「メモリハブ」と記述されることが多い。ルートコンプレックス112(又は、124)は、1つ以上のPCI Expressポート(ルートポート)(図2中では、ルートコンプレックス112中の四角で示す)を持ち、各々のポートは独立したI/O階層ドメインを形成する。I/O階層ドメインは、単純なエンドポイントである場合(例えば、図2中のエンドポイント115a側の例)や、多数のスイッチやエンドポイントから形成される場合(例えば、図2中のエンドポイント115bやスイッチ117b,115c側の例)がある。
エンドポイント115は、タイプ00hのコンフィグレーション空間ヘッダを持つデバイス(具体的には、ブリッジ以外のデバイス)で、レガシーエンドポイントとPCI Expressエンドポイントとに分けられる。両者の大きな違いは、PCI ExpressエンドポイントはBAR(ベースアドレスレジスタ)でI/Oリソースを要求せず、このためI/Oリクエストを要求しない。また、PCI Expressエンドポイントは、ロックリクエストもサポートしていない。
スイッチ117(又は、134)は、2つ以上のポートを結合し、ポート間でのパケットルーティングを行う。コンフィグレーションソフトウェアからは、当該スイッチは、図6に示すように、仮想PCI-PCIブリッジ141の集合体として認識される。図中、両矢印はPCI Expressリンク114(又は、126)を示し、142a〜142dはポートを示す。このうち、ポート142aはルートコンプレックスに近い方のアップストリームポートであり、ポート142b〜142dはルートコンプレックスから遠い方のダウンストリームポートである。
PCI ExpressからPCI/PCI-Xへの接続を提供する。これにより、既存のPCI/PCI-XデバイスをPCI Expressシステム上で使用することができる。
従来のPCIのアーキテクチャは、図7(a)に示すように、プロトコルとシグナリングが密接に関連する構造であり階層という考え方はなかったが、PCI Expressでは、図7(b)に示すように、一般的な通信プロトコルやInfiniBandのように、独立した階層構造とされ、各層に分けて仕様が定義されている。即ち、最上位のソフトウェア151、最下位の機構(メカニカル)部152間に、トランザクション層153、データリンク層154、物理層155を持つ構造とされている。これにより、各層のモジュール性が確保され、スケーラビリティを持たせることやモジュールの再利用が可能となる。例えば、新たな信号コーディング方式や伝送媒体を採用する場合、物理層を変更するだけでデータリンク層やトランザクション層は変更せずに対応できる。
トランザクション層153は、最上位に位置し、トランザクションレイヤパケット(TLP)の組み立て、分解機能を持つ。トランザクションレイヤパケット(TLP)は、リード/ライト、各種イベントといったトランザクションの伝達に用いられる。また、トランザクション層153は、トランザクションレイヤパケット(TLP)のためのクレジットを用いたフロー制御を行う。各層153〜155におけるトランザクションレイヤパケット(TLP)の概要を図9に示す(詳細は、後述する)。
データリンク層154の主な役割は、エラー検出/訂正(再送)によりトランザクションレイヤパケット(TLP)のデータ完全性を保証することと、リンク管理である。データリンク層154間では、リンク管理やフロー制御のためのパケットのやり取りを行う。このパケットは、トランザクションレイヤパケット(TLP)と区別するために、データリンクレイヤパケット(DLLP)と呼ばれる。
物理層155は、ドライバ、入力バッファ、パラレル−シリアル/シリアル−パラレル変換器、PLL、インピーダンス整合回路といったインタフェース動作に必要な回路を含んでいる。また、論理的な機能としてインタフェースの初期化・保守の機能を持つ。物理層155は、データリンク層154/トランザクション層153を実際のリンクで使用される信号技術から独立させる役目も持っている。
PCI Expressは、従来のPCIと同様にコンフィグレーション空間を持つが、その大きさは従来のPCIが256バイトであるのに対して、図10に示すように、4096バイトへと拡張されている。これにより、多数のデバイス固有レジスタセットを必要とするデバイス(ホストブリッジなど)に対しても、将来的に十分な空間が確保されている。PCI Expressでは、コンフィグレーション空間へのアクセスは、フラットなメモリ空間へのアクセス(コンフィグレーションリード/ライト)で行われ、バス/デバイス/機能/レジスタ番号はメモリアドレスにマップされている。
PCI Express のアーキテクチャの中心となっているトランザクション層153、データリンク層154、物理層155について、各々詳細に説明する。
トランザクション層153の主な役割は、前述したように、上位のソフトウェア層151と下位のデータリンク層154との間でトランザクションレイヤパケット(TLP)の組み立てと分解を行うことである。
PCI Expressでは、従来のPCIでサポートされていたメモリ空間(メモリ空間とのデータ転送用)、I/O空間(I/O空間とのデータ転送用)、コンフィグレーション空間(デバイスのコンフィグレーションとセットアップ用)に加えて、メッセージ空間(PCI Expressデバイス間のインバンドでのイベント通知や一般的なメッセージ送信(交換)用...割り込み要求や確認は、メッセージを「仮想ワイヤ」として使用することにより伝達される)が追加され、4つのアドレス空間が定義されている。各々の空間に対してトランザクションタイプが定義されている(メモリ空間、I/O空間、コンフィグレーション空間は、リード/ライト、メッセージ空間は基本(ベンダ定義含む))。
PCI Expressは、パケット単位で通信を行う。図9に示したトランザクションレイヤパケット(TLP)のフォーマットにおいて、ヘッダのヘッダ長は3DW(DWはダブルワードの略;合計12バイト)又は4DW(16バイト)で、トランザクションレイヤパケット(TLP)のフォーマット(ヘッダ長とペイロードの有無)、トランザクションタイプ、トラフィッククラス(TC)、アトリビュートやペイロード長などの情報が含まれる。パケット内の最大ペイロード長は1024DW(4096バイト)である。
上位のソフトウェアは、トラフィッククラス(TC)を使用することによりトラフィックの差別化(優先度をつける)を行うことができる。例えば、映像データをネットワークのデータよりも優先して転送する、といったことが可能となる。トラフィッククラス(TC)はTC0からTC7まで8つある。
受信バッファのオーバーフローを避け、伝送順序を確立するためにフロー制御(FC:Flow Control)が行われる。フロー制御は、リンク間のポイントツーポイントで行われ、エンドツーエンドではない。従って、フロー制御により最終的な相手(コンプリータ)にパケットが届いたことを確認することはできない。
データリンク層154の主な役割は、前述したように、リンク上の2つのコンポーネント間での信頼性の高いトランザクションレイヤパケット(TLP)交換機能を提供することである。
トランザクション層153から受け取ったトランザクションレイヤパケット(TLP)に対しては、先頭に2バイトのシーケンス番号、末尾に4バイトのリンクCRC(LCRC)を付加して、物理層155に渡す(図9参照)。トランザクションレイヤパケット(TLP)は、リトライバッファに保管され、相手から受信確認(ACK)が届くまで再送される。トランザクションレイヤパケット(TLP)の送信に失敗が続いた場合は、リンク異常であると判断して物理層155に対してリンクの再トレーニングを要求する。リンクのトレーニングが失敗した場合、データリンク層154の状態はインアクティブに遷移する。
トランザクションレイヤパケット(TLP)は、物理層から送信されるときに自動的に図12に示すようなデータリンクレイヤパケット(DLLP)に分割されて各レーンに送信される。データリンク層154が生成するパケットは、データリンクレイヤパケット(DLLP)と呼ばれ、データリンク層154間でやり取りされる。データリンクレイヤパケット(DLLP)には、
・Ack/Nak:TLPの受信確認、リトライ(再送)
・InitFC1/InitFC2/UpdateFC:フロー制御の初期化とアップデート
・電源管理のためのDLLP
なる種類がある。
図8中に示す物理層155の論理サブブロック156での主な役割は、データリンク層154から受け取ったパケットを電気サブブロック157で送信できる形式に変換することである。また、物理層155を制御/管理する機能も有する。
PCI Expressは、連続した"0"や"1"が続かないように(長い期間、クロス・ポイントが存在しない状態が続かないようにするため)、データ符号化に8B/10B変換を用いる。変換されたデータは、図13中に示すように、シリアル変換され、LSBからレーン上に送信される。ここに、レーンが複数ある場合は(図13はx4リンクの場合を例示している)、符号化の前にデータがバイト単位で各レーンに割り振られる。この場合、一見パラレル・バスのようにみえるが、レーン毎に独立した転送を行うので、パラレル・バスで問題となるスキューが大幅に緩和される。
リンクの消費電力を低く抑えるために、表1に示すように、L0/L0s/L1/L2というリンクステートが定義されている。
物理層155の電気サブブロック157での主な役割は、論理サブブロック156でシリアル化されたデータをレーン上に送信することと、レーン上のデータを受信して論理サブブロック156に渡すことである。
リンクの送信側では、ACカップリング用のコンデンサが実装される。これにより、送信側と受信側のDCコモンモード電圧が同一である必要がなくなる。このため、送信側と受信側で異なる設計、半導体プロセス、電源電圧を使用することが可能となる。
PCI Expressでは、前述したように、8B/10Bエンコーディングによってできるだけ連続した"0"や"1"が続かないように処理されるが、連続した"0"や"1"が続くこともある(最大5回)。この場合、送信側はデエンファシス転送を行わなければならないことが規定されている。同一極性のビットが連続する場合は、2つ目のビットからは差動電圧レベル(振幅)を3.5±0.5dB落とすことで、受信側で受け取る信号のノイズ・マージンを稼ぐ必要がある。これを、デエンファシスという。伝送路の周波数依存性減衰のため、変化するビットの場合は高周波成分が多く、減衰により受信側の波形が小さくなるが、変化しないビットの場合は高周波成分が少なく、相対的に受信側の波形が大きくなる。このため、受信側での波形を一定とするためにデエンファシスを行う。
本実施の形態のデジタル複写機やMFP等の画像形成システムは、その内部インタフェースに前述したようなPCI Express規格の高速シリアルバスを利用するようにしたものである。
2 シリアル通信制御部
3 画像入力部
4 画像出力部
5 画像処理部
6 プリンタコントローラ
7 PCI Express規格による高速シリアルバス
8 PCI Express規格のスイッチ、パケットスイッチ
9 記憶部
9c 仮想チャネルVCのアービトレーション
10 ポートアービトレーション
11 画像出力部
12,13 記憶部
14 PCI Express規格による高速シリアルバス
15 PCI Express規格のスイッチ、パケットスイッチ
Claims (7)
- 画像データを入力する画像入力部と、
前記画像入力部によって入力された画像データの転送先であるプリンタコントローラであって、画像データを画像処理する画像処理部とシリアルバスで接続されるプリンタコントローラと、を具備し、
前記画像入力部がイニシエータとなり、前記画像入力部によって入力された画像データの前記画像処理部を介した前記プリンタコントローラへの転送が実行され、
画像データを出力する画像出力部をさらに具備し、
前記プリンタコントローラは、前記画像出力部によって出力される画像データの転送元であるプリンタコントローラであり、
前記画像出力部がイニシエータとなり、前記画像出力部によって出力される画像データの前記プリンタコントローラから前記画像処理部を介した転送が実行され、
前記画像出力部によって出力される画像データの前記プリンタコントローラと前記画像処理部とを接続する前記シリアルバスでの転送は、前記画像入力部によって入力される画像データの前記画像処理部と前記プリンタコントローラとを接続する前記シリアルバスでの転送よりも優先して実行される転送であることを特徴とする画像形成システム。 - 前記画像入力部によって入力される画像データの前記プリンタコントローラへの転送のトランザクションはメモリライトトランザクションであり、前記画像出力部によって出力される画像データの前記プリンタコントローラからの転送のトランザクションはメモリリードトランザクションであることを特徴とする請求項1記載の画像形成システム。
- 前記メモリライトトランザクションは、前記メモリリードトランザクションが全て発行された後に発行されるトランザクションであることを特徴とする請求項2記載の画像形成システム。
- 前記プリンタコントローラに転送された画像データを記憶する記憶部をさらに具備することを特徴とする請求項1記載の画像形成システム。
- 画像データを入力する画像入力部と、
画像データを出力する画像出力部と、
前記画像入力部によって入力された画像データの転送先であるとともに、前記画像出力部によって出力される画像データの転送元であるプリンタコントローラであって、画像データを画像処理する画像処理部とシリアルバスで接続されるプリンタコントローラと、を具備し、
前記画像出力部によって出力される画像データの前記プリンタコントローラと前記画像処理部とを接続する前記シリアルバスでの転送は、前記画像入力部によって入力された画像データの前記画像処理部と前記プリンタコントローラとを接続する前記シリアルバスでの転送よりも優先して実行される転送であることを特徴とする画像形成システム。 - 前記画像出力部によって出力される画像データの前記プリンタコントローラからの転送後に、前記画像入力部によって入力された画像データの前記プリンタコントローラへの転送が実行されることを特徴とする請求項5記載の画像形成システム。
- 前記プリンタコントローラに転送された画像データを記憶するとともに、前記プリンタコントローラから転送される画像データを記憶する記憶部をさらに具備することを特徴とする請求項5記載の画像形成システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009256257A JP5218377B2 (ja) | 2003-11-10 | 2009-11-09 | 画像形成システム |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003379355 | 2003-11-10 | ||
JP2003379355 | 2003-11-10 | ||
JP2004142084 | 2004-05-12 | ||
JP2004142084 | 2004-05-12 | ||
JP2009256257A JP5218377B2 (ja) | 2003-11-10 | 2009-11-09 | 画像形成システム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004324554A Division JP4425766B2 (ja) | 2003-11-10 | 2004-11-09 | 画像形成システム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012193166A Division JP2013037700A (ja) | 2003-11-10 | 2012-09-03 | 画像形成システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010033602A JP2010033602A (ja) | 2010-02-12 |
JP5218377B2 true JP5218377B2 (ja) | 2013-06-26 |
Family
ID=41737903
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009256257A Active JP5218377B2 (ja) | 2003-11-10 | 2009-11-09 | 画像形成システム |
JP2012193166A Pending JP2013037700A (ja) | 2003-11-10 | 2012-09-03 | 画像形成システム |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012193166A Pending JP2013037700A (ja) | 2003-11-10 | 2012-09-03 | 画像形成システム |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP5218377B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5958019B2 (ja) * | 2012-03-30 | 2016-07-27 | 株式会社リコー | 画像処理装置 |
US9904645B2 (en) * | 2014-10-31 | 2018-02-27 | Texas Instruments Incorporated | Multicore bus architecture with non-blocking high performance transaction credit system |
JP2018050172A (ja) * | 2016-09-21 | 2018-03-29 | 富士通株式会社 | 情報処理装置、演算処理装置、及び情報処理装置の制御方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1032663A (ja) * | 1996-07-17 | 1998-02-03 | Ricoh Co Ltd | 多機能入出力装置 |
JPH10109464A (ja) * | 1996-10-07 | 1998-04-28 | Fuji Photo Film Co Ltd | プリンタ・システムおよびその動作制御方法 |
JP3724536B2 (ja) * | 1998-02-20 | 2005-12-07 | 富士ゼロックス株式会社 | 画像出力制御装置およびその処理実行制御方法 |
JP3983453B2 (ja) * | 1999-04-27 | 2007-09-26 | 株式会社リコー | 画像情報処理装置および画像情報処理システム |
JP2001022542A (ja) * | 1999-07-09 | 2001-01-26 | Seiko Epson Corp | データ制御装置、プリンタ及び印刷システム |
JP2002055936A (ja) * | 2000-08-08 | 2002-02-20 | Toshiba Corp | Usbデバイス機器、usbデバイス機器間の通信システムおよび通信方法 |
JP2002077499A (ja) * | 2000-08-24 | 2002-03-15 | Canon Inc | ファクシミリ装置及びその制御方法並びにコンピュータ装置 |
JP2002116998A (ja) * | 2000-10-05 | 2002-04-19 | Matsushita Electric Ind Co Ltd | 周辺機器内蔵型usbコントローラ |
JP2002247258A (ja) * | 2001-02-22 | 2002-08-30 | Ricoh Co Ltd | 複合機 |
JP3898987B2 (ja) * | 2001-07-30 | 2007-03-28 | 株式会社リコー | 画像形成装置、該装置に用いられる画像転送制御方法、およびその方法をコンピュータに実行させるプログラム、並びにそのプログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP4136347B2 (ja) * | 2001-09-25 | 2008-08-20 | 株式会社リコー | システムコントローラ、システムコントローラを有する画像形成装置及びdma転送方式 |
JP3913533B2 (ja) * | 2001-11-30 | 2007-05-09 | 株式会社リコー | デジタル複写装置 |
JP3682442B2 (ja) * | 2002-04-12 | 2005-08-10 | 株式会社リコー | 画像形成装置 |
JP2004032400A (ja) * | 2002-06-26 | 2004-01-29 | Ricoh Co Ltd | 画像形成装置 |
JP2004112410A (ja) * | 2002-09-19 | 2004-04-08 | Fuji Xerox Co Ltd | 画像形成装置、画像形成装置に使用される機能モジュール |
JP2004106456A (ja) * | 2002-09-20 | 2004-04-08 | Fuji Xerox Co Ltd | 画像形成装置、情報処理装置、画像形成装置や情報処理装置に使用される接続デバイス |
JP4136626B2 (ja) * | 2002-11-29 | 2008-08-20 | 株式会社リコー | 画像処理装置 |
-
2009
- 2009-11-09 JP JP2009256257A patent/JP5218377B2/ja active Active
-
2012
- 2012-09-03 JP JP2012193166A patent/JP2013037700A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2013037700A (ja) | 2013-02-21 |
JP2010033602A (ja) | 2010-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4928732B2 (ja) | データ転送システム及び電子機器 | |
JP4704050B2 (ja) | データ転送システム及び電子機器 | |
US7755791B2 (en) | Image processing apparatus and image forming apparatus | |
US20050254085A1 (en) | Image forming system | |
JP2006195871A (ja) | 通信装置、電子機器、及び画像形成装置 | |
JP2008172727A (ja) | 制御装置および画像処理システム | |
JP4564855B2 (ja) | データ転送システム及び電子機器 | |
JP4308680B2 (ja) | 画像形成装置 | |
JP4287325B2 (ja) | 画像システム | |
JP4777723B2 (ja) | 情報処理システム、プログラムおよびデータ転送方法 | |
JP4564740B2 (ja) | 画像機器システム | |
JP4425766B2 (ja) | 画像形成システム | |
JP4928715B2 (ja) | シリアルデータ転送装置、画像出力装置、画像入力装置及び画像形成装置 | |
JP5218377B2 (ja) | 画像形成システム | |
JP2006092286A (ja) | データ転送装置及び画像形成システム | |
JP4828899B2 (ja) | 情報処理装置および記憶デバイス共有方法 | |
JP4690828B2 (ja) | 情報処理システム、プログラムおよびパケット通信方法 | |
JP4476088B2 (ja) | データ転送装置及び画像形成システム | |
JP4607706B2 (ja) | 画像処理システム、プログラムおよびジョブ実行方法 | |
JP4603336B2 (ja) | データ転送システム、画像形成システム及びデータ転送方法 | |
JP4824422B2 (ja) | 制御装置、画像処理システムおよびデータ転送経路切替方法 | |
JP2005332316A (ja) | データ分配装置、データ転送装置及び画像処理装置 | |
JP2007226494A (ja) | データ転送システム | |
JP2005332372A (ja) | 画像処理装置及び画像形成装置 | |
JP2007241882A (ja) | データ通信装置および画像形成システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5218377 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |