JP4828899B2 - 情報処理装置および記憶デバイス共有方法 - Google Patents
情報処理装置および記憶デバイス共有方法 Download PDFInfo
- Publication number
- JP4828899B2 JP4828899B2 JP2005274609A JP2005274609A JP4828899B2 JP 4828899 B2 JP4828899 B2 JP 4828899B2 JP 2005274609 A JP2005274609 A JP 2005274609A JP 2005274609 A JP2005274609 A JP 2005274609A JP 4828899 B2 JP4828899 B2 JP 4828899B2
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- information processing
- network
- processing apparatus
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
まず、本実施の形態は高速シリアルバスの一つであるPCI Express(登録商標)を利用するものであり、本実施の形態の前提として当該PCI Express規格の概要について、非特許文献1の一部抜粋により説明する。ここに、高速シリアルバスとは、1本の伝送路を用いてシリアル(直列)伝送により高速(100Mbps程度以上)にデータをやり取りすることができるインタフェースを意味する。
A.ポート(Port)/レーン(Lane)/リンク(Link)
図4に物理層の構造を示す。ポートは、物理的には同一半導体内にあり、リンクを形成するトランスミッタ/レシーバの集合で、論理的にはコンポーネント・リンク間を1対1で接続(ポイント・ツー・ポイント)するインタフェースを意味する。転送レートは、例えば片方向2.5Gbpsとされている。レーンは、例えば0.8Vの差動信号ペアのセットで、送信側の信号ペア(2本)、受信側の信号ペア(2本)からなる。リンクは、2つのポートとその間を結ぶレーンの集まりであり、コンポーネント間のデュアルシンプレックス通信バスである。「xNリンク」はN本のレーンから構成され、現在の規格では、N=1,2,4,8,16,32が定義されている。図示例は、x4リンク例である。例えば、図5に示すように、デバイスA,B間を結ぶこのレーン幅Nを可変することにより、スケーラブルなバンド幅を構成することが可能となる。
ルートコンプレックス112は、I/O構造の最上位に位置し、CPUやメモリサブシステムをI/Oに接続する。ブロック図などでは、図3に示すように、「メモリハブ」と記述されることが多い。ルートコンプレックス112(又は、124)は、1つ以上のPCI Expressポート(ルートポート)(図2中では、ルートコンプレックス112中の四角で示す)を持ち、各々のポートは独立したI/O階層ドメインを形成する。I/O階層ドメインは、単純なエンドポイントである場合(例えば、図2中のエンドポイント115a側の例)や、多数のスイッチやエンドポイントから形成される場合(例えば、図2中のエンドポイント115bやスイッチ117b,115c側の例)がある。
エンドポイント115は、タイプ00hのコンフィグレーション空間ヘッダを持つデバイス(具体的には、ブリッジ以外のデバイス)で、レガシーエンドポイントとPCI Expressエンドポイントとに分けられる。両者の大きな違いは、PCI ExpressエンドポイントはBAR(ベースアドレスレジスタ)でI/Oリソースを要求せず、このためI/Oリクエストを要求しない。また、PCI Expressエンドポイントは、ロックリクエストもサポートしていない。
スイッチ117(又は、134)は、2つ以上のポートを結合し、ポート間でのパケットルーティングを行う。コンフィグレーションソフトウェアからは、当該スイッチは、図6に示すように、仮想PCI-PCIブリッジ141の集合体として認識される。図中、両矢印はPCI Expressリンク114(又は、126)を示し、142a〜142dはポートを示す。このうち、ポート142aはルートコンプレックスに近い方のアップストリームポートであり、ポート142b〜142dはルートコンプレックスから遠い方のダウンストリームポートである。
PCI ExpressからPCI/PCI-Xへの接続を提供する。これにより、既存のPCI/PCI-XデバイスをPCI Expressシステム上で使用することができる。
従来のPCIのアーキテクチャは、図7−1に示すように、プロトコルとシグナリングが密接に関連する構造であり階層という考え方はなかったが、PCI Expressでは、図7−2に示すように、一般的な通信プロトコルやInfiniBandのように、独立した階層構造とされ、各層に分けて仕様が定義されている。即ち、最上位のソフトウェア151、最下位の機構(メカニカル)部152間に、トランザクション層153、データリンク層154、物理層155を持つ構造とされている。これにより、各層のモジュール性が確保され、スケーラビリティを持たせることやモジュールの再利用が可能となる。例えば、新たな信号コーディング方式や伝送媒体を採用する場合、物理層を変更するだけでデータリンク層やトランザクション層は変更せずに対応できる。
トランザクション層153は、最上位に位置し、トランザクションレイヤパケット(TLP)の組み立て、分解機能を持つ。トランザクションレイヤパケット(TLP)は、リード/ライト、各種イベントといったトランザクションの伝達に用いられる。また、トランザクション層153は、トランザクションレイヤパケット(TLP)のためのクレジットを用いたフロー制御を行う。各層153〜155におけるトランザクションレイヤパケット(TLP)の概要を図9に示す(詳細は、後述する)。
データリンク層154の主な役割は、エラー検出/訂正(再送)によりトランザクションレイヤパケット(TLP)のデータ完全性を保証することと、リンク管理である。データリンク層154間では、リンク管理やフロー制御のためのパケットのやり取りを行う。このパケットは、トランザクションレイヤパケット(TLP)と区別するために、データリンクレイヤパケット(DLLP)と呼ばれる。
物理層155は、ドライバ、入力バッファ、パラレル−シリアル/シリアル−パラレル変換器、PLL、インピーダンス整合回路といったインタフェース動作に必要な回路を含んでいる。また、論理的な機能としてインタフェースの初期化・保守の機能を持つ。物理層155は、データリンク層154/トランザクション層153を実際のリンクで使用される信号技術から独立させる役目も持っている。
PCI Expressは、従来のPCIと同様にコンフィグレーション空間を持つが、その大きさは従来のPCIが256バイトであるのに対して、図10に示すように、4096バイトへと拡張されている。これにより、多数のデバイス固有レジスタセットを必要とするデバイス(ホストブリッジなど)に対しても、将来的に十分な空間が確保されている。PCI Expressでは、コンフィグレーション空間へのアクセスは、フラットなメモリ空間へのアクセス(コンフィグレーションリード/ライト)で行われ、バス/デバイス/機能/レジスタ番号はメモリアドレスにマップされている。
PCI Express のアーキテクチャの中心となっているトランザクション層153、データリンク層154、物理層155について、各々詳細に説明する。
トランザクション層153の主な役割は、前述したように、上位のソフトウェア層151と下位のデータリンク層154との間でトランザクションレイヤパケット(TLP)の組み立てと分解を行うことである。
PCI Expressでは、従来のPCIでサポートされていたメモリ空間(メモリ空間とのデータ転送用)、I/O空間(I/O空間とのデータ転送用)、コンフィグレーション空間(デバイスのコンフィグレーションとセットアップ用)に加えて、メッセージ空間(PCI Expressデバイス間のインバンドでのイベント通知や一般的なメッセージ送信(交換)用…割り込み要求や確認は、メッセージを「仮想ワイヤ」として使用することにより伝達される)が追加され、4つのアドレス空間が定義されている。各々の空間に対してトランザクションタイプが定義されている(メモリ空間、I/O空間、コンフィグレーション空間は、リード/ライト、メッセージ空間は基本(ベンダ定義含む))。
PCI Expressは、パケット単位で通信を行う。図9に示したトランザクションレイヤパケット(TLP)のフォーマットにおいて、ヘッダのヘッダ長は3DW(DWはダブルワードの略;合計12バイト)又は4DW(16バイト)で、トランザクションレイヤパケット(TLP)のフォーマット(ヘッダ長とペイロードの有無)、トランザクションタイプ、トラフィッククラス(TC)、アトリビュートやペイロード長などの情報が含まれる。パケット内の最大ペイロード長は1024DW(4096バイト)である。
上位のソフトウェアは、トラフィッククラス(TC)を使用することによりトラフィックの差別化(優先度をつける)を行うことができる。例えば、映像データをネットワークのデータよりも優先して転送する、といったことが可能となる。トラフィッククラス(TC)はTC0からTC7まで8つある。
受信バッファのオーバーフローを避け、伝送順序を確立するためにフロー制御(FC:Flow Control)が行われる。フロー制御は、リンク間のポイントツーポイントで行われ、エンドツーエンドではない。従って、フロー制御により最終的な相手(コンプリータ)にパケットが届いたことを確認することはできない。
データリンク層154の主な役割は、前述したように、リンク上の2つのコンポーネント間での信頼性の高いトランザクションレイヤパケット(TLP)交換機能を提供することである。
トランザクション層153から受け取ったトランザクションレイヤパケット(TLP)に対しては、先頭に2バイトのシーケンス番号、末尾に4バイトのリンクCRC(LCRC)を付加して、物理層155に渡す(図9参照)。トランザクションレイヤパケット(TLP)は、リトライバッファに保管され、相手から受信確認(ACK)が届くまで再送される。トランザクションレイヤパケット(TLP)の送信に失敗が続いた場合は、リンク異常であると判断して物理層155に対してリンクの再トレーニングを要求する。リンクのトレーニングが失敗した場合、データリンク層154の状態はインアクティブに遷移する。
トランザクションレイヤパケット(TLP)は、物理層から送信されるときに自動的に図12に示すようなデータリンクレイヤパケット(DLLP)に分割されて各レーンに送信される。データリンク層154が生成するパケットは、データリンクレイヤパケット(DLLP)と呼ばれ、データリンク層154間でやり取りされる。データリンクレイヤパケット(DLLP)には、
・Ack/Nak:TLPの受信確認、リトライ(再送)
・InitFC1/InitFC2/UpdateFC:フロー制御の初期化とアップデート
・電源管理のためのDLLP
なる種類がある。
図8中に示す物理層155の論理サブブロック156での主な役割は、データリンク層154から受け取ったパケットを電気サブブロック157で送信できる形式に変換することである。また、物理層155を制御/管理する機能も有する。
PCI Expressは、連続した“0”や“1”が続かないように(長い期間、クロス・ポイントが存在しない状態が続かないようにするため)、データ符号化に8B/10B変換を用いる。変換されたデータは、図13中に示すように、シリアル変換され、LSBからレーン上に送信される。ここに、レーンが複数ある場合は(図13はx4リンクの場合を例示している)、符号化の前にデータがバイト単位で各レーンに割り振られる。この場合、一見パラレル・バスのようにみえるが、レーン毎に独立した転送を行うので、パラレル・バスで問題となるスキューが大幅に緩和される。
リンクの消費電力を低く抑えるために、図14に示すように、L0/L0s/L1/L2というリンクステートが定義されている。
物理層155の電気サブブロック157での主な役割は、論理サブブロック156でシリアル化されたデータをレーン上に送信することと、レーン上のデータを受信して論理サブブロック156に渡すことである。
リンクの送信側では、ACカップリング用のコンデンサが実装される。これにより、送信側と受信側のDCコモンモード電圧が同一である必要がなくなる。このため、送信側と受信側で異なる設計、半導体プロセス、電源電圧を使用することが可能となる。
PCI Expressでは、前述したように、8B/10Bエンコーディングによってできるだけ連続した“0”や“1”が続かないように処理されるが、連続した“0”や“1”が続くこともある(最大5回)。この場合、送信側はデエンファシス転送を行わなければならないことが規定されている。同一極性のビットが連続する場合は、2つ目のビットからは差動電圧レベル(振幅)を3.5±0.5dB落とすことで、受信側で受け取る信号のノイズ・マージンを稼ぐ必要がある。これを、デエンファシスという。伝送路の周波数依存性減衰のため、変化するビットの場合は高周波成分が多く、減衰により受信側の波形が小さくなるが、変化しないビットの場合は高周波成分が少なく、相対的に受信側の波形が大きくなる。このため、受信側での波形を一定とするためにデエンファシスを行う。
次に、本実施の形態は上述したPCI Expressの技術を活用したAdvanced Switchを利用するものであり、本実施の形態の前提として当該Advanced Switchの概要について説明する。
次に、Advanced Switch技術の概要について説明する。
AS(Advanced Switching)はPCI Expressの特徴である、高速性、バンド幅のスケーラビリティ、階層構造による物理層の拡張性、データの信頼性等に加えて、以下に示す、
・動画等のunreliable(lossy)パケット伝送への対応
・マルチキャスト、ブロードキャストパケットへの対応
・カプセル化によるマルチプロトコル伝送
・高速な独自のパスルーティング方式の採用
・輻輳管理機能のサポート
・ファブリック構造への対応
などのAS(Advanced Switching)独自の特徴がある。
図20は、本実施の形態の情報処理装置1の構成例を示す概略ブロック図である。本実施の形態の情報処理装置1は、例えばMFP等の機器に適用されるもので、内部のデータバス2として高速シリアル規格のPCI Expressを用い、スイッチ3を介してRootComplexとなるコントローラ4とEndpointとなるプロッタ5、スキャナ6を接続する。
本実施の形態は、それぞれ記憶デバイス(HDD8、メモリ9)を搭載した複数の情報処理装置1をAS網20を介して相互に接続し、情報処理装置1間でお互いが記憶デバイス(HDD8、メモリ9)の空き領域を共有することによって、大容量の画像データの記憶が必要な印刷処理の性能を向上させるようにしたものである。この点について、以下に詳述する。
次に、情報処理装置1(A)のコントローラ4が他の情報処理装置1(B,C,D)に搭載されている記憶デバイス(HDD8、メモリ9)の空き領域を使って、大量の画像データの一時保存が必要な処理を行うシステム動作について説明する。
「PCI Express Base Specification Revision 1.0a」(http://www.pcisig.com/)
に記載されている。このメッセージパケットは、情報処理装置1(A)のASブリッジ回路7でASパケットに変換され、AS網20に繋がっている全ての情報処理装置1(B,C,D)へと転送される。これにより、検索要求をネットワーク上の全ての情報処理装置1に対して同報することができる。
7 ブリッジ手段
8,9 記憶デバイス
20 ネットワーク
Claims (20)
- 少なくとも1以上の他の装置を、ネットワークを介して接続可能な情報処理装置において、
前記情報処理装置の起動時に、前記ネットワーク上の前記他の装置に搭載されたデータを記憶可能な記憶デバイスの空き容量を、前記ネットワークを介して検索する空き容量検索手段と、
この空き容量検索手段により検索された前記記憶デバイスを備えた所望の前記他の装置に対し、前記ネットワークを介して前記記憶デバイスの利用要求を発行する利用要求発行手段と、
前記記憶デバイスの利用要求の発行先である前記他の装置から、前記ネットワークを介して当該他の装置の前記記憶デバイスの空き領域の利用権を受領する空き領域利用権受領手段と、
前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用して情報処理を実行する情報処理手段と、
を備えることを特徴とする情報処理装置。 - 前記記憶デバイスの空き領域の前記利用権の提供の中断の通知を受信した場合、実行中の処理の中断が可能となった時点で処理を一時停止し、中断を受け付けたことを前記利用権の中断を発行した前記他の装置に対して送信する処理中断手段を備える、
ことを特徴とする請求項1記載の情報処理装置。 - 装置内部のバスはPCI Express規格であって、前記ネットワークはAdvanced Switch規格の高速シリアル伝送路と通信網からなるpeer to peer接続のネットワークであり、
PCI Expressプロトコルのパケットを取り込んだAS(Advanced Switch)パケットを前記ネットワークに出力し、前記ネットワークから受け取ったASパケットをPCI Expressプロトコルのパケットに変換するブリッジ手段を備える、
ことを特徴とする請求項1または2記載の情報処理装置。 - 前記空き容量検索手段は、前記情報処理装置の起動時に、検索要求の情報を含んだPCI Express規格のメッセージパケットを、ブロードキャスト通信によって前記他の装置に対して送信する、
ことを特徴とする請求項3記載の情報処理装置。 - 前記利用要求発行手段は、利用要求を所望の前記他の装置のみを宛先としたメッセージパケットまたはメモリライトによる割り込みパケットにより送信する、
ことを特徴とする請求項3記載の情報処理装置。 - 前記割り込みパケットには、利用したい前記記憶デバイスおよび使用容量を含む、
ことを特徴とする請求項5記載の情報処理装置。 - 前記情報処理手段は、印刷処理の際のジャムバックアップ領域用に、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する、
ことを特徴とする請求項1記載の情報処理装置。 - 前記情報処理手段は、集約印刷処理の際の画像展開領域として、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する、
ことを特徴とする請求項1記載の情報処理装置。 - 前記情報処理手段は、電子ソート処理を行う際の画像展開領域として、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する、
ことを特徴とする請求項1記載の情報処理装置。 - 前記情報処理手段は、複数の画像データの合成処理を行う際の画像展開領域として、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する、
ことを特徴とする請求項1記載の情報処理装置。 - ネットワークを介して接続可能な情報処理装置間における記憶デバイス共有方法であって、
前記情報処理装置の起動時に、前記ネットワーク上の前記他の装置に搭載されたデータを記憶可能な記憶デバイスの空き容量を、前記ネットワークを介して検索する空き容量検索工程と、
この空き容量検索工程により検索された前記記憶デバイスを備えた所望の前記他の装置に対し、前記ネットワークを介して前記記憶デバイスの利用要求を発行する利用要求発行工程と、
この利用要求発行工程により利用要求を受け付け、要求元に対して利用可能な前記記憶デバイスの利用権を通知する利用権通知工程と、
前記記憶デバイスの利用要求の発行先である前記他の装置から、前記ネットワークを介して当該他の装置の前記記憶デバイスの空き領域の利用権を受領する空き領域利用権受領工程と、
前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用して情報処理を実行する情報処理工程と、
を含むことを特徴とする記憶デバイス共有方法。 - 前記記憶デバイスの空き領域の利用権を提供している前記他の装置が、前記利用権の提供を中断することを通知する利用権提供中断工程と、
前記記憶デバイスの空き領域の前記利用権の提供の中断の通知を受信した場合、実行中の処理の中断が可能となった時点で処理を一時停止し、中断を受け付けたことを前記利用権の中断を発行した前記他の装置に対して送信する処理中断工程と、
を含むことを特徴とする請求項11記載の記憶デバイス共有方法。 - 装置内部のバスはPCI Express規格であって、前記ネットワークはAdvanced Switch規格の高速シリアル伝送路と通信網からなるpeer to peer接続のネットワークであり、
PCI Expressプロトコルのパケットを取り込んだAS(Advanced Switch)パケットを前記ネットワークに出力し、前記ネットワークから受け取ったASパケットをPCI Expressプロトコルのパケットに変換する工程を含む、
ことを特徴とする請求項11または12記載の記憶デバイス共有方法。 - 前記空き容量検索工程は、前記情報処理装置の起動時に、検索要求の情報を含んだPCI Express規格のメッセージパケットを、ブロードキャスト通信によって前記他の装置に対して送信する、
ことを特徴とする請求項13記載の記憶デバイス共有方法。 - 前記利用要求発行工程は、利用要求を所望の前記他の装置のみを宛先としたメッセージパケットまたはメモリライトによる割り込みパケットにより送信する、
ことを特徴とする請求項13記載の記憶デバイス共有方法。 - 前記割り込みパケットには、利用したい前記記憶デバイスおよび使用容量を含む、
ことを特徴とする請求項15記載の記憶デバイス共有方法。 - 前記情報処理工程は、印刷処理の際のジャムバックアップ領域用に、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する、
ことを特徴とする請求項11記載の記憶デバイス共有方法。 - 前記情報処理工程は、集約印刷処理の際の画像展開領域として、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する、
ことを特徴とする請求項11記載の記憶デバイス共有方法。 - 前記情報処理工程は、電子ソート処理を行う際の画像展開領域として、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する、
ことを特徴とする請求項11記載の記憶デバイス共有方法。 - 前記情報処理工程は、複数の画像データの合成処理を行う際の画像展開領域として、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する、
ことを特徴とする請求項11記載の記憶デバイス共有方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005274609A JP4828899B2 (ja) | 2005-09-21 | 2005-09-21 | 情報処理装置および記憶デバイス共有方法 |
US11/523,054 US7698484B2 (en) | 2005-09-21 | 2006-09-19 | Information processor configured to detect available space in a storage in another information processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005274609A JP4828899B2 (ja) | 2005-09-21 | 2005-09-21 | 情報処理装置および記憶デバイス共有方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007087083A JP2007087083A (ja) | 2007-04-05 |
JP4828899B2 true JP4828899B2 (ja) | 2011-11-30 |
Family
ID=37974008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005274609A Expired - Fee Related JP4828899B2 (ja) | 2005-09-21 | 2005-09-21 | 情報処理装置および記憶デバイス共有方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4828899B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5182201B2 (ja) * | 2009-04-14 | 2013-04-17 | 富士通株式会社 | ストレージ制御プログラム、ストレージシステム、およびストレージ制御方法 |
JP5577776B2 (ja) | 2010-03-17 | 2014-08-27 | 株式会社リコー | メモリ制御装置及びマスクタイミング制御方法 |
US9135200B2 (en) | 2013-06-28 | 2015-09-15 | Futurewei Technologies, Inc. | System and method for extended peripheral component interconnect express fabrics |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000330752A (ja) * | 1999-05-20 | 2000-11-30 | Canon Inc | 画像形成装置、画像形成システム、画像形成方法および記憶媒体 |
JP2005004349A (ja) * | 2003-06-10 | 2005-01-06 | Hitachi Ltd | ストレージシステムの制御方法、ストレージシステム、及びストレージ装置 |
JP4564740B2 (ja) * | 2003-11-12 | 2010-10-20 | 株式会社リコー | 画像機器システム |
-
2005
- 2005-09-21 JP JP2005274609A patent/JP4828899B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007087083A (ja) | 2007-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4928732B2 (ja) | データ転送システム及び電子機器 | |
EP1681817B1 (en) | Communication apparatus, electronic apparatus, imaging apparatus | |
JP4704050B2 (ja) | データ転送システム及び電子機器 | |
JP2007087082A (ja) | 情報処理装置およびオプションデバイス共有方法 | |
JP2008021024A (ja) | 情報処理装置およびデータ通信装置 | |
JP4564855B2 (ja) | データ転送システム及び電子機器 | |
JP2008172727A (ja) | 制御装置および画像処理システム | |
JP5151176B2 (ja) | データ通信装置、画像処理システムおよびデータ通信方法 | |
JP4308680B2 (ja) | 画像形成装置 | |
JP4287325B2 (ja) | 画像システム | |
JP4564740B2 (ja) | 画像機器システム | |
JP4777723B2 (ja) | 情報処理システム、プログラムおよびデータ転送方法 | |
JP4928715B2 (ja) | シリアルデータ転送装置、画像出力装置、画像入力装置及び画像形成装置 | |
JP4828899B2 (ja) | 情報処理装置および記憶デバイス共有方法 | |
JP5218377B2 (ja) | 画像形成システム | |
JP5176764B2 (ja) | データ通信システム、画像処理システム、及びデータ通信方法 | |
JP2005354658A (ja) | 画像形成システム | |
JP2007282187A (ja) | 情報処理装置、情報処理システムおよびデータ通信方法 | |
JP2007226494A (ja) | データ転送システム | |
JP4824422B2 (ja) | 制御装置、画像処理システムおよびデータ転送経路切替方法 | |
JP4690828B2 (ja) | 情報処理システム、プログラムおよびパケット通信方法 | |
JP2005332372A (ja) | 画像処理装置及び画像形成装置 | |
JP2007272871A (ja) | 情報処理装置およびデータ通信方法 | |
JP2005346629A (ja) | 画像処理装置 | |
JP4607706B2 (ja) | 画像処理システム、プログラムおよびジョブ実行方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110915 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4828899 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |