JP4848188B2 - 複数のメモリ領域を有する記憶装置を有するユニット及びメモリ制御システム - Google Patents
複数のメモリ領域を有する記憶装置を有するユニット及びメモリ制御システム Download PDFInfo
- Publication number
- JP4848188B2 JP4848188B2 JP2006009258A JP2006009258A JP4848188B2 JP 4848188 B2 JP4848188 B2 JP 4848188B2 JP 2006009258 A JP2006009258 A JP 2006009258A JP 2006009258 A JP2006009258 A JP 2006009258A JP 4848188 B2 JP4848188 B2 JP 4848188B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- data
- memory
- storage device
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
Description
更に、本発明のメモリ制御システムにおいて、前記複数のユニットの一つは、当該ユニット及び他のユニットの前記複数のメモリ領域の夫々のサイズを設定することができる領域サイズ設定手段を有することができる。
図2は、本発明のメモリ制御システムの例を表わすブロック図である。図2において、メモリ制御システム2は、第一のユニット21及び第二のユニット22を有する。第一のユニット21は記憶装置211及び制御装置212を有し、同じく、第二のユニット22は、記憶装置221及び制御装置222を有する。記憶装置211及び221は、データを記憶するための装置であって、バスマスタ213及び223と、バススレーブ214及び224と、共有領域215及び225と、キャッシュ領域216及び226と、非共有領域217及び227とを夫々有する。バスマスタ213及び223は、他のユニットへデータを転送する手段である。バススレーブ214及び224は、他のユニットから転送されたデータを受ける手段である。共有領域215及び225は、バスマスタ213及び223の夫々により管理されるメモリ領域である。キャッシュ領域216及び226は、バススレーブ214及び224の夫々により管理されるメモリ領域である。この点で、バスマスタがキャッシュ領域を管理し、バススレーブが共有領域を管理する従来技術と異なる。非共有領域217及び227は、バスマスタ213及び223又はバススレーブ214及び224のいずれによっても認識されないメモリ領域である。制御装置212及び222は、記憶装置211及び221の夫々を制御する装置であって、制御装置212のみがメモリ領域サイズ設定手段218を有する。メモリ領域サイズ設定手段218は、共有領域215及びキャッシュ領域216の領域サイズを設定する手段であって、当該手段が組み込まれている第一のユニット21以外のユニット22の共有領域225及び226の領域サイズも設定することができる。また、第一のユニット21の記憶装置211及び第二のユニット22の記憶装置221は、実際には、一つの記憶装置20の中に存在しても良い。
バスマスタ及びバススレーブによるデータ転送について、図3を参照して更に詳細に説明する。図3は、図2の記憶装置の詳細なブロック図の例である。
次に、図2のメモリ領域サイズ設定手段218による記憶装置のメモリ領域のサイズ設定について詳細に説明する。
上述した本発明によるシステムの記憶装置間のデータ転送要求において、データ転送を受ける側の記憶装置は、データ転送要求を拒否した場合に、後に拒否したデータ転送要求が再送されるように未転送要求の情報を保存した。しかし、データ転送を行う側の記憶装置又はその記憶装置を有するユニットが、拒否されたデータ転送要求を所定のタイミングで再度発行する手段を有しても良い。
12,42 CPU
13,43 HDD
14,47,53,63 メモリ
15 チップセットMCH
16,51 画処理DSP
17,52 スキャナ
18,46 プロッタ
19,44 I/F部
2 メモリ制御システム
21,22,48,49,54,55,61 ユニット
211,212,31,32,471,472,531,532,631 記憶装置
212,222 制御装置
213,223,311 バスマスタ
214,224,321 バススレーブ
215,225,312,322 共有領域
216,226,313,323 キャッシュ領域
217,227,314,324 非共有領域
218 メモリ領域サイズ設定手段
315 データ書込み監視手段
316 データ転送要求手段
317 データ送信手段
325 データ受信手段
45 ROM
473 IOマスタ
474,533,534,632 IOスレーブ
62 FAX
Claims (15)
- 複数のメモリ領域を有する記憶装置であって、他の装置と接続された記憶装置において、
前記複数のメモリ領域に対応してバスマスタ及び/又はバススレーブを有し、
前記バスマスタに対応するメモリ領域に対するデータの書込みを監視するデータ書込み監視手段と、
該データ書込み監視手段により前記バスマスタに対応するメモリ領域に対するデータの書込みが検出された場合に、前記他の装置に対して前記データの転送を要求するデータ転送要求手段と、
前記他の装置に前記データを送信するデータ送信手段と、
前記バススレーブが前記他の装置からのデータ転送要求に応じて、前記他の装置から転送されたデータを受けて、前記バススレーブに対応するメモリ領域に格納するデータ受信手段と
を有し、
前記データ受信手段は、前記データ転送要求を拒否する場合に、該拒否したデータ転送要求が後に再送されるように、未転送要求の情報を非共有領域に保存する、ことを特徴とする記憶装置。 - 前記複数のメモリ領域は、前記バスマスタ及び前記バススレーブによって認識されない領域を有することを特徴とする、請求項1記載の記憶装置。
- 前記バスマスタ及び前記バススレーブによって認識されない領域は、中間バッファとして前記他の装置に送信されるべきデータを一時的に保存することを特徴とする、請求項2記載の記憶装置。
- 前記複数のメモリ領域の夫々のサイズを設定することができる領域サイズ設定手段を更に有することを特徴とする、請求項1記載の記憶装置。
- CPU、HDD制御回路、ROM制御回路又はROMのいずれかを更に有することを特徴とする、請求項1記載の記憶装置。
- 請求項1乃至5のうちいずれか一項に記載の記憶装置を有するスキャナユニットであって、
スキャナから入力された画像データを制御する画像データ制御手段と、
前記複数のメモリ領域に前記画像データを書き込む画像データ書込手段とを更に有することを特徴とする、スキャナユニット。 - 請求項1乃至5のうちいずれか一項に記載の記憶装置を有するDSPユニットであって、
前記他の装置から転送された画像データに対して色変換又は階調処理を実行する画像データ処理手段を更に有することを特徴とする、DSPユニット。 - 請求項1乃至5のうちいずれか一項に記載の記憶装置を有するプロッタユニットであって、
前記他の装置から転送されて、前記複数のメモリ領域に格納された原稿データを印刷出力する原稿データ印刷出力手段を更に有することを特徴とする、プロッタユニット。 - 請求項1乃至5のうちいずれか一項に記載の記憶装置を有するFAXユニットであって、
前記他の装置から転送されて、前記複数のメモリ領域に格納された画像データを外部へ出力する画像データ出力手段と、
外部から送信された画像データを受信して、前記複数のメモリ領域に格納する画像データ入力手段とを更に有することを特徴とする、FAXユニット。 - 複数のメモリ領域を有する記憶装置を有する複数のユニットから成るメモリ制御システムにおいて、
前記記憶装置は、前記複数のメモリ領域に対応してバスマスタ及び/又はバススレーブを有し、
前記バスマスタに対応するメモリ領域に対するデータの書込みを監視するデータ書込み監視手段と、
該データ書込み監視手段により前記バスマスタに対応するメモリ領域に対するデータの書込みが検出された場合に、当該ユニット以外の他のユニットのバススレーブに対して前記データの転送を要求するデータ転送要求手段と、
前記他のユニットのバススレーブに前記データを送信するデータ送信手段と、
前記バススレーブが前記他のユニットのバスマスタからのデータ転送要求に応じて、前記他のユニットのバスマスタから転送されたデータを受けて、前記バススレーブに対応するメモリ領域に格納するデータ受信手段と
を有し、
前記データ受信手段は、前記データ転送要求を拒否する場合に、該拒否したデータ転送要求が後に再送されるように、未転送要求の情報を非共有領域に保存する、ことを特徴とするメモリ制御システム。 - 前記複数のユニットの一つは、当該ユニット及び他のユニットの前記複数のメモリ領域の夫々のサイズを設定することができる領域サイズ設定手段を有することを特徴とする、請求項10記載のメモリ制御システム。
- 前記他のユニットは、前記領域サイズ設定手段を有するユニット以外のユニットに、前記複数のメモリ領域の夫々のサイズを設定することを許可する情報を有することを特徴とする、請求項11記載のメモリ制御システム。
- 前記記憶装置間のデータ転送は、高速シリアルバスを介して成されることを特徴とする、請求項10記載のメモリ制御システム。
- 前記高速シリアルバスは、PCI−Express(登録商標)であることを特徴とする、請求項13記載のメモリ制御システム。
- 当該システム同士がアドバンストスイッチを介して接続されることを特徴とする、請求項10乃至14のうちいずれか一項記載のメモリ制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006009258A JP4848188B2 (ja) | 2006-01-17 | 2006-01-17 | 複数のメモリ領域を有する記憶装置を有するユニット及びメモリ制御システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006009258A JP4848188B2 (ja) | 2006-01-17 | 2006-01-17 | 複数のメモリ領域を有する記憶装置を有するユニット及びメモリ制御システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007193454A JP2007193454A (ja) | 2007-08-02 |
JP4848188B2 true JP4848188B2 (ja) | 2011-12-28 |
Family
ID=38449118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006009258A Expired - Fee Related JP4848188B2 (ja) | 2006-01-17 | 2006-01-17 | 複数のメモリ領域を有する記憶装置を有するユニット及びメモリ制御システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4848188B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5577776B2 (ja) | 2010-03-17 | 2014-08-27 | 株式会社リコー | メモリ制御装置及びマスクタイミング制御方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63190449A (ja) * | 1987-02-02 | 1988-08-08 | Iwatsu Electric Co Ltd | データ伝送装置 |
JP2003108514A (ja) * | 2001-10-01 | 2003-04-11 | Matsushita Electric Ind Co Ltd | バスブリッジ |
JP2004171209A (ja) * | 2002-11-19 | 2004-06-17 | Matsushita Electric Ind Co Ltd | 共有メモリデータ転送装置 |
JP4564740B2 (ja) * | 2003-11-12 | 2010-10-20 | 株式会社リコー | 画像機器システム |
-
2006
- 2006-01-17 JP JP2006009258A patent/JP4848188B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007193454A (ja) | 2007-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3660182B2 (ja) | 画像処理装置 | |
JP5438371B2 (ja) | 画像処理装置および画像処理方法 | |
JP4848188B2 (ja) | 複数のメモリ領域を有する記憶装置を有するユニット及びメモリ制御システム | |
JP3920168B2 (ja) | 画像形成装置とその制御方法並びに画像形成システム及び記録媒体 | |
JP5340058B2 (ja) | 画像処理装置、その制御方法及びプログラム | |
JP2017156924A (ja) | 情報処理装置、データ転送装置、データ転送装置の制御方法、及びプログラム | |
US20080285061A1 (en) | Image forming apparatus, image forming method and computer readable information recording medium | |
JP5338538B2 (ja) | 画像処理装置、その制御方法および制御プログラム | |
JP4474873B2 (ja) | 画像処理装置 | |
JP6833491B2 (ja) | 情報処理装置 | |
JP2006338232A (ja) | 通信システム | |
KR100570786B1 (ko) | 복합기기의 제어기 | |
JP2018118477A (ja) | 画像処理装置とその制御方法、及びプログラム | |
JP2009064341A (ja) | データ転送システム | |
JP7180463B2 (ja) | 画像形成装置 | |
JP3221430B2 (ja) | 画像処理装置 | |
JP3670918B2 (ja) | 画像処理装置 | |
JP2006309444A (ja) | データ処理システム | |
JP5245803B2 (ja) | 画像処理装置及び画像処理モジュール | |
JP4400498B2 (ja) | 割込み制御方法及びデータ処理システム | |
JP4143246B2 (ja) | 画像形成システム | |
JP3825796B2 (ja) | 画像処理装置 | |
JP2001338286A (ja) | 画像処理方法と装置 | |
JP4158575B2 (ja) | データ処理システム | |
JP2001318494A (ja) | 画像形成装置、その制御方法および記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110927 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111017 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |