JP2007193454A - 複数のメモリ領域を有する記憶装置を有するユニット及びメモリ制御システム - Google Patents

複数のメモリ領域を有する記憶装置を有するユニット及びメモリ制御システム Download PDF

Info

Publication number
JP2007193454A
JP2007193454A JP2006009258A JP2006009258A JP2007193454A JP 2007193454 A JP2007193454 A JP 2007193454A JP 2006009258 A JP2006009258 A JP 2006009258A JP 2006009258 A JP2006009258 A JP 2006009258A JP 2007193454 A JP2007193454 A JP 2007193454A
Authority
JP
Japan
Prior art keywords
unit
data
memory
bus
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006009258A
Other languages
English (en)
Other versions
JP4848188B2 (ja
Inventor
Keiichi Iwasaki
敬一 岩崎
Junichi Ikeda
純一 池田
Koji Oshikiri
幸治 押切
Hiroo Kitagawa
博雄 北川
Tomonori Tanaka
智憲 田中
Hiroyuki Kanehara
弘幸 金原
Hidetake Tanaka
秀岳 田中
Itsuki Hamaguchi
巖 浜口
Toshihiro Tsukagoshi
敏弘 塚越
Naoki Tsumura
直樹 津村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2006009258A priority Critical patent/JP4848188B2/ja
Publication of JP2007193454A publication Critical patent/JP2007193454A/ja
Application granted granted Critical
Publication of JP4848188B2 publication Critical patent/JP4848188B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)

Abstract

【課題】容量の大きいデータを転送する場合でも高速なデータ転送を可能とするユニット及びメモリ制御システムを提供する。
【解決手段】他のユニット32と接続されたユニット31において、記憶装置311は、メモリ領域315及び316に対応してバスマスタ313及びバススレーブ314を有し、バスマスタ313は、バスマスタ313に対応するメモリ領域315に対するデータの書込みを監視するデータ書込み監視手段と、データ書込み監視手段によりメモリ領域315に対するデータの書込みが検出された場合に、ユニット32に対してデータの転送を要求するデータ転送要求手段と、ユニット32にデータを送信するデータ送信手段とを有し、バススレーブ314は、ユニット32からのデータ転送要求に応じて、ユニット32から転送されたデータを受けて、バススレーブ314に対応するメモリ領域に格納するデータ受信手段を有する。
【選択図】図3

Description

本発明は、複数のメモリ領域を有する記憶装置を有するユニット、及び複数のそのようなユニットから成るメモリ制御システムに関する。
スキャナ、ファクシミリ、レーザープリンタ(LP)、多機能プリンタ(MFP)等のような画像形成装置においては、装置の機能を実行する各ユニットの間で転送されるデータは、多くの場合、ハードディスクドライブ(HDD)又は大容量の不揮発性メモリ等の記憶装置を介して伝送される。従って、各ユニットと記憶装置との間のデータ転送バスにデータが集中し、データの転送速度が遅くなるといった問題が生ずる。
データの転送速度を確保するために、PCI−Express(登録商標)バスのような高速シリアルバスが使用される。PCI−Express(登録商標)バスを使用したシステムでは、各ユニット間で転送されるデータは、システムの最上位に置かれるルートコンプレックスを経ることなく適切に伝送されることが可能である。
特開2005−148896公報(特許文献1参照。)には、PCI−Express(登録商標)システムにより複数の画像機器間のデータ転送を行う画像形成システムにおいて、ルートコンプレックスを介さずにデータ転送を行うことで転送速度の高速化を実現する技術が開示されている。
また、画像形成装置として、図1の画像形成装置が知られている。図1の画像形成装置は、コントローラASIC(特定用途向け集積回路)11と、CPU(中央演算処理装置)12と、HDD(ハードディスクドライブ)13と、メモリ14と、チップセットMCH(メモリコントローラハブ)15と、画処理DSP(デジタルシグナルプロセッサ)16と、スキャナ17と、プロッタ18と、I/F(インターフェース)部19とを有する。コントローラASIC11は、画像形成装置を構成する各ユニットを制御するためのデバイスであって、圧縮手段111と、伸長手段112と、拡大・縮小手段113と、回転手段114と、その他の手段115とを有する。圧縮手段111は、画像データを圧縮するための手段であり、一方、伸長手段112は、圧縮された画像データを復元するための手段である。拡大・縮小手段113は、元の画像データに対して拡大又は縮小を行う手段であり、回転手段114は、元の画像データに対して回転を行う手段である。その他の手段115は、上述した手段により実行される画像データに対する処理以外の処理を実行するための手段等である。CPU12は、画像形成装置全体を制御するプログラムを実行するデバイスである。HDD13は、画像データを記憶するデバイスである。メモリ14は、RAM(ランダムアクセスメモリ)のような不揮発性のメモリであって、コントローラASIC11で実行される処理に使用される画像データを保存する。チップセットMCH15は、CPU12とメモリ14との間を接続するためのチップである。画処理DSP16は、画像データに対して色変換及び階調処理等を行うデバイスである。スキャナ17は、画像処理装置に置かれた原稿を画像データとして読み取る装置である。プロッタ18は、画像データを用紙に印刷出力する装置である。I/F部39は、PC(パーソナルコンピュータ)等の外部の端末を接続されて、該端末からのデータ等を受信する装置である。
図1の画像形成装置の動作を、画像形成装置に接続されたPC等の端末で作成された文書を2部以上印刷する場合を例として説明する。
先ず、PCから送られた文書データがI/F部19により受信される。次に、受信された文書データは、コントローラASIC11を介してメモリ14に格納される。拡大・縮小等の指示がある場合には、コントローラASIC11は、受信された文書に対して拡大/縮小手段113により拡大・縮小等の処理を実行して、処理した文書データをメモリ14に送る。メモリ14に格納されたデータはコントローラASIC11に送られ、1部目の文書はそのままプロッタ18より印刷出力する。2部目以降の文書データは、コントローラASIC31の圧縮手段111により圧縮されて、HDD13で記憶される。1部目の文書の印刷出力が終了した後、コントローラASIC11は、HDD13に記憶された2部目の文書データを取り出して、伸長手段112により圧縮されたデータを復元し、復元した文書データをプロッタ18に送る。3部目以降の文書データも同様に印刷される。
従来技術では、コントローラASIC11とHDD13及びプロッタ18との間の上記データ転送は、メモリ14と、コントローラASIC11とメモリ14との間のバスとを介して成される。
特開2005−148896公報
しかし、上述した従来技術では、低速印刷を高速印刷に、又は白黒印刷をカラー印刷にといったように印刷品質を上げると、転送されるデータ量が増えるために転送速度が低下してしまう。
従って、本発明は、容量の大きいデータを転送する場合でも高速なデータ転送を可能とするユニット及びメモリ制御システムを提供することを目的とする。
上記目的を達成するために、本発明のユニットは、複数のメモリ領域を有する記憶装置を有し、他のユニットと接続されたユニットであって、前記記憶装置は、前記複数のメモリ領域に対応してバスマスタ及び/又はバススレーブを有し、前記バスマスタは、該バスマスタに対応するメモリ領域に対するデータの書込みを監視するデータ書込み監視手段と、該データ書込み監視手段により前記バスマスタに対応するメモリ領域に対するデータの書込みが検出された場合に、前記他のユニットに対して前記データの転送を要求するデータ転送要求手段と、前記他のユニットに前記データを送信するデータ送信手段とを有し、前記バススレーブは、前記他のユニットからのデータ転送要求に応じて、前記他のユニットから転送されたデータを受けて、前記バススレーブに対応するメモリ領域に格納するデータ受信手段を有するように構成することができる。
このように、ユニットが記憶装置を有することにより、特定のバスに転送データが集中することがなくなり、容量の大きいデータを転送する場合でも高速なデータ転送を実現することが可能となる。
更に、本発明のユニットにおいて、前記複数のメモリ領域は、前記バスマスタ及び前記バススレーブによって認識されない領域を有することができる。
更に、本発明のユニットにおいて、前記バスマスタ及び前記バススレーブによって認識されない領域は、中間バッファとして前記他のユニットに送信されるべきデータを一時的に保存することができる。
更に、本発明のユニットは、前記複数のメモリ領域の夫々のサイズを設定することができる領域サイズ設定手段を更に有するように構成することができる。
これにより、他のユニットが同様の手段を有する必要がなくなり、ユニット規模を小さくすることが可能となる。
更に、本発明のユニットは、CPU、HDD制御回路、ROM制御回路又はROMのいずれかを更に有するように構成することができる。
これにより、他のユニットに対してマスタユニットとして動作することが可能となる。
更に、本発明のユニットは、スキャナユニットであって、スキャナから入力された画像データを制御する画像データ制御手段と、前記複数のメモリ領域に前記画像データを書き込む画像データ書込手段とを更に有するように構成することができる。
更に、本発明のユニットは、DSPユニットであって、当該ユニットに接続された他のユニットから転送された画像データに対して色変換又は階調処理を実行する画像データ処理手段を更に有するように構成することができる。
更に、本発明のユニットは、プロッタユニットであって、当該ユニットに接続された他のユニットから転送されて、前記複数のメモリ領域に格納された原稿データを印刷出力する原稿データ印刷出力手段を更に有するように構成することができる。
更に、本発明のユニットは、FAXユニットであって、当該ユニットに接続された他のユニットから転送されて、前記複数のメモリ領域に格納された画像データを外部へ出力する画像データ出力手段と、外部から送信された画像データを受信して、前記複数のメモリ領域に格納する画像データ入力手段とを更に有するように構成することができる。
以上により、画像形成装置に本発明のユニットを組み込むことが可能となる。
また、上記目的を達成するために、本発明のメモリ制御システムは、複数のメモリ領域を有する記憶装置を有する複数のユニットから成るメモリ制御システムであって、前記記憶装置は、前記複数のメモリ領域に対応してバスマスタ及び/又はバススレーブを有し、前記バスマスタは、該バスマスタに対応するメモリ領域に対するデータの書込みを監視するデータ書込み監視手段と、該データ書込み監視手段により前記バスマスタに対応するメモリ領域に対するデータの書込みが検出された場合に、当該ユニット以外の他のユニットのバススレーブに対して前記データの転送を要求するデータ転送要求手段と、前記他のユニットのバススレーブに前記データを送信するデータ送信手段とを有し、前記バススレーブは、前記他のユニットのバスマスタからのデータ転送要求に応じて、前記他のユニットのバスマスタから転送されたデータを受けて、前記バススレーブに対応するメモリ領域に格納するデータ受信手段を有するように構成することができる。
このようにバスを用いずにユニット間のデータ転送を記憶装置間で実行することにより、バスに転送データが集中することがなくなり、容量の大きいデータを転送する場合でも高速なデータ転送を実現することが可能となる
更に、本発明のメモリ制御システムにおいて、前記複数のユニットの一つは、当該ユニット及び他のユニットの前記複数のメモリ領域の夫々のサイズを設定することができる領域サイズ設定手段を有することができる。
これにより、一つのユニットをマスタユニットとして、残りのユニットをスレーブユニットとしてシステムを構成することが可能となる。
更に、本発明のメモリ制御システムにおいて、前記他のユニットは、前記領域サイズ設定手段を有するユニット以外のユニットに、前記複数のメモリ領域の夫々のサイズを設定することを許可する情報を有することができる。
これにより、マスタユニットを有するシステム同士が接続される場合、又は一つのシステム内に複数のマスタユニットが存在する場合等、様々にシステムを構成することが可能となる。
更に、本発明のメモリ制御システムにおいて、前記記憶装置間のデータ転送は、高速シリアルバスを介して成されることができる。
更に、本発明のメモリ制御システムにおいて、前記高速シリアルバスは、PCI−Express(登録商標)であるように構成することができる。
これにより、各ユニットの有する記憶装置は一つの記憶装置の分割された領域であって、前記一つの記憶装置内でユニット間のデータ転送を実行することが可能となる。
更に、本発明のメモリ制御ユニットは、当該システム同士がアドバンストスイッチを介して接続されるように構成することができる。
これにより、PCI−Express(登録商標)バスを用いたシステム同士を接続した場合に、システム間のデータ転送を単純化することが可能となる。
本発明によれば、容量の大きいデータを転送する場合でも高速なデータ転送を可能とするユニット及びメモリ制御システムを提供することが可能である。
本発明の実施例を添付の図面を参照して以下で説明する。
〔本発明のシステム構成〕
図2は、本発明のメモリ制御システムの例を表わすブロック図である。図2において、メモリ制御システム2は、第一のユニット21及び第二のユニット22を有する。第一のユニット21は記憶装置211及び制御装置212を有し、同じく、第二のユニット22は、記憶装置221及び制御装置222を有する。記憶装置211及び221は、データを記憶するための装置であって、バスマスタ213及び223と、バススレーブ214及び224と、共有領域215及び225と、キャッシュ領域216及び226と、非共有領域217及び227とを夫々有する。バスマスタ213及び223は、他のユニットへデータを転送する手段である。バススレーブ214及び224は、他のユニットから転送されたデータを受ける手段である。共有領域215及び225は、バスマスタ213及び223の夫々により管理されるメモリ領域である。キャッシュ領域216及び226は、バススレーブ214及び224の夫々により管理されるメモリ領域である。この点で、バスマスタがキャッシュ領域を管理し、バススレーブが共有領域を管理する従来技術と異なる。非共有領域217及び227は、バスマスタ213及び223又はバススレーブ214及び224のいずれによっても認識されないメモリ領域である。制御装置212及び222は、記憶装置211及び221の夫々を制御する装置であって、制御装置212のみがメモリ領域サイズ設定手段218を有する。メモリ領域サイズ設定手段218は、共有領域215及びキャッシュ領域216の領域サイズを設定する手段であって、当該手段が組み込まれている第一のユニット21以外のユニット22の共有領域225及び226の領域サイズも設定することができる。また、第一のユニット21の記憶装置211及び第二のユニット22の記憶装置221は、実際には、一つの記憶装置20の中に存在しても良い。
第一のユニット21において、制御装置212から記憶装置211の共有領域215へのデータの書き込みが発生すると、バスマスタ213は、第二のユニット22の記憶装置221にあるバススレーブ224に対して共有領域215に書き込まれたデータを転送する。バススレーブ224は、バススレーブ224の管理するキャッシュ領域226がフルであった場合には、バスマスタ213からのデータ転送を拒否する。この場合、バスマスタ213から転送されるべきデータは、一時的に非共有領域217に保存される。
第二のユニット22において、制御装置222が記憶装置221のキャッシュ領域226に格納されたデータを読み込むと、読み込まれた分だけキャッシュ領域226には空き領域が発生するので、バススレーブ224は、第一のユニット21のバスマスタ213に対して先に転送を拒否したデータの再送要求を発行する。バスマスタ213は、この再送要求を受けて、非共有領域に保存されたデータをバススレーブ224に転送する。バススレーブ224は、転送されたデータをキャッシュ領域226の空き領域に格納する。
同様に、第二のユニット22から第一のユニット21へのデータ転送を実行することができる。このような各ユニットの記憶装置間のデータ転送は、PCI−Express(登録商標)バスを使用することにより実現される。従って、各ユニット間の記憶装置間の接続は、PCI−Expressのバーチャルチャネルに対応する。
〔データ転送の詳細〕
バスマスタ及びバススレーブによるデータ転送について、図3を参照して更に詳細に説明する。図3は、図2の記憶装置の詳細なブロック図の例である。
図3において、第一の記憶装置31及び第二の記憶装置32は、図2の第一のユニット21の記憶装置211又は第二のユニット22の記憶装置221に相当する。第一の記憶装置31は、バスマスタ311と、共有領域312と、キャッシュ領域313と、非共有領域314とを有する。バスマスタ311は、図1のバスマスタ213及び223に相当し、データ書込み監視手段315と、データ転送要求手段316と、データ送信手段317とを有する。データ書込み監視手段315は、共有領域312にデータが書き込まれたか否かを監視する手段である。データ転送要求手段316は、第二の記憶装置32に対してデータ転送を要求する手段である。データ送信手段317は、共有領域312に書き込まれたデータを第二の記憶装置32に送信する手段である。一方、第二の記憶装置32は、バススレーブ321と、共有領域322と、キャッシュ領域323と、非共有領域324とを有する。バススレーブ321は、図2のバススレーブ214及び224に相当し、データ受信手段325を有する。データ受信手段325は、第一の記憶装置31からのデータ転送要求に応じて、第一の記憶装置31から転送されたデータを受けて、キャッシュ領域323に格納する手段である。
第一の記憶装置31において、データ書込み監視手段315が共有領域312へのデータの書き込みを検出すると、データ転送要求手段316は、第二の記憶装置32のバススレーブ321のデータ受信手段325に対してデータ転送要求を発行する。データ受信手段325は、データ転送要求手段316に対して、バススレーブ321の管理するキャッシュ領域323に空き領域がある場合には転送許可を返し、空き領域がない場合には転送拒否を返す。データ受信手段325は、転送拒否を返した場合には、後に拒否したデータ転送要求が再送されるように未転送要求の情報を非共有領域324に保存する。
データ転送要求手段316がデータ受信手段325から転送許可の応答を受けると、データ送信手段317は、共有領域312に書き込まれたデータを転送する。一方、データ転送要求手段316がデータ受信手段325から転送拒否の応答を受けると、共有領域312に書き込まれている転送されるべきデータは、一時的に非共有領域314に保存される。その後、第二の記憶装置32のキャッシュ領域323に空き領域が発生すると、データ受信手段325は、先に転送拒否の応答をした際に非共有領域324に保存した未転送要求に基づいて、第一の記憶装置31のデータ転送要求手段316に対して先に転送を拒否したデータの再送要求を発行する。データ転送要求手段316がデータ受信手段325からの再送要求を受けると、データ送信手段317は、非共有領域314に保存されたデータをデータ受信手段325に転送する。データ受信手段325は、転送されたデータをキャッシュ領域323の空き領域に格納する。
〔メモリ領域の設定〕
次に、図2のメモリ領域サイズ設定手段218による記憶装置のメモリ領域のサイズ設定について詳細に説明する。
メモリ領域サイズ設定手段218は、当該手段が組み込まれているユニット、即ち、第一のユニット21の記憶装置211の共有領域215及びキャッシュ領域216の領域サイズを設定する。当然のことながら、これらの領域のサイズが決まれば、非共有領域217のサイズも決まる。メモリ領域サイズ設定手段218は、更に、第一のユニット21以外のユニット、即ち、第二のユニット22の記憶装置221の共有領域225及びキャッシュ領域226の領域サイズを設定する。メモリ領域サイズ設定手段218を有し、このように自身及び他のユニットのメモリ領域サイズを設定することのできる第一のユニット21のようなユニットをマスタユニットと呼ぶ。一方、第二のユニット22のようなユニットをスレーブユニットと呼ぶ。
スレーブユニットは、非共有領域、共有領域及びキャッシュ領域の最小サイズ、データを共有するユニット先並びにデータをキャッシュするユニット先等のコンフィグ情報を有する。マスタユニットは、このコンフィグ情報に基づいて、スレーブユニットの各メモリ領域を設定する。あるいは、マスタユニットは、コンフィグ情報とは無関係にスレーブユニットのメモリ領域の設定を行っても良い。
また、スレーブユニットが複数存在する場合には、マスタユニットは、動的に一つのスレーブユニットの非共有領域(共有領域又はキャッシュ領域)の一部を共有領域とし、他のユニットのキャッシュ領域に割り当てることができる。即ち、マスタユニットは、みかけ上、他のユニットのメモリ領域を増やすことができる。
なお、メモリ領域サイズ設定手段218は、実際の装置では、CPU(中央演算処理装置)に含まれても良い。
次に、本発明による各ユニット間のデータ転送について、図4を参照して説明する。図4は、図1の従来技術による画像形成装置に本発明を適用した場合の構成例を表わすブロック図である。
図4において、画像形成装置は、コントローラASIC41と、CPU42と、HDD43と、I/F部44と、ROM(読み出し専用メモリ)45と、プロッタコントローラ46と、メモリ47とを有する。コントローラASIC41は、図1のコントローラASIC11に相当し、画像データを圧縮するための圧縮手段411と、圧縮された画像データを復元するための伸長手段412と、元の画像データに対して拡大又は縮小を行う拡大/縮小手段413とを有する。CPU42、HDD43及びI/F部44は、夫々、図1のCPU12、HDD13及びI/F部19に相当する。ROM45は、CPU42で実行されるプログラムが保存されたメモリである。プロッタコントローラ46は、図1のプロッタ18の一部に相当し、原稿データ印刷出力手段461を有する。原稿データ印刷出力手段461は、メモリ47に格納されている原稿データを印刷出力する手段である。メモリ47は、図1のメモリ14に相当し、記憶装置471及び472と、IOマスタ473と、IOスレーブ474とを有する。記憶装置の一つ471は、コントローラASIC41、CPU42、HDD43、I/F部44及びROM45と共に制御ユニット48を構成する制御ユニット用記憶装置であって、バスマスタ及びバススレーブと、バスマスタ及びバススレーブの夫々により管理されるメモリ領域である共有領域及びキャッシュ領域と、バスマスタ及びバススレーブのいずれによっても管理されないメモリ領域である非共有領域とを有する。他の記憶装置472は、プロッタコントローラ46と共にプロッタユニット49を構成するプロッタ用記憶装置であって、バススレーブと、バススレーブによって管理されるメモリ領域であるキャッシュ領域と、バススレーブによって管理されないメモリ領域である非共有領域とを有する。IOマスタ473は、制御ユニット48に含まれ、CPU42から出力された他のユニット49を制御するため信号を送信する手段である。IOスレーブ474は、プロッタユニット49に含まれ、IOマスタ473からの制御信号を受ける手段である。
図4の画像形成装置において、画像形成装置に接続されたPC等の端末で作成された文書を2部以上印刷する場合の動作を説明する。
先ず、PCから送られた文書データがI/F部44により受信される。次に、受信された文書データは、拡大・縮小等の指示がある場合には、コントローラASIC41の拡大/縮小手段413により拡大・縮小等の処理を成される。処理後、1部目の文書データは、制御ユニット用記憶装置471の共有領域に書き込まれ、2部目のデータは、更にコントローラASIC41の圧縮手段411により圧縮されて、HDD43に記憶される。制御ユニット用記憶装置471の共有領域に書き込まれた1部目の文書データは、制御ユニット用記憶装置471のバスマスタによりプロッタ用記憶装置472のバススレーブに送られて、このバススレーブに対応するプロッタ用記憶装置472のキャッシュ領域に格納される。プロッタコントローラ46の原稿データ印刷出力手段461は、キャッシュ領域に格納された文書データを読み込んで、それを印刷出力する。以上により1部目の文書が印刷される。
1部目の文書の印刷出力が終了した後、コントローラASIC41は、HDD43に圧縮されて記憶された2部目の文書データを読み込み、伸長手段412により元のデータに復元し、制御ユニット用記憶装置471の共有領域に書き込む。共有領域に書き込まれた2部目の文書データは、制御ユニット用記憶装置471のバスマスタによりプロッタ用記憶装置472のバススレーブに送られて、このバススレーブに対応するプロッタ用記憶装置472のキャッシュ領域に格納される。プロッタコントローラ46の原稿データ印刷出力手段461は、キャッシュ領域に格納された2部目の文書データを読み込んで、それを印刷出力する。3部目以降の文書データも同様に印刷される。
このような場合に、制御ユニット用記憶装置の非共有ユニットは、プロッタ用記憶装置472がそのキャッシュ領域に空き領域がないためにデータ転送を拒否した場合に、転送されるべきデータを一時的に保存するために使用されても良い。また、プロッタ用記憶装置の非共有領域は、記憶装置間のデータ転送に対して原稿データ印刷出力手段461の印刷出力処理が追いつかない場合に、印刷出力されるべきデータを一時的に保存するために使用されても良い。
更に、図1の画像形成装置に本発明を適用した場合の第二の実施例を図5を参照して説明する。図5は、図1の従来技術による画像形成装置に本発明を適用した場合の構成例を表わすブロック図である。
図5において、画像形成装置は、図4で示された制御ユニット48を有し、更に、DSPユニット54及びスキャナユニット55を有する。DSPユニット54は、画処理DSP51と、DSP用記憶装置531と、IOスレーブ533とを有する。画処理DSP51は、図1の画処理DSP16に相当し、画像データ処理手段511を有する。画像データ処理手段511は、画像データに対して色変換又は階調処理等の画像処理を実行する手段である。DSP用記憶装置531は、他のユニットから送信された画像データを受信して記憶し、画像データ処理手段511により色変換等の画像処理を成された画像データを記憶して他のユニットに送信するための手段であって、バスマスタ及びバススレーブと、バスマスタ及びバススレーブの夫々により管理されるメモリ領域である共有領域及びキャッシュ領域と、バスマスタ及びバススレーブのいずれによっても管理されないメモリ領域である非共有領域とを有する。IOスレーブ533は、制御ユニット48からの制御信号を受ける手段である。スキャナユニット55は、スキャナコントローラ52と、スキャナ用記憶装置532と、IOスレーブ534とを有する。スキャナコントローラ52は、図1のスキャナ17の一部に相当し、画像データ制御手段521及び画像データ書込み手段522を有する。画像データ制御手段521は、スキャナから入力された画像データを制御する手段であり、画像データ書込み手段522は、画像データ制御手段461で読み取られた画像データをスキャナ用記憶装置532の所定のメモリ領域に書き込む手段である。スキャナ用記憶装置532は、スキャナから入力された画像データを記憶して、他のユニットに送信する手段であって、バスマスタと、バスマスタによって管理されるメモリ領域である共有領域と、バスマスタによって管理されないメモリ領域である非共有領域とを有する。IOスレーブ534は、制御ユニット48からの制御信号を受ける手段である。制御ユニット用記憶装置471及びIOマスタ473と、DSP用記憶装置531及びIOスレーブ533と、スキャナ用記憶装置532及びIOスレーブ534とは、図1のメモリ14に相当するメモリ53に含まれる。
図5の画像形成装置において、スキャナで読み取った画像データを画像処理する場合の動作を説明する。
先ず、スキャナユニット55において、画像形成装置の原稿読み取り装置(図示せず。)に置かれた原稿が、スキャナコントローラ52の画像データ制御手段521で画像データとして読み取られる。次に、読み取られた画像データは、画像データ書込み手段522によりスキャナ用記憶装置532の共有領域に書き込まれる。
スキャナから入力された画像データに対して何らの画像処理も成されない場合には、この共有領域に対応するスキャナ用記憶装置532のバスマスタは、共有領域に書き込まれた画像データを制御ユニット48に送り、一方、スキャナから入力された画像データに対して画像処理が成される場合にはDSPユニット54に送る。DSPユニット54は、スキャナユニット55から送信された画像データをDSP用記憶装置531のバススレーブで受け、バススレーブに対応するキャッシュ領域にこの画像データを格納する。画像データ処理手段511は、キャッシュ領域に格納された画像データに対して、DSP用記憶装置531の非共有領域を中間バッファとして色変換及び階調処理等の画像処理を行う。処理後、画像データ処理手段511は、画像処理を成された画像データをDSP用記憶装置531の共有領域に書き込む。この共有領域に対応するDSP用記憶装置531のバスマスタは、画像処理を成された画像データを制御ユニット48に送る。
制御ユニット48は、スキャナユニット55又はDSPユニット54から送信された画像データを制御ユニット用記憶装置471のバススレーブで受け、バススレーブに対応するキャッシュ領域に格納する。コントローラASIC41は、キャッシュ領域に格納された画像データを読み込み、圧縮手段411により圧縮して、HDD43に記憶する。
また、図5の画像形成装置において、画像形成装置に接続された外部の端末から入力された画像データに上記画像処理を行う場合の動作を説明する。
先ず、制御ユニット48において、外部の端末から送られた画像データがI/F部44により受信される。次に、受信された画像データは、コントローラASIC41を介して制御ユニット用記憶装置471の共有領域に書き込まれる。この共有領域に対応する制御ユニット用記憶装置471のバスマスタは、共有領域に書き込まれた画像データをDSPユニット54に送る。DSPユニット54は、制御ユニット48から送信された画像データをDSP用記憶装置531のバススレーブで受け、バススレーブに対応するキャッシュ領域にこの画像データを格納する。以降のDSPユニット54での画像処理動作は、上記と同様である。
また、HDD43に記憶された画像データに対して画像処理を行う場合には、コントローラASIC41は、HDD43に圧縮されて記憶された画像データを読み込み、伸長手段412により元のデータに復元し、制御ユニット用記憶装置471の共有領域に書き込む。以降、上記と同様に、共有領域に書き込まれた画像データは、DSPユニット54に送られて、画像処理を成される。
また、スキャナユニット55から読み込まれた画像データと、DSPユニット54による画処理後にHDD43に記憶された画像データとは、実施例1で説明された動作に従って印刷出力されても良い。
更に、図4で示された画像形成装置に対して、ファクシミリ(FAX)機能を追加した場合の構成例を図6に示す。
図6の画像形成装置は、図4の画像形成装置と比較して、FAXユニット61が追加されている以外は同じ構成を有する。FAXユニット61は、画像形成装置においてファクシミリ機能を実行するユニットであって、FAXコントローラ62、FAX用記憶装置631と、IOスレーブ632とを有する。FAXコントローラ62は、外部の端末と画像データの送受信を行う装置であって、画像データ出力手段621及び画像データ入力手段622を有する。画像データ出力手段621は、他のユニットから転送された画像データを外部へ出力する手段であり、画像データ入力手段622は、外部から送信された画像データを受信して、FAX用記憶装置631の所定のメモリ領域に格納する入力手段である。FAX用記憶装置631は、他のユニットから転送された画像データを受信して記憶し、画像データ入力手段622により受信された外部からの画像データを記憶して他のユニットに送信するための手段であって、バスマスタ及びバススレーブと、バスマスタ及びバススレーブの夫々により管理されるメモリ領域である共有領域及びキャッシュ領域と、バスマスタ及びバススレーブのいずれによっても管理されないメモリ領域である非共有領域とを有する。IOスレーブ632は、制御ユニット48からの制御信号を受ける手段である。FAX用記憶装置631及びIOスレーブ632は、制御ユニットの記憶装置471等と共にメモリ63に含まれる。
図6の画像形成装置において、外部からの画像データをFAXユニットで受信する動作を説明する。
先ず、FAXユニット61において、外部から電話回線等を介して送信された画像データが、画像データ入力手段622で受信される。次に、画像データ入力手段622は、受信した画像データをFAX用記憶装置631の共有領域に書き込む。この共有領域に対応するFAX用記憶装置631のバスマスタは、共有領域に書き込まれた画像データを制御ユニット48に送る。制御ユニット48は、FAXユニット61から送信された画像データを制御ユニット用記憶装置471のバススレーブで受け、バススレーブに対応するキャッシュ領域に格納する。コントローラASIC41は、キャッシュ領域に格納された画像データを読み込み、圧縮手段411により圧縮して、HDD43に記憶する。
また、FAXユニット61で受信された画像データは、図5で示したDSPユニットに送られて画像処理を成されても良い。あるいは、プロッタユニット49に直接的に送られて印刷出力されても良い。
更に、図6の画像形成装置において、画像形成装置から外部へFAXユニットを介して画像データを送信する動作を説明する。
先ず、制御ユニット48において、コントローラASIC41は、HDD43に圧縮されて記憶された画像データを読み込み、伸長手段412により元のデータに復元し、制御ユニット用記憶装置471の共有領域に書き込む。この共有領域に対応する制御ユニット用記憶装置471のバスマスタは、共有領域に書き込まれた画像データをFAXユニット61に送る。FAXユニット61は、制御ユニット48から送信された画像データをFAX用記憶装置631のバススレーブで受け、バススレーブに対応するキャッシュ領域にこの画像データを格納する。画像データ出力手段621は、キャッシュ領域に格納された画像データを読み込んで、電話回線等を介して外部の装置にこの画像データを出力する。
ここまで、一つのマスタユニットと複数のスレーブユニットとから構成されるメモリ制御システムについて説明してきた。しかし、マスタユニットが複数存在しても良い。その場合、マスタユニット間の接続には、アドバンストスイッチを用いることが有利である。
アドバンストスイッチは、複数のPCI−Express(登録商標)システム間の信号の送受信を行うスイッチであり、該スイッチを介して接続される装置から構成されるネットワークであるアドバンストスイッチファブリックを管理するネットワーク管理手段を有するものであり、前記アドバンストスイッチファブリックにおいて、一つの装置が他の装置に送信する信号を送信側の装置の設定に従って送受信することが可能なソースルーティング機能と、プロトコルインターフェース間の変換を行うプロトコル間通信機能を有する。
図7は、アドバンストスイッチによる本発明のシステムの接続例を示す。一つのマスタユニットと複数のスレーブユニットとがPCI−Express(登録商標)を介して接続されているシステム71、72及び73が、夫々のマスタユニットを介してアドバンストスイッチ70により接続されている。
このように、複数のマスタユニットが存在する場合には、スレーブユニットの有するコンフィグ情報には、非共有領域、共有領域及びキャッシュ領域の最小サイズ、データを共有するユニット先並びにデータをキャッシュするユニット先の他に、更に、当該スレーブユニットの各メモリ領域の設定を行うマスタユニットの属性及びそのマスタユニットが設定すべきメモリ領域が含まれる。
〔変形例〕
上述した本発明によるシステムの記憶装置間のデータ転送要求において、データ転送を受ける側の記憶装置は、データ転送要求を拒否した場合に、後に拒否したデータ転送要求が再送されるように未転送要求の情報を保存した。しかし、データ転送を行う側の記憶装置又はその記憶装置を有するユニットが、拒否されたデータ転送要求を所定のタイミングで再度発行する手段を有しても良い。
また、上述した本発明による画像形成装置において、コントローラASICとHDDとの間のデータ転送は、記憶装置を介することなく行われていた。しかし、DSP、スキャナ及びプロッタ等と同じく、HDDを一つのユニットとして、メモリ内にHDD用の記憶装置を設けて、これを介してデータ転送を行うことも可能である。
また、本発明は、画像形成装置に限らず、RAM等のメモリを有し、装置内の各部でデータ転送が行われる如何なる装置にも適用されることが可能である。
従来技術による画像形成装置の構成例を表わすブロック図である。 本発明のメモリ制御システムの例を表わすブロック図である。 図2の記憶装置の詳細なブロック図の例である。 図1の従来技術による画像形成装置に本発明を適用した場合の第一の実施例を表わすブロック図である。 図1の従来技術による画像形成装置に本発明を適用した場合の第二の実施例を表わすブロック図である。 図4の画像形成装置の第一の実施例の変形例を表わすブロック図である。 アドバンストスイッチによる本発明のシステムの接続例を示す。
符号の説明
11,41 コントローラASIC
12,42 CPU
13,43 HDD
14,47,53,63 メモリ
15 チップセットMCH
16,51 画処理DSP
17,52 スキャナ
18,46 プロッタ
19,44 I/F部
2 メモリ制御システム
21,22,48,49,54,55,61 ユニット
211,212,31,32,471,472,531,532,631 記憶装置
212,222 制御装置
213,223,311 バスマスタ
214,224,321 バススレーブ
215,225,312,322 共有領域
216,226,313,323 キャッシュ領域
217,227,314,324 非共有領域
218 メモリ領域サイズ設定手段
315 データ書込み監視手段
316 データ転送要求手段
317 データ送信手段
325 データ受信手段
45 ROM
473 IOマスタ
474,533,534,632 IOスレーブ
62 FAX

Claims (15)

  1. 複数のメモリ領域を有する記憶装置を有し、他のユニットと接続されたユニットにおいて、
    前記記憶装置は、前記複数のメモリ領域に対応してバスマスタ及び/又はバススレーブを有し、
    前記バスマスタは、
    該バスマスタに対応するメモリ領域に対するデータの書込みを監視するデータ書込み監視手段と、
    該データ書込み監視手段により前記バスマスタに対応するメモリ領域に対するデータの書込みが検出された場合に、前記他のユニットに対して前記データの転送を要求するデータ転送要求手段と、
    前記他のユニットに前記データを送信するデータ送信手段とを有し、
    前記バススレーブは、
    前記他のユニットからのデータ転送要求に応じて、前記他のユニットから転送されたデータを受けて、前記バススレーブに対応するメモリ領域に格納するデータ受信手段を有することを特徴とするユニット。
  2. 前記複数のメモリ領域は、前記バスマスタ及び前記バススレーブによって認識されない領域を有することを特徴とする、請求項1記載のユニット。
  3. 前記バスマスタ及び前記バススレーブによって認識されない領域は、中間バッファとして前記他のユニットに送信されるべきデータを一時的に保存することを特徴とする、請求項2記載のユニット。
  4. 前記複数のメモリ領域の夫々のサイズを設定することができる領域サイズ設定手段を更に有することを特徴とする、請求項1記載のユニット。
  5. CPU、HDD制御回路、ROM制御回路又はROMのいずれかを更に有することを特徴とする、請求項1記載のユニット。
  6. 当該ユニットは、スキャナユニットであって、
    スキャナから入力された画像データを制御する画像データ制御手段と、
    前記複数のメモリ領域に前記画像データを書き込む画像データ書込手段とを更に有することを特徴とする、請求項1記載のユニット。
  7. 当該ユニットは、DSPユニットであって、
    当該ユニットに接続された他のユニットから転送された画像データに対して色変換又は階調処理を実行する画像データ処理手段を更に有することを特徴とする、請求項1記載のユニット。
  8. 当該ユニットは、プロッタユニットであって、
    当該ユニットに接続された他のユニットから転送されて、前記複数のメモリ領域に格納された原稿データを印刷出力する原稿データ印刷出力手段を更に有することを特徴とする、請求項1記載のユニット。
  9. 当該ユニットは、FAXユニットであって、
    当該ユニットに接続された他のユニットから転送されて、前記複数のメモリ領域に格納された画像データを外部へ出力する画像データ出力手段と、
    外部から送信された画像データを受信して、前記複数のメモリ領域に格納する画像データ入力手段とを更に有することを特徴とする、請求項1記載のユニット。
  10. 複数のメモリ領域を有する記憶装置を有する複数のユニットから成るメモリ制御システムにおいて、
    前記記憶装置は、前記複数のメモリ領域に対応してバスマスタ及び/又はバススレーブを有し、
    前記バスマスタは、
    該バスマスタに対応するメモリ領域に対するデータの書込みを監視するデータ書込み監視手段と、
    該データ書込み監視手段により前記バスマスタに対応するメモリ領域に対するデータの書込みが検出された場合に、当該ユニット以外の他のユニットのバススレーブに対して前記データの転送を要求するデータ転送要求手段と、
    前記他のユニットのバススレーブに前記データを送信するデータ送信手段とを有し、
    前記バススレーブは、
    前記他のユニットのバスマスタからのデータ転送要求に応じて、前記他のユニットのバスマスタから転送されたデータを受けて、前記バススレーブに対応するメモリ領域に格納するデータ受信手段を有することを特徴とするメモリ制御システム。
  11. 前記複数のユニットの一つは、当該ユニット及び他のユニットの前記複数のメモリ領域の夫々のサイズを設定することができる領域サイズ設定手段を有することを特徴とする、請求項10記載のメモリ制御システム。
  12. 前記他のユニットは、前記領域サイズ設定手段を有するユニット以外のユニットに、前記複数のメモリ領域の夫々のサイズを設定することを許可する情報を有することを特徴とする、請求項11記載のメモリ制御システム。
  13. 前記記憶装置間のデータ転送は、高速シリアルバスを介して成されることを特徴とする、請求項10記載のメモリ制御システム。
  14. 前記高速シリアルバスは、PCI−Express(登録商標)であることを特徴とする、請求項13記載のメモリ制御システム。
  15. 当該システム同士がアドバンストスイッチを介して接続されることを特徴とする、請求項10乃至14のうちいずれか一項記載のメモリ制御システム。
JP2006009258A 2006-01-17 2006-01-17 複数のメモリ領域を有する記憶装置を有するユニット及びメモリ制御システム Expired - Fee Related JP4848188B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006009258A JP4848188B2 (ja) 2006-01-17 2006-01-17 複数のメモリ領域を有する記憶装置を有するユニット及びメモリ制御システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006009258A JP4848188B2 (ja) 2006-01-17 2006-01-17 複数のメモリ領域を有する記憶装置を有するユニット及びメモリ制御システム

Publications (2)

Publication Number Publication Date
JP2007193454A true JP2007193454A (ja) 2007-08-02
JP4848188B2 JP4848188B2 (ja) 2011-12-28

Family

ID=38449118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006009258A Expired - Fee Related JP4848188B2 (ja) 2006-01-17 2006-01-17 複数のメモリ領域を有する記憶装置を有するユニット及びメモリ制御システム

Country Status (1)

Country Link
JP (1) JP4848188B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8432754B2 (en) 2010-03-17 2013-04-30 Ricoh Company, Ltd. Memory control apparatus and mask timing adjusting method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63190449A (ja) * 1987-02-02 1988-08-08 Iwatsu Electric Co Ltd データ伝送装置
JP2003108514A (ja) * 2001-10-01 2003-04-11 Matsushita Electric Ind Co Ltd バスブリッジ
JP2004171209A (ja) * 2002-11-19 2004-06-17 Matsushita Electric Ind Co Ltd 共有メモリデータ転送装置
JP2005148896A (ja) * 2003-11-12 2005-06-09 Ricoh Co Ltd 画像機器システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63190449A (ja) * 1987-02-02 1988-08-08 Iwatsu Electric Co Ltd データ伝送装置
JP2003108514A (ja) * 2001-10-01 2003-04-11 Matsushita Electric Ind Co Ltd バスブリッジ
JP2004171209A (ja) * 2002-11-19 2004-06-17 Matsushita Electric Ind Co Ltd 共有メモリデータ転送装置
JP2005148896A (ja) * 2003-11-12 2005-06-09 Ricoh Co Ltd 画像機器システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8432754B2 (en) 2010-03-17 2013-04-30 Ricoh Company, Ltd. Memory control apparatus and mask timing adjusting method

Also Published As

Publication number Publication date
JP4848188B2 (ja) 2011-12-28

Similar Documents

Publication Publication Date Title
JP3660182B2 (ja) 画像処理装置
JP5438371B2 (ja) 画像処理装置および画像処理方法
JP2005033796A (ja) 多機能画像処理装置及び多機能画像処理方法
US20030016390A1 (en) Image processing apparatus and method
JP2000141821A (ja) 省電力印刷装置およびその制御方法、および、通信装置およびその制御方法
JP2012156645A (ja) 情報処理装置、通信装置、およびその制御方法
JP4848188B2 (ja) 複数のメモリ領域を有する記憶装置を有するユニット及びメモリ制御システム
JP2017156924A (ja) 情報処理装置、データ転送装置、データ転送装置の制御方法、及びプログラム
JP3920168B2 (ja) 画像形成装置とその制御方法並びに画像形成システム及び記録媒体
JP5338538B2 (ja) 画像処理装置、その制御方法および制御プログラム
JP4474873B2 (ja) 画像処理装置
JP6833491B2 (ja) 情報処理装置
JP2006338232A (ja) 通信システム
JP2009010920A (ja) 画像処理コントローラ及び画像処理装置
KR100570786B1 (ko) 복합기기의 제어기
JP2018118477A (ja) 画像処理装置とその制御方法、及びプログラム
JP2009064341A (ja) データ転送システム
JP7180463B2 (ja) 画像形成装置
JP2006309444A (ja) データ処理システム
JP3221430B2 (ja) 画像処理装置
JP3670918B2 (ja) 画像処理装置
JP2009006570A (ja) 印刷装置
JP2001338286A (ja) 画像処理方法と装置
JP3825796B2 (ja) 画像処理装置
JP4158575B2 (ja) データ処理システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111017

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees