JP5245803B2 - 画像処理装置及び画像処理モジュール - Google Patents

Description

本発明は、画像処理装置及び画像処理モジュールに関し、詳細には、複合装置、複写装置、スキャナ装置等の主走査サイズの異なる画像データに対して画像処理を行う画像処理装置及び画像処理モジュールに関する。

従来、複写装置、複合装置等の画像処理装置においては、処理対象の画像データの大きさによってそれぞれ個別に開発されており、ハードウェア及びソフトウェアの開発に無駄が多く、開発時間と開発コストが高くつくという問題があった。

例えば、Ａ３、Ａ４等の狭幅複合装置とＡ０等の広幅複合装置は、スキャナ部で読み取った読取画像データに対して、スキャナ部特有の特性補正を行った後、画像処理モジュールにおいてフィルタ処理、色補正処理、変倍処理、階調処理等の画像処理を行って、メモリ保存、他の装置への転送出力、印刷出力等の出力処理に供している。

ところが、狭幅複合装置と広幅複合装置のように、主走査サイズの異なる画像を処理する画像処理装置においては、画像処理モジュールにおいて同じ画像処理を行うにも関わらず、取り扱う画像データの主走査方向のデータサイズが異なることから、必要とするメモリ量が異なるため、従来、画像処理モジュールのハードウェア及びソフトウェアの開発をそれぞれ個別に行っている。

このように個別にハードウェア及びソフトウェアの開発を行うと、ハードウェア及びソフトウェアの開発に無駄が多く、開発時間と開発コストが高くつくという問題があった。

そこで、従来、Ａ０等の広幅の画像データの画像処理を外部メモリを利用してＡ３等の狭幅の印刷装置の画像処理部を用いて行う技術が提案されている（特許文献１参照）。

特開２００２−１１９０５号公報

しかしながら、上記従来技術にあっては、広幅の画像データの画像処理を狭幅の画像処理部で行うのに、外部メモリを利用しているため、画像処理部、例えば、画像処理ＡＳＩＣに外部メモリと接続して必要な信号を授受するための複数の端子を設ける必要があり、コストが高くつくという問題がある。

この問題に対して、Ａ３等の比較的狭幅サイズに対する複数の画像処理モジュールと該複数の画像処理モジュールが利用するラインメモリを搭載する画像処理ＡＳＩＣを、Ａ０等の広幅サイズの画像データを処理対象とする複合装置等の画像処理装置に搭載して、該狭幅の画像処理ＡＳＩＣのラインメモリを１つの画像処理モジュールに占有させることで、広幅サイズの画像処理を行うことが考えられる。

ところが、画像処理ＡＳＩＣ内蔵のラインメモリを複数の画像処理モジュールの１つに占有させることで、広幅サイズの画像処理を可能としているため、入力画像データに対して複数の画像処理を実行することができない。

この問題を解決するためには、このような画像処理ＡＳＩＣを複数直列に接続して、各画像処理ＡＳＩＣをソフトウェアで駆動制御し、複数の画像処理ＡＳＩＣで順次異なる画像処理を実行させる方法を用いることが考えられるが、このようにすると、ソフトウェアの開発及びソフトウェアを実行するＣＰＵの制御が複雑になり、コストが高くなるとともに、処理速度が低下するという問題がある。

そこで、本発明は、主走査サイズの異なる画像データに対する画像処理を、安価にかつ高速に実行する画像処理装置及び画像処理モジュールを提供することを目的としている。

本発明は、所定容量の記憶手段と複数の画像処理機能手段を搭載して該画像処理機能手段が、外部の制御手段からそのレジスタに設定されるレジスタ値に応じて該記憶手段を利用して入力画像データに対してそれぞれ異なる画像処理を実行し、該画像処理後の画像データを外部のデータ保管手段に出力する画像処理モジュールが、複数直列に接続されているか否か及び複数接続されているときの接続順位に応じた状態に設定される設定端子と、該設定端子の設定状態に基づいて該画像処理モジュールの複数接続の有無と該画像処理モジュールの接続順位及び複数の前記画像処理機能手段の実行する複数の画像処理のうち、いずれの画像処理をいずれの画像処理モジュールに実行させるのかの処理分担を判定して該判定結果と前記制御手段からのレジスタ値情報に基づいて画像処理機能手段のレジスタへのレジスタ値の設定制御と前記記憶手段の利用制御及び画像データの転送制御を行う動作制御信号を出力する動作制御手段と、前記データ保管手段の画像データを読み出して入力画像データとして取り込む保管データ読み出し手段と、該動作制御信号に基づいて入力画像データを、前記画像処理機能手段を通過させた後に該データ保管手段方向に送る順方向と該順方向と逆方向のいずれの方向に送るかを制御するデータ流れ制御手段と、該順方向側に接続されている順方向側画像処理モジュールから逆方向に送られてくる画像データを該データ流れ制御手段に渡す逆方向データ取り込み手段と、該データ流れ制御手段から受け取った画像データを該逆方向側に接続されている逆方向側画像処理モジュールに転送する逆方向データ送り出し手段と、該逆方向側画像処理モジュールから画像データを受け取る順方向データ受け取り手段と、該データ流れ制御手段と該順方向データ受け取り手段のいずれかを選択して画像データを受け取って該画像処理機能手段に送り出す処理対象データ選択手段と、該画像処理機能手段を通過した画像データを該順方向側画像処理モジュールと該データ保管手段のいずれに送り出すかを該動作制御信号に基づいて選択制御する順方向送り出しデータ制御手段と、を備えていることを特徴としている。

また、本発明は、前記保管データ読み出し手段が、前記データ保管手段から画像データを読み出すと、前記制御手段から設定される該画像データに対する画像処理内容と前記動作制御信号に基づいて該画像データの送り先の画像処理モジュールを決定して、該画像処理モジュールのアドレスを付加して前記データ流れ制御手段に渡し、該データ流れ制御手段段が、該アドレスに基づいて該画像データの送り先を制御することを特徴としてもよい。

さらに、本発明は、前記動作制御手段が、前記設定端子の設定状態が前記画像処理モジュールの複数接続状態を示していると、前記動作制御信号として、該画像処理モジュールの前記画像処理機能手段毎にその動作の有効・無効を指示する動作切り替え信号を含む信号を出力することを特徴としてもよい。

また、本発明は、前記動作制御手段が、前記設定端子の設定状態に基づいて前記記憶手段を複数の前記画像処理機能手段に共有利用させるかいずれか１つの画像処理機能手段に占有利用させるかの利用制御を行う記憶制御手段と、該設定端子の設定状態に基づいて前記画像処理モジュールの画像処理機能手段毎にその動作の有効・無効を指示する動作切り替え信号を前記動作制御信号の１つとして出力する動作切り替え制御手段と、該動作切り替え信号と前記制御手段からの前記レジスタ値情報に基づいて前記レジスタ値の前記レジスタへの設定を行うレジスタ制御手段と、を備えていることを特徴としてもよい。

本発明によれば、主走査サイズの異なる画像データに対する画像処理を、安価にかつ高速に実行することができる。

以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。

図１〜図１５は、本発明の画像処理装置及び画像処理モジュールの一実施例を示す図であり、図１は、本発明の画像処理装置及び画像処理モジュールの一実施例を適用した複合装置１の要部ブロック構成図である。

図１において、複合装置１は、スキャナ部２、スキャナ画像処理部３、コントローラ画像処理部４、コントローラ５、プロッタ画像処理部６、プロッタ部７及び図示しないハードディスクや操作表示部等を備えている。本実施例の複合装置１は、主走査方向のサイズがＡ０サイズ等の比較的広幅サイズの画像データを処理する広幅複合装置であり、後述する画像処理ＡＳＩＣとして、Ａ３サイズ等の比較的狭幅サイズを対象とする狭幅複合装置等の狭幅画像処理装置に搭載される画像処理ＡＳＩＣが複数搭載されている。

スキャナ部２は、例えば、ＣＣＤ（Charge Coupled Device ）を利用したカラーイメージスキャナ等が利用されており、原稿を主走査及び副走査して、原稿の画像を所定の解像度で読み取ってＲＧＢのカラー画像信号をスキャナ画像処理部３に出力する。

スキャナ画像処理部３は、スキャナ特性補正部１１及び出力制御部１２等を備えており、スキャナ特性補正部１１は、スキャナ部２に設けられているＣＣＤの特性の差異によるスキャナ画像データの特性の補正を行う。例えば、スキャナ特性補正部１１は、シェーディング補正処理、γ変換処理、フィルタ処理、色変換処理等の補正処理を行い、シェーディング補正処理では、スキャナ部２の光源光量の主走査方向における分布バラツキやＣＣＤの特性に起因する主走査方向の画像信号のバラツキを補正する。スキャナ特性補正部１１は、γ変換処理では、スキャナ部２の露光光源の光量に対する画像ばらつき等の補正を行い、フィルタ処理では、γ変換処理されたＲＧＢ信号に、画像のシャープネス、モアレ除去等を行う。そして、スキャナ特性補正部１１は、色変換処理で、スキャナ部２の露光光源の経時的な劣化等による色味の変化補正を行い、この場合の色変換は、ＲＧＢからＣＭＹＫの変換ではなく、ＲＧＢからＲＧＢへの変換である。

スキャナ画像処理部３の出力制御部１２は、スキャナ特性補正部１１で処理済みの画像データをコントローラ画像処理部３に出力し、ＰＣＩ（Peripheral Component Interconnect） Express（以下、ＰＣＩｅという。）という要求と応答が分離されていて応答を待たずに次の要求を発行できる高速スプリットトランザクションのバスのエンドポイント（以下、ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔという。）が用いられている。

なお、スキャナ画像処理部３は、図示しないが、内部での画像データの転送を行うＤＭＡ（Direct Memory Access）コントローラを備えている。

コントローラ画像処理部４は、入力制御部２１、蓄積制御部２２、画像処理部２３及びＣＰＵ Ｉ／Ｆ２４等を備えており、入力制御部２１は、ＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ等が用いられていて、スキャナ画像処理部３の出力制御部（ＰＣＩｅ）１２との間で画像データの授受を行う。画像処理部２３は、出力形態（ハードディスク蓄積、プロッタ部９での印刷出力、他の装置へのデータ転送等の出力形態）に応じた各種画像処理を行い、蓄積制御部２２は、ハードディスク（ＨＤＤ）への画像データの蓄積やハードディスクからの画像データの読み出しを行う。ＣＰＵ Ｉ／Ｆ２４は、コントローラ５とのインターフェイスであり、処理済みの画像データ等をコントローラ５に転送するとともに、後述するように、レジスタ設定等の処理を行う。コントローラ画像処理部４の各部２１〜２４にＤＭＡＣ（ＤＭＡコントローラ）が内蔵されており、ＤＭＡＣによって各部２１〜２４の間のデータ転送を行う。

コントローラ５は、ＣＰＵ（Central Processing Unit ）３１、メインメモリ３２、ＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ３３、３４等を備えており、メインメモリ（データ保管手段）３２は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等で構成されていて、ＲＯＭ内には、複合装置１の基本プログラムや後述する画像処理プログラム等のプログラム及び必要なシステムデータ等を格納されている。

ＣＰＵ３１は、メインメモリ３２のＲＯＭに格納されているプログラム及びシステムデータに基づいて、ＲＡＭをワークメモリとして利用しつつ、複合装置１の各部を制御して、複合装置１としての基本処理を実行するとともに、後述する画像処理を実行する。

すなわち、複合装置１は、ＲＯＭ、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory ）、ＥＰＲＯＭ、フラッシュメモリ、フレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory ）、ＣＤ−ＲＷ（Compact Disc Rewritable ）、ＤＶＤ（Digital Video Disk）、ＳＤ（Secure Digital）カード、ＭＯ（Magneto-Optical Disc）等のコンピュータが読み取り可能な記録媒体に記録されている本発明の画像処理方法を実行する画像処理プログラムを読み込んでメインメモリ３２のＲＯＭやハードディスク等に導入することで、後述する狭幅画像処理装置（複合装置等）と広幅画像処理装置である複合装置１とでソフトウェアの変更を行うことなくハードウェア処理として共用させて処理する適切にかつ高速に画像処理する画像処理方法を実行する画像処理装置である複合装置として構築されている。この画像処理プログラムは、アセンブラ、Ｃ、Ｃ＋＋、Ｃ＃、Ｊａｖａ（登録商標）等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。

メインメモリ３２のＲＡＭは、ＣＰＵ３１のワークメモリとして利用されるとともに、コントローラ画像処理部４で画像処理された画像データがＣＰＵ３１を介して格納され、ＣＰＵ３１によって読み出されて、プロッタ部９での印刷処理や他の装置への転送に供される。

ＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ３３は、コントローラ画像処理部４のＣＰＵ Ｉ／Ｆ２４との間でデータ転送を行い、ＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ３４は、プロッタ画像処理８との間でＰＣＩｅによるＰＣＩｅによるデータ転送を行う。

プロッタ画像処理部６は、ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ４１及び複数の出力処理部４２等を備えており、ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ４１がコントローラ５のＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ３４からＣＭＹＫの画像データを受け取って出力処理部４２に渡す。出力処理部４２は、ＣＭＹＫの画像データを受け取ると、該ＣＭＹＫの画像データをそれぞれの画像データのタイミングでプロッタ部７に転送する。すなわち、ＣＰＵ３１は、プリントモードにおいては、一旦メインメモリ３２に保管したＲＧＢの画像データをコントローラ画像処理部４でＣＭＹＫの画像データに変換した後、プロッタ画像処理部６に送る。

プロッタ部７は、例えば、電子写真式記録装置等が使用されており、プロッタ画像処理部６から送られてくるＣＭＹＫの画像データに基づいて、カラー画像を用紙に記録出力する。

上記コントローラ画像処理部４は、その画像処理部２３として、図２に示すように、第１から第３の３つの画像処理ＡＳＩＣ（画像処理モジュール）５０ａ〜５０ｃを備えており、各画像処理ＡＳＩＣ５０ａ〜５０ｃは、それぞれＰＣＩｅのＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１及びＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２を備えていて、ＰＣＩｅを利用してデータの送受信を行う。

第１画像処理ＡＳＩＣ５０ａ、第２画像処理ＡＳＩＣ５０ｂ及び第３画像処理ＡＳＩＣ５０ｃは、直列に接続されており、第１画像処理ＡＳＩＣ５０ａ、第２画像処理ＡＳＩＣ５０ｂ及び第３画像処理ＡＳＩＣ５０ｃには、設定端子であるモード設定端子（図示略）が設けられていて、設定状態に応じたモード設定信号を第１画像処理ＡＳＩＣ５０ａ、第２画像処理ＡＳＩＣ５０ｂ及び第３画像処理ＡＳＩＣ５０ｃに出力する。すなわち、モード設定端子は、Ａ０サイズの広幅の複合装置１に適用されるときには、図２に示すように、第１画像処理ＡＳＩＣ５０ａに、「０１ｂ」のモード設定信号を、第２画像処理ＡＳＩＣ５０ｂに、「１０ｂ」のモード設定信号を、第３画像処理ＡＳＩＣ５０ｃに、「１１ｂ」のモード設定信号を、それぞれ出力する状態に設定され、Ａ３サイズ等の比較的小さいサイズの複合装置に適用されるときには、「００ｂ」のモード設定信号を出力する状態に設定される。すなわち、画像処理ＡＳＩＣ５０ａ〜５０ｃは、該画像処理ＡＳＩＣ５０ａ〜５０ｃが複数直列に接続されているか否かを示すとともに複数接続されているときには複数の後述する画像処理機能部６３〜６６の接続順位を示す状態に設定されて上記モード設定信号を出力する。

そして、画像処理ＡＳＩＣ５０ａ〜５０ｃは、図３に示すように、構成されており、第１画像処理ＡＳＩＣ５０ａ、第２画像処理ＡＳＩＣ５０ｂ及び第３画像処理ＡＳＩＣ５０ｃの全てにおいて同じ構成であるが、後述するように、そのモード設定端子に入力されるモード設定信号によってその機能動作が異なる。

図３において、画像処理ＡＳＩＣ５０ａ〜５０ｃは、上記ＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１とＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２、画像処理機能部（画像処理機能手段）としてのフィルタ処理部６３、色補正部６４、変倍処理部６５、階調処理部６６及びアービタ６７〜６９、レジスタＩ／Ｆ部７０、画像転送先決定部７１、画像入力元選択部７２、メモリセレクタ部７３、複数ライン分（図３では、４ライン分のみ記載されている。）の内蔵メモリ７４、画像出力先選択部７５、動作イネーブル制御部７６、メモリリード部７７、メモリライト部７８等を備えており、図３において、Ｍは、マスタ、Ｓは、スレーブを示している。

ＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１は、ターゲットとイニシエータを備えており、前段（画像データがスキャナ部２側からコントローラ５側に流れる方向を順方向として、以下、該順方向の処理流れの上流側であるスキャナ部２側を前段、コントローラ５側を後段という。）の画像処理ＡＳＩＣ５０ａ、５０ｂまたはスキャナ画像処理部３とアービタ６７または画像入力元選択部７２との間の画像データや信号の授受を行う。

ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２は、ターゲットとイニシエータを備えており、ターゲットがコントローラ５側から入力される画像データ及びＣＰＵ信号（画像処理内容を示すパラメータ等）をアービタ６８に渡して、イニシエータがアービタ６９から渡される画像データや信号をコントローラ５側の画像処理ＡＳＩＣ５０ｂ、５０ｃまたはコントローラ５に転送する。

アービタ６８は、ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２から送られてくる画像データを隣接ＡＳＩＣ入力画像データパスを介して画像転送先決定部７１に渡し、ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２から送られてくる信号をレジスタＩ／Ｆ部７０に渡す。上記ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２、アービタ６８及び隣接ＡＳＩＣ入力画像データパスは、全体として逆方向データ取り込み手段として機能している。

レジスタＩ／Ｆ部（レジスタ制御手段）７０には、アービタ６８を介してＣＰＵ３１からＣＰＵ信号（レジスタ設定値）が入力されるとともに、動作イネーブル制御部７６から動作イネーブル信号が入力され、レジスタＩ／Ｆ部７０は、ＣＰＵ信号及び動作イネーブル信号（動作制御信号）に基づいて、ＣＰＵ３１がアクセスするレジスタ領域とレジスタの種別に応じてスレーブとなるレジスタＩ／Ｆの選択をレジスタアクセスバスを介して行うとともに、ＣＰＵ信号を動作イネーブル制御部７６及びアービタ６７に渡す。すなわち、画像処理ＡＳＩＣ５０ａ〜５０ｃの各部のレジスタＩ／Ｆは、画像処理ＡＳＩＣ５０ａ〜５０ｃに内蔵の共通設定レジスタＩ／Ｆ（内蔵共通設定レジスタＩ／Ｆ）、画像処理ＡＳＩＣ５０ａ〜５０ｃに内蔵の画像処理レジスタＩ／Ｆ（内蔵画像処理Ｉ／Ｆ）、後段画像処理ＡＳＩＣ５０ｂ、５０ｃのレジスタＩ／Ｆに大別でき、また、レジスタの種別は、共通設定、画像処理パラメータ、画像処理ステータスに大別される。共通設定は、ＤＭＡＣの起動制御や画像処理モジュールのイネーブル制御を行うレジスタであり、画像処理ＡＳＩＣ５０ａ〜５０ｃ全体の起動制御に関わるため、共通設定へのアクセス時には３個全ての画像処理ＡＳＩＣ５０ａ〜５０ｃに対してレジスタ設定する必要がある。画像処理パラメータと画像処理ステータスは、画像処理ＡＳＩＣ５０ａ〜５０ｃが内蔵しているフィルタ処理／色補正／変倍処理／階調処理の各画像処理機能部６３〜６６に関するレジスタである。そして、レジスタＩ／Ｆ部７０は、画像処理パラメータと画像処理ステータスへのアクセス時には、モード設定端子からのモード設定信号によって生成された動作イネーブル信号により決定されるそれぞれの画像処理ＡＳＩＣ５０ａ〜５０ｃが担当する画像処理機能に応じてレジスタアクセスの要否を判定し、レジスタアクセスを制御する。

フィルタ処理部６３、色補正部６４、変倍処理部６５及び階調処理部６６は、レジスタＩ／Ｆ部７０を介してＣＰＵ３１から画像処理パラメータの設定されるレジスタ（図示略）を備えており、該レジスタに設定されるパラメータに応じて画像処理を行う。すなわち、フィルタ処理部６３は、画像入力元選択部７２から入力されるＲＧＢの画像データに対して、平滑化やエッジ強調等の処理を行って、文字部、絵柄部それぞれに適した画像補正を行い、処理済みの画像データを色補正部６４に出力する。色補正部６４は、入力されるＲＧＢの画像データをＣＭＹＫの画像データに色補正して変倍処理部６５に出力する。変倍処理部６５は、入力される画像データに対して主走査方向または副走査方向の拡大処理または縮小処理を行って階調処理部６６に出力し、階調処理部６６は、入力されるＣＭＹＫの画像データに対して階調処理を行って画像出力先選択部７５に出力する。

動作イネーブル制御部（動作切り替え制御手段）７６には、レジスタＩ／Ｆ部７０を介してＣＰＵ信号（レジスタ設定値）が入力されるとともに、モード設定端子からモード設定信号が入力され、モード設定端子は、各画像処理ＡＳＩＣ５０ａ〜５０ｃに設けられていて、その設定状態に応じて、「０１ｂ」、「１０ｂ」、「１１ｂ」、「００ｂ」等のモード設定信号を画像処理ＡＳＩＣ５０ａ〜５０ｃ内部の動作イネーブル制御部７６に出力する。本実施例においては、画像処理ＡＳＩＣが、Ａ３サイズ、Ａ４サイズ等の狭幅サイズの画像処理装置である複合装置に搭載されるときには、「００ｂ」のモード設定信号を出力する状態にモード設定端子が設定され、Ａ０等の広幅サイズの画像処理装置である複合装置１に複数の画像処理ＡＳＩＣが図２に示したように直列接続で搭載されるときには、複数接続されていること及び該直列接続の接続順位が分かるモード設定信号（「「０１ｂ」、「１０ｂ」、「１１ｂ」）を出力する状態にモード設定端子が設定される。具体的には、複合装置１においては、コントローラ画像処理部４に第１画像処理ＡＳＩＣ５０ａ、第２画像処理ＡＳＩＣ５０ｂ及び第３画像処理ＡＳＩＣ５０ｃが、第１画像処理ＡＳＩＣ５０ａ、第２画像処理ＡＳＩＣ５０ｂ及び第３画像処理ＡＳＩＣ５０ｃの順序に接続される状態で搭載されており、各画像処理ＡＳＩＣ５０ａ〜５０ｃのモード設定端子は、第１画像処理ＡＳＩＣ５０ａでは、「０１ｂ」のモード設定信号を出力する状態に、第２画像処理ＡＳＩＣ５０ｂでは、「１０ｂ」のモード設定信号を出力する状態に、第３画像処理ＡＳＩＣ５０ｃでは、「１１ｂ」のモード設定信号を出力する状態に、それぞれ設定される。

動作イネーブル制御部７６は、レジスタＩ／Ｆ部７０からのＣＰＵ信号（レジスタ設定値）及びモード設定端子からのモード設定信号に基づいてフィルタ処理部６３、色補正部６４、変倍処理部６５及び階調処理部６６の動作の有効・無効を制御する動作イネーブル信号を生成して、フィルタ処理部６３、色補正部６４、変倍処理部６５及び階調処理部６６の各部に出力する。すなわち、動作イネーブル制御部７６は、図４に示すような動作設定テーブルを内部メモリ等に格納しており、モード設定信号とＣＰＵ信号（レジスタ設定値）に基づいて動作設定テーブルを参照して、フィルタ処理部６３、色補正部６４、変倍処理部６５及び階調処理部６６の各部に出力する動作イネーブル信号を決定する。例えば、第３画像処理ＡＳＩＣ５０ｃの場合、複合装置１がＡ０等の広幅複合装置であり、モード設定端子からモード設定信号として、「１１ｂ」が動作イネーブル制御部７６に入力されるので、動作イネーブル制御部７６は、図４の動作設定テーブルを参照して、フィルタ処理部６３、色補正部６４及び変倍処理部６５には、強制的に「０」の動作イネーブル信号を出力し、階調処理部６５には、ＣＰＵ３１からのレジスタ設定値に依存した値（「０」または「１」）の動作イネーブル信号を出力する。この場合、本実施例では、画像処理部が階調処理部６６までであるが、階調処理部６６以降にも画像処理部があるときには、該画像処理部にもレジスタ設定値に応じた動作イネーブル信号を出力する。そして、フィルタ処理部６３、色補正部６４、変倍処理部６５及び階調処理部６６は、「０」の動作イネーブル信号が入力されると、その動作が無効となり、「１」の動作イネーブル信号が入力されると、その動作が有効となる。

また、動作イネーブル制御部７６は、モード設定信号から該動作イネーブル制御部７６の搭載されている画像処理ＡＣＩＣ５０ａ〜５０ｃのコントローラ画像処理部４での接続順位を示すＡＳＩＣ接続順指定信号を生成して、該画像処理ＡＣＩＣ５０ａ〜５０ｃの接続順位に従った動作を行わせるために、レジスタＩ／Ｆ部７０、画像転送先決定部７１、画像入力元選択部７２、画像出力先選択部７５及びメモリライト部７８に出力し、また、メモリ切り替え信号を生成してメモリセレクタ部７３に出力する。

上記動作イネーブル制御部７６、レジスタＩ／Ｆ部７０及びメモリセレクタ部７３は、全体として動作制御手段として機能している。

各画像処理ＡＣＩＣ５０ａ〜５０ｃは、本実施例の複合装置１では、内蔵メモリ（記憶手段）７４として、Ａ０サイズ等の広幅サイズよりも主走査サイズの小さい狭幅サイズ、例えば、Ａ３サイズのラインメモリを搭載しており、メモリセレクタ部７３は、動作イネーブル制御部７６からのメモリ切り替え信号に基づいてフィルタ処理部６３、変倍処理部６５及び階調処理部６６による内蔵メモリ７４の使用を制御する。すなわち、フィルタ処理部６３、変倍処理部６５及び階調処理部６６は、画像処理を行うのに、主走査サイズ分のラインバッファが必要であり、例えば、Ａ０サイズ等の広幅の画像データを画像処理する場合には、該広幅（Ａ０）サイズのラインバッファが必要であるが、本実施例の複合装置１は、上述のように、内蔵メモリ７４として、上述のように、主走査サイズが、広幅サイズよりも主走査サイズの小さい狭幅複合装置（狭幅画像処理装置）と狭幅サイズの画像処理ＡＳＩＣ５０ａ〜５０ｃを共用しているため、内蔵メモリ７４は、狭幅のラインメモリ、例えば、Ａ３サイズのラインメモリがしか内蔵していない。そこで、複合装置１は、フィルタ処理部６３〜６６において、広幅の複合装置として、画像処理を適切に行うためには、内蔵メモリ７４を狭幅の複合装置と同じように複数の画像処理部でそのまま共有使用したのでは、メモリ容量が不足するため、メモリセレクタ部７３が、動作イネーブル制御部７６からのメモリ切り替え信号によって、ＣＰＵ３１で制御することなく、ハードウェアの設定のみで、フィルタ処理部６３、変倍処理部６５及び階調処理部６６のうち、画像処理ＡＳＩＣ５０の画像処理機能としてＣＰＵ３１によって割り当てられている画像処理機能の画像処理機能部６３〜６６にのみ内蔵メモリ７４を占有させ、該割り当てられている画像処理内容の画像処理を、該画像処理内容に対応する画像処理機能部６３〜６６で内蔵メモリ７４を使用して実行する。

例えば、第３画像処理ＡＳＩＣ５０ｃの場合、モード設定端子からモード設定信号として「１１ｂ」が動作イネーブル制御部（動作制御手段、動作切り替え制御手段）７６に入力され、動作イネーブル制御部７６が、階調処理部６６のみに内蔵メモリ７４を使用させるメモリ切り替え信号をメモリセレクタ部７３に出力して、階調処理部６６が内蔵メモリ７４を独占して使用して階調処理を実行する。

画像転送先決定部（データ流れ制御手段）７１には、ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２、アービタ６８及び隣接ＡＳＩＣ入力画像データパスを介してコントローラ５のメインメモリ３２から読み出された画像データが後段の画像処理ＡＳＩＣ５０ｃ、５０ｂから入力され、また、メモリリード部７７によってメインメモリ３２から読み出された画像データが直接入力され、さらに、その動作を決定する信号として、レジスタＩ／Ｆ部７０を介してＣＰＵ信号（レジスタ設定値）が入力されるとともに、動作イネーブル制御部７６からＡＳＩＣ接続順指定信号が入力される。画像転送先決定部７１は、これらのＣＰＵ信号及びＡＳＩＣ接続順指定信号に基づいて画像データの転送先を決定する。例えば、ＣＰＵ３１の指示する画像処理内容が変倍処理であった場合、画像処理ＡＳＩＣ５０ａ〜５０ｃの接続順位から第２画像処理ＡＳＩＣ５０ｂがその役割を担うことが決まっているため、第３画像処理ＡＳＩＣ５０ｃの画像転送先決定部７１は、画像データをアービタ６７及びＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１を経由させて隣接する前段の第２画像処理ＡＳＩＣ５０ｂに転送し、第２画像処理ＡＳＩＣ５０ｂの画像転送先決定部７１は、画像データを内蔵する変倍処理部６５で処理させるために、該画像データを画像入力元選択部７２に渡す。なお、この場合、第２画像処理ＡＳＩＣ５０ｂは、変倍処理部６５で画像処理した画像データを、再び、第３画像処理ＡＳＩＣ５０ｃへＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２を介して転送する。

上記ＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１及びアービタ６７は、全体として、逆方向データ送り出し手段として機能し、ＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１は、順方向データ受け取り手段として機能している。

画像入力元選択部（処理対象データ選択手段）７２には、ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２（直接的には、画像転送先決定部７１）とＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１から画像データが入力されるとともに、レジスタＩ／Ｆ部７０からのＣＰＵ信号と動作イネーブル制御部７６からのＡＳＩＣ接続順指定信号が入力され、画像入力元選択部７２は、ＣＰＵ信号及びＡＳＩＣ接続順指定信号に基づいて、画像処理機能部６３〜６６で画像処理する画像データの入力元を選択して、ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２からの画像データとＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１からの画像データのいずれかを選択して画像処理機能部６３〜６６の先頭のフィルタ処理部６３に出力する。すなわち、画像入力元選択部７２は、スキャナ部２の読み取った画像データを処理するスキャナ画像処理動作の場合には、常に、ＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１から入力される画像データをフィルタ処理部６３に転送する。また、画像入力元選択部７２は、コントローラ５上のメインメモリ３２に保存されている画像データを読み込んで、画像処理して再びメインメモリ３２に書き戻す場合には、画像転送先決定部７１が内蔵する画像処理機能部６３〜６６で画像処理すると決定すると、画像転送先決定部７１から転送されてくる画像データをフィルタ処理部６３に転送し、画像転送先決定部７１が隣接する前段の画像処理ＡＳＩＣ５０ａ、５０ｂに転送すると決定すると、ＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１から入力される画像データをフィルタ処理部６３に転送するようデータパスの選択を行う。

画像出力先選択部（順方向送り出しデータ制御手段）７５には、最終の画像処理部である階調処理部６６から画像処理済みの画像データが入力されるとともに、レジスタＩ／Ｆ部７０からのＣＰＵ信号及び動作イネーブル制御部７６からのＡＳＩＣ接続順指定信号が入力され、画像出力先選択部７５は、ＣＰＵ信号及びＡＳＩＣ接続順指定信号に従って画像データの転送先の選択及び転送方法を選択する。この画像データの出力先は、ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２の先に接続されるコントローラ５または隣接する後段の画像処理ＡＳＩＣ５０ｂ、５０ｃであり、画像出力先選択部７５は、該画像出力先選択部７５を搭載する画像処理ＡＳＩＣ５０ａ〜５０ｃの接続順位によって画像データの出力先を該コントローラ５または後段の画像処理ＡＳＩＣ５０ｂ、５０ｃに決定する。すなわち、画像出力先選択部７５は、ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２の先に接続されているのがコントローラ５であると、メモリライト部７８を経由してコントローラ５上のメインメモリ３２に対して保存先アドレスと画像データを出力し、ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２の先に接続されているのが後段の画像処理ＡＳＩＣ５０ｂ、５０ｃであると、隣接ＡＳＩＣ出力画像データパスを経由してアービタ６９を介して隣接する画像処理ＡＳＩＣ５０ｂ、５０ｃの画像出力先選択部７５に割り当てられているアドレスと画像データを出力する。

メモリリード部（保管データ読み出し手段）７７は、該メモリリード部７７の搭載されている画像処理ＡＳＩＣが、狭幅複合装置（狭幅画像処理装置）のように１つのみ搭載されている画像処理ＡＳＩＣ５０ｓ（図１５参照）である場合、または、本実施例の複合装置１のように、複数搭載されている画像処理ＡＳＩＣ５０ａ〜５０ｃのうち、コントローラ５に直接接続される第３画像処理ＡＳＩＣ５０ｃである場合に、コントローラ５のメインメモリ３２からＤＭＡ（Direct Memory Access）転送によって画像データを読み込む。

メモリライト部７８は、該メモリリード部７７の搭載されている画像処理ＡＳＩＣ５０が、狭幅複合装置（狭幅画像処理装置）のように１つのみ搭載されている画像処理ＡＳＩＣ５０である場合、または、本実施例の複合装置１のように、複数搭載されている画像処理ＡＳＩＣ５０ａ〜５０ｃのうち、コントローラ５に直接接続される第３画像処理ＡＳＩＣ５０ｃである場合、コントローラ５のメインメモリ３２上にＤＭＡ転送により画像データをコントローラ５上のメインメモリ３２に書き込む。

画像出力先選択部７５、隣接ＡＳＩＣ出力画像データパス、アービタ６９及びメモリライト部７８は、全体として、順方向送り出しデータ制御手段として機能している。

次に、本実施例の作用を説明する。本実施例の複合装置１は、コントローラ画像処理部４に、狭幅用の画像処理ＡＳＩＣ５０ａ〜５０ｃを複数搭載し、該狭幅用の画像処理ＡＳＩＣ５０ａ〜５０ｃが広幅用画像処理装置である複合装置１に適用されていることを、各画像処理ＡＳＩＣ５０ａ〜５０ｃがハードウェア的に認識して、該狭幅用の複数の画像処理ＡＳＩＣ５０ａ〜５０ｃを用いて、画像データをスキャナ部２側からコントローラ５側及びコントローラ５側からスキャナ部２側の双方向に適切に転送するとともに、広幅の画像データの画像処理を適切に行う。

すなわち、複合装置１は、コントローラ画像処理部４に狭幅用の３つの画像処理ＡＳＩＣ５０ａ〜５０ｃを搭載しており、各画像処理ＡＳＩＣ５０ａ〜５０ｃは、それぞれ複数の画像処理機能（フィルタ処理機能、色補正機能、変倍処理機能、階調処理機能等）を有しているが、各画像処理機能は、その機能を実行するためには、広幅用の主走査サイズ（Ａ０サイズ等）分のラインバッファが必要な画像処理機能（フィルタ処理機能、変倍処理機能、階調処理機能）がある。ところが、各画像処理ＡＳＩＣ５０ａ〜５０ｃには、Ａ３サイズ等の狭幅のメモリ容量を有している内蔵メモリ７４しか内蔵されていない。そこで、各画像処理ＡＳＩＣ５０ａ〜５０ｃには、モード設定端子が設けられていて、該モード設定端子の設定によって出力するモード設定信号に基づいて、それぞれの画像処理ＡＳＩＣ５０ａ〜５０ｃが内蔵している内蔵メモリ７４の使い方を可変させ、内蔵メモリ７４を、内蔵メモリ７４を必要とするフィルタ処理機能、変倍処理機能、階調処理機能の画像処理機能部６３〜６６のうち、いずれか一つの画像処理機能部６３〜６６に占有させることで、広幅（Ａ０）サイズの画像処理を行うとともに、スキャナ部２からコントローラ５のメインメモリ３２への画像データの転送とメインメモリ３２からスキャナ部２方向の画像処理ＡＳＩＣ５０ａ、５０ｂへの画像データの転送を適切に行う。

そして、画像処理を適切に行うために、各画像処理ＡＳＩＣ５０ａ〜５０ｃのレジスタＩ／Ｆ部７０は、ＣＰＵ３１からライトアクセスがあると、図５に第３画像処理ＡＳＩＣ５０ｃのレジスタＩ／Ｆ部７０について示すライトアクセス時レジスタ設定処理を行い、また、ＣＰＵ３１からリードアクセスがあると、図６に第３画像処理ＡＳＩＣ５０ｃのレジスタＩ／Ｆ部７０について示すリードアクセス時レジスタ設定処理を行う。

まず、ライトアクセス時レジスタ設定処理について、図５に基づいて説明する。第３画像処理ＡＳＩＣ５０ｃのレジスタＩ／Ｆ部７０は、ＣＰＵ３１からライトアクセスがあると、該ライトアクセスの処理対象のレジスタ種別を判別し（ステップＳ１０１）、レジスタの種別が共通設定レジスタであると、内蔵の共通設定レジスタＩ／Ｆ（例えば、画像転送先決定部７１、画像入力元選択部７２、画像出力先選択部７５等のレジスタＩ／Ｆ）にライトアクセスするとともに、前段の第２画像処理ＡＳＩＣ５０ｂのレジスタＩ／Ｆ部７０へライトアクセスする（ステップＳ１０２）。

ステップＳ１０１で、ライトアクセスの処理対象のレジスタ種別が画像処理パラメータの設定であると、レジスタＩ／Ｆ部７０は、該画像処理パラメータが第３画像処理ＡＳＩＣ５０ｃの処理担当の画像処理であるかチェックし（ステップＳ１０３）、第３画像処理ＡＳＩＣ５０ｃが処理担当の画像処理であると、第３画像処理ＡＳＩＣ５０ｃが内蔵する画像処理レジスタにライトアクセスして画像パラメータを設定する（ステップＳ１０４）。

ステップＳ１０３で、設定対象の画像処理パラメータが第３画像処理ＡＳＩＣ５０ｃの処理担当の画像処理でないときには、レジスタＩ／Ｆ部７０は、内蔵の画像処理機能部６３〜６６の画像処理レジスタ（シャドウレジスタ）にライトアクセスして、該画像処理レジスタに該画像処理パラメータを書き込むとともに、前段の第２画像処理ＡＳＩＣ５０ｂのレジスタＩ／Ｆ部７０にライトアクセスする（ステップＳ１０５）。なお、シャドウレジスタ（代理レジスタ）とは、レジスタの実体は前段の画像処理ＡＳＩＣ５０ｂ、５０ａにあるがレジスタ値のみをコピーとして保存しておくレジスタを意味する。

そして、前段の第２画像処理ＡＳＩＣ５０ｂのレジスタＩ／Ｆ部７０は、第３画像処理ＡＳＩＣ５０ｃのレジスタＩ／Ｆ部７０と同様に処理を行い、また、さらに前段の第１画像処理ＡＳＩＣ５０ａのレジスタＩ／Ｆ部７０は、同様に処理を行うが、第１画像処理ＡＳＩＣ５０ａは、第１画像処理ＡＳＩＣ５０ａよりも前段に画像処理ＡＳＩＣが存在しないため、前段の画像処理ＡＳＩＣのレジスタＩ／Ｆへのライトアクセスを行わない。すなわち、上記処理は、ＣＰＵ３１からライトアクセスされてからスレーブとなるレジスタＩ／Ｆを選択する処理を示している。

次に、リードアクセス時レジスタ設定処理について、図６に基づいて説明する。第３画像処理ＡＳＩＣ５０ｃのレジスタＩ／Ｆ部７０は、図６に示すように、ＣＰＵ３１からリードアクセスがあると、該リードアクセスの処理対象のレジスタ種別を判別し（ステップＳ２０１）、レジスタの種別が共通設定レジスタであると、内蔵の共通設定レジスタＩ／Ｆにリードアクセスする（ステップＳ２０２）。共通設定レジスタがリード対象であるときには、全ての画像処理ＡＳＩＣ５０ａ〜５０ｃに同じ値がライトされているため、第３画像処理ＡＳＩＣ５０ｃのみをリード対象とし、他の画像処理ＡＳＩＣ５０ａ、５０ｂをリード対象とする必要がない。

ステップＳ２０１で、リードアクセスの処理対象のレジスタ種別が画像処理パラメータの設定であると、レジスタＩ／Ｆ部７０は、該画像処理パラメータが第３画像処理ＡＳＩＣ５０ｃの処理担当とする画像処理であるかチェックし（ステップＳ２０３）、第３画像処理ＡＳＩＣ５０ｃが処理担当の画像処理であると、第３画像処理ＡＳＩＣ５０ｃが内蔵する画像処理機能部６３〜６６の画像処理レジスタにリードアクセスして画像処理パラメータをリードする（ステップＳ２０４）。

ステップＳ２０３で、設定対象の画像処理パラメータが第３画像処理ＡＳＩＣ５０ｃの処理担当の画像処理でないことを示しているときには、レジスタＩ／Ｆ部７０は、内蔵の画像処理機能部６３〜６６の画像処理レジスタ（シャドウレジスタ）にリードアクセスして、該画像処理レジスタから画像処理パラメータをリードする（ステップＳ２０５）。上述のように、画像処理パラメータは、ライト時に、第３画像処理ＡＳＩＣ５０ｃの内蔵のシャドウレジスタにライトされているため、このシャドウレジスタをリードすることで、前段の第２画像処理ＡＳＩＣ５０ｂ及び第１画像処理ＡＳＩＣ５０ａをリードする必要がない。

ステップＳ２０１で、リードアクセスの処理対象のレジスタ種別が画像処理ステータスであると、レジスタＩ／Ｆ部７０は、該画像処理ステータスが第３画像処理ＡＳＩＣ５０ｃの処理担当とする画像処理であるかチェックし（ステップＳ２０６）、第３画像処理ＡＳＩＣ５０ｃが処理担当とする画像処理であると、第３画像処理ＡＳＩＣ５０ｃが内蔵する画像処理機能部６３〜６６の画像処理レジスタにリードアクセスして画像処理ステータスをリードする（ステップＳ２０７）。

ステップＳ２０６で、設定対象の画像処理ステータスが第３画像処理ＡＳＩＣ５０ｃが処理担当の画像処理でないときには、レジスタＩ／Ｆ部７０は、内蔵の画像処理機能部６３〜６６の画像処理レジスタ（シャドウレジスタ）にリードアクセスして、該画像処理レジスタから画像処理ステータスをリードする（ステップＳ２０５）。

なお、図６のステップＳ２０３からステップＳ２０５の処理は、第１画像処理ＡＳＩＣ５０ｂ及び第２画像処理ＡＳＩＣ５０ｂでは、実行されない。

そして、複合装置１は、図７に示すように、スキャナ部２で読み取った画像データをスキャナ画像処理部３で必要なスキャナ画像処理を行った画像データを、第１画像処理ＡＳＩＣ５０ａ、第２画像処理ＡＳＩＣ５０ｂ及び第３画像処理ＡＳＩＣ５０ｃに順次送って、画像処理ＡＳＩＣ５０ａ〜５０ｃそれぞれにおいて、モード設定端子の設定によって各画像処理ＡＳＩＣ５０ａ〜５０ｃに割り当てられている画像処理に対応する画像処理機能部６３〜６６によって画像処理を施して順次次段の画像処理ＡＳＩＣ５０ｂ、５０ｃに送り、最終的に、コントローラ５のメインメモリ３２に処理済みの画像データを保管する。なお、図７では、破線の施されている各部が、処理動作を実行する部分である。

そして、複合装置１は、スキャナ部２で読み取った原稿画像データをコントローラ画像処理部４で画像処理してコントローラ５のメインメモリ３２に保管する場合には、図７に示すように、スキャナ部２で原稿を主走査及び副走査して読み取られた原稿の画像データをスキャナ画像処理部３で必要な画像処理を施して、まず、コントローラ画像処理部４の第１画像処理ＡＳＩＣ５０ａに送る。第１画像処理ＡＳＩＣ５０ａは、スキャナ画像処理部３から送られてくる画像データを、該第１画像処理ＡＳＩＣ５０ａに割り当てられている画像処理を実行する。

すなわち、第１画像処理ＡＳＩＣ５０ａは、図８に示すように、スキャナ画像処理部３で必要な画像処理が施された画像データを、ＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１で受け取って画像入力元選択部７２から画像処理機能部６３〜６６に順次送って画像処理するが、第１画像処理ＡＳＩＣ５０ａでの画像処理内容として、モード設定信号「０１ｂ」によってフィルタ処理及び色補正処理が割り当てられている。なお、図８において、実線で示すブロック部分が画像処理動作を行う部分である。

いま、複合装置１は、上述のように、Ａ０等の広幅複合装置であるが、各画像処理ＡＳＩＣ５０ａ〜５０ｃには、内蔵メモリ７４として狭幅サイズのラインメモリしか搭載していないため、複数の画像処理ＡＳＩＣ５０ａ〜５０ｃに処理を振り分けて画像処理を実行させる。そこで、各画像処理ＡＳＩＣ５０ａ〜５０ｃは、広幅複合装置１に搭載される際に、モード設定端子が各画像処理ＡＳＩＣ５０ａ〜５０ｃの画像処理の役割分担をその接続順序で設定するモード設定信号を出力する状態に設定される。そして、第１画像処理ＡＳＩＣ５０ａは、モード設定端子からモード設定信号として「０１ｂ」が動作イネーブル制御部７６に入力されて、動作イネーブル制御部７６が図４の動作設定テーブルに基づいて生成する動作イネーブル信号とＡＳＩＣ接続順指定信号及びメモリ切り替え信号によって各部の動作が決定される。第１画像処理ＡＳＩＣ５０ａは、動作イネーブル制御部７６が、そのモード設定信号「０１ｂ」に基づいて、フィルタ処理部６３と色補正処理部６４に「１」の動作イネーブル信号を出力し、変倍処理部６５及び階調処理部６６に出力して、フィルタ処理と色補正処理のみが有効に設定されるので、画像入力元選択部７２からの画像データに対して、フィルタ処理部６３でフィルタ処理を、色補正部６４で色補正処理を行って、処理済みの画像データを画像出力先選択部７５に送る。画像出力選択部７５は、「０１ｂ」の動作イネーブル信号がＡＳＩＣ接続順指定信号として入力され、自身が第１画像処理ＡＳＩＣ５０aであることを認識して、隣接する後段の第２画像処理ＡＳＩＣ５０ｂを示すアドレスを画像データに付加して、メモリライト部７８を通さずに、アービタ６９及びＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２を介して第２画像処理ＡＳＩＣ５０ｂに転送する。

そして、第２画像処理ＡＳＩＣ５０ｂは、図９に示すように、第１画像処理ＡＳＩＣ５０ａで画像処理された画像データを、ＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１で受け取って画像入力元選択部７２から画像処理機能部６３〜６６に順次送って画像処理するが、第２画像処理ＡＳＩＣ５０ｂでの画像処理内容として、モード設定信号「１０ｂ」によって変倍処理が割り当てられている。なお、図９において、実線で示すブロック部分が画像処理動作を行う部分である。

いま、第２画像処理ＡＳＩＣ５０ｂは、モード設定端子からモード設定信号として「１０ｂ」が動作イネーブル制御部７６に入力されて、動作イネーブル制御部７６が、そのモード設定信号「１０ｂ」に基づいて、フィルタ処理部６３と色補正処理部６４及び階調処理部６６に「０」の動作イネーブル信号を出力し、変倍処理部６５に「１」の動作イネーブル信号を出力して、変倍処理のみが有効に設定されるので、画像入力元選択部７２からの画像データに対して、変倍処理部６５で変倍処理を行って、処理済みの画像データを画像出力先選択部７５に送る。画像出力選択部７５は、「１０ｂ」の動作イネーブル信号がＡＳＩＣ接続順指定信号として入力され、自身が第２画像処理ＡＳＩＣ５０ｂであることを認識して、隣接する後段の第３画像処理ＡＳＩＣ５０ｃを示すアドレスを画像データに付加して、メモリライト部７８を通さずに、アービタ６９及びＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２を介して第３画像処理ＡＳＩＣ５０ｃに転送する。

そして、第３画像処理ＡＳＩＣ５０ｃは、図１０に示すように、第２画像処理ＡＳＩＣ５０ｂで画像処理された画像データを、ＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１で受け取って画像入力元選択部７２から画像処理機能部６３〜６６に順次送って画像処理するが、第３画像処理ＡＳＩＣ５０ｃでの画像処理内容として、モード設定信号「１１ｂ」によって階調処理が割り当てられている。なお、図１０において、実線で示すブロック部分が画像処理動作を行う部分である。

いま、第３画像処理ＡＳＩＣ５０ｃは、モード設定端子からモード設定信号として「１１ｂ」が動作イネーブル制御部７６に入力されて、動作イネーブル制御部７６が、そのモード設定信号「１１ｂ」に基づいて、フィルタ処理部６３と色補正処理部６４及び変倍処理部６５に「０」の動作イネーブル信号を出力し、階調処理部６６に「１」の動作イネーブル信号を出力して、階調処理のみが有効に設定されるので、画像入力元選択部７２からの画像データに対して、階調処理部６６で階調処理を行って、処理済みの画像データを画像出力先選択部７５に送る。画像出力選択部７５は、「１１ｂ」の動作イネーブル信号がＡＳＩＣ接続順指定信号として入力され、自身がコントローラ５に直接接続されている第３画像処理ＡＳＩＣ５０ｃであることを認識して、隣接ＡＳＩＣ出力画像データパスを通さずに、メモリライト部７８に画像データを転送する。メモリライト部７８は、画像データに設定されたスタートアドレスから順にコントローラ５上のメインメモリ３２に対するアドレスを付加して、アービタ６９に転送して、アービタ６９からＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２を介してコントローラ５のメインメモリ３２に転送して格納する。

そして、複合装置１は、上述のようにして、メインメモリ３２に書き込まれた画像データを、例えば、図１１、図１２に示すように、必要な画像処理内容に応じたコントローラ画像処理部４の画像処理ＡＳＩＣ５０ａ〜５０ｃまで戻して、必要な画像処理を該画像処理ＡＳＩＣ５０ａ〜５０ｃで施して再度コントローラ５のメインメモリ３２に戻す。この場合、各画像処理ＡＳＩＣ５０ａ〜５０ｃの画像転送先決定部７１がＣＰＵ３１からコントローラ画像処理部４に設定されたレジスタ設定値（ＣＰＵ信号）に基づいて画像処理内容を判断し、どの画像処理ＡＳＩＣ５０ａ〜５０ｃまで画像データを転送するかを判断する。

すなわち、複合装置１は、図１１及び図１２に実線矢印で示すように、メインメモリ３２に書き込まれた画像データをコントローラ画像処理部４の必要な画像処理ＡＳＩＣ５０ａ〜５０ｃまで戻して画像処理する場合、各画像処理ＡＳＩＣ５０ａ〜５０ｃの画像転送先決定部７１がレジスタ設定値（ＣＰＵ信号）から画像データの転送先を判断する。例えば、第３画像処理ＡＳＩＣ５０ｃは、コントローラ５のメインメモリ３２から画像データを読み込むために、内蔵するメモリリード部７７からリードコマンドをＣＰＵ３１に発行し、コントローラ５ａのメモリリード部７７からリードする画像データは、ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２からアービタ６９を介してメモリリード部７７に入力される。メモリリード部７７は、読み込んだ画像データを画像転送先決定部７１に転送して、画像転送先決定部７１がＣＰＵ３１からコントローラ画像処理部４に設定されたレジスタ値に基づいて画像処理内容が、例えば、変倍処理であることを読み取ると、図１１に示すように、変倍処理を行う画像処理ＡＳＩＣが第３画像処理ＡＳＩＣ５０ｃよりもスキャナ側に配置されている画像処理ＡＳＩＣ５０ａ、５０ｂ（本実施例の場合、第２画像処理ＡＳＩＣ５０ｂ）であること、ＡＳＩＣ接続順指定信号から自身が第３画像処理ＡＳＩＣであることを認識して、隣接する前段の第２画像処理ＡＳＩＣ５０ｂに画像データを転送する必要があることを判断する。画像転送先決定部７１は、第２画像処理ＡＳＩＣ５０ｂに画像データを転送するために、第２画像処理ＡＳＩＣ５０ｂを示すアドレスを画像データに付加して、アービタ６７を経由させてＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１に渡し、ＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１は、画像転送先決定部７１から送られてきた画像データを第２画像処理ＡＳＩＣ５０ｂに転送する。

第２画像処理ＡＳＩＣ５０ｂは、図１１、図１２及び図９に示すように、第３画像処理ＡＳＩＣ５０ｃから送られてきた画像データをＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２で受け取ってアービタ６８から隣接ＡＳＩＣ入力画像データパスを介して画像転先送決定部７１に取り込み、画像転送先決定部７１は、ＣＰＵ３１によってコントローラ画像処理部４に設定されたレジスタ値によって該画像データに対する画像処理内容を取得する。画像転送先決定部７１は、いま、画像処理内容が変倍処理であることを読み取り、該変倍処理を実行するのが第２画像処理ＡＳＩＣ５０ｂであって、該画像データに対して他にフィルタ処理や色変換等の第２画像処理ＡＳＩＣ５０ｂよりもスキャナ部２側に配置されている画像処理ＡＳＩＣ５０ａによって処理すべき画像処理が設定されていないこと及び自身が第２画像処理ＡＳＩＣ５０ｂであることをＡＳＩＣ接続順指定信号によって認識し、該認識結果から画像データを画像入力元選択部７２に画像データを転送する必要があると判断して、画像データを画像入力元選択部７２に転送する。

画像入力元選択部７２は、画像転送先決定部７１から送られてきた画像データを画像処理機能部６３〜６６のフィルタ処理部６３に転送するが、フィルタ処理部６３と色補正部６４に入力されている動作イネーブル信号が「０」であるので、フィルタ処理部６３と色補正部６４は、画像処理を行わずにスルー状態となって画像データをそのまま変倍処理部６５へ送り、変倍処理部６５は、入力されている動作イネーブル信号が「１」であるので、内蔵メモリ７４を全て占有して、広幅（Ａ０）サイズの画像処理（変倍処理）を行って、変倍処理後の画像データを階調処理部６６へ送る。階調処理部６６は、入力されている動作イネーブル信号が「０」であるので、階調処理を行わずに、変倍処理部６５から送られてくる画像データを画像出力先選択部７５へ転送し、画像出力先選択部７５は、ＡＳＩＣ接続順指定信号が「１０ｂ」であることから自身が第２画像処理ＡＳＩＣ５０ｂであると判断して隣接する第３画像処理ＡＳＩＣ５０ｃを示すアドレスを付加して、メモリライト部７８を通さずに、隣接ＡＳＩＣ出力画像データパスタを通しアービタ６９及びＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２を通して、画像データを隣接する後段の第３画像処理ＡＳＩＣ５０ｃに転送する。

また、第２画像処理ＡＳＩＣ５０ｂは、図１２に示すように、前段の画像処理ＡＳＩＣ５０ａで実行すべき画像処理内容があるときには、第３画像処理ＡＳＩＣ５０ｃから送られてきた画像データを第１画像処理ＡＳＩＣ５０ａに転送する。すなわち、画像転送先決定部７１は、画像処理内容がフィルタ処理や色補正を含むことを、ＣＰＵ信号から認識し、フィルタ処理や色補正を行うのが第２画像処理ＡＳＩＣ５０ｂよりスキャナ側に配置されている画像処理ＡＳＩＣ５０（本実施例の場合、第１画像処理ＡＳＩＣ５０ａ）であること、自身が第２画像処理ＡＳＩＣ５０ｂであることをＡＳＩＣ接続順指定信号から認識して、該認識結果から画像データを隣接する前段の第１画像処理ＡＳＩＣ５０ａにデータを転送しなければならないと判断する。画像転送先決定部７１は、第１画像処理ＡＳＩＣ５０ａに画像データを転送するために、画像データのアドレスを第１画像処理ＡＳＩＣ５０ａのアドレスに変更し、アービタ６７及びＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１を経由させて第１画像処理ＡＳＩＣ５０ａに転送する。

すなわち、例えば、第２画像処理ＡＳＩＣ５０ｂの画像転送先決定部７１は、図１３に示すように、画像処理内容が第２画像処理ＡＳＩＣ５０ｂよりスキャナ側に配置されている画像処理ＡＳＩＣ５０ａで処理する画像処理内容を含んでいるか否かをＣＰＵ信号であるレジスタ設定値によって判別し（ステップＳ３０１）、画像処理内容が第２画像処理ＡＳＩＣ５０ｂよりもスキャナ側の画像処理ＡＳＩＣ５０ａで処理すべき画像処理内容を含んでいないときには、画像データを該第２画像処理ＡＳＩＣ５０ｂの画像入力元選択部７２に転送して、第２画像処理ＡＳＩＣ５０ｂの画像処理機能部６３〜６６での画像処理に供する（ステップＳ３０２）。ステップＳ３０１で、画像処理内容が第２画像処理ＡＳＩＣ５０ｂよりもスキャナ側の画像処理ＡＳＩＣ５０ａで処理すべき画像処理内容を含んでいるときには、画像転送先決定部７１は、画像データを第１画像処理ＡＳＩＣ５０ａのアドレスを付加して第１画像処理ＡＳＩＣ５０ａに転送して、前段の画像処理ＡＳＩＣ５０（本実施例では、第１画像処理ＡＳＩＣ５０ａ）での画像処理に供する（ステップＳ３０３）。

第１画像処理ＡＳＩＣ５０ａの画像転送決定部７１は、ＣＰＵ３１によってコントローラ画像処理部４に設定されたレジスタ値から画像処理内容がフィルタ処理や色補正であることを読み取り、フィルタ処理や色補正を行うのが第１画像処理ＡＳＩＣ５０ａであること、またＡＳＩＣ接続順指定信号から自身が第１画像処理ＡＳＩＣ５０ａであると判断して、画像入力元選択部７２に画像データを転送する。そして、第１画像処理ＡＳＩＣ５０ａは、画像転送決定部７１から画像入力元選択部７２に送った画像データを、画像処理機能部６３〜６６に送って、画像処理機能部６３〜６６のフィルタ処理部６３でフィルタ処理を行い、色補正部６４で色補正を行って、変倍処理部６５及び階調処理部６６をスルーさせて、画像出力先選択部７５から第２画像処理ＡＳＩＣ５０ｂに転送する。以降の画像データの処理及び転送は、上記の通りである。

なお、上記説明では、画像転送決定部７１が、モード設定信号に基づく動作イネーブル信号とＡＳＩＣ接続順指定信号及びＣＰＵ信号であるレジスタ設定値に基づく画像処理内容によって、自己の搭載されている画像処理ＡＳＩＣ５０ａ〜５０ｃが最終の画像処理位置であるか否か判別して画像処理と転送処理を制御しているが、画像データの転送制御は、上記方法に限るものではなく、例えば、メモリリード部７７がＣＰＵ３１のコントローラ画像処理部４に設定するレジスタ値によって画像処理内容を判別して、該画像処理内容に応じた画像処理ＡＳＩＣ５０ａ〜５０ｃのアドレスを画像データに付加し、該アドレスを付加した画像データを画像転送先決定部７１に送って、画像転送先決定部７１が該画像データに付加されているアドレスに基づいて自己の搭載されている画像処理ＡＳＩＣ５０ａ〜５０ｃが最終の画像処理位置であるか否か判別して画像処理と転送処理を制御してもよい。

すなわち、第３画像処理ＡＳＩＣ５０ｃのメモリリード部７７は、コントローラ５のメインメモリ３２から画像データを読み出すために、リードコマンドを発行し、メインメモリ３２からリードした画像データがＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２及びアービタ６９を介して入力されると、ＣＰＵ３１からコントローラ画像処理部４に設定されたレジスタ値に基づいて該画像データに対して設定されている画像処理内容を読み取る。メモリリード部７７は、図１１の場合には、変倍処理であるので、変倍処理を行う第２画像処理ＡＳＩＣ５０ｂのアドレスを画像データに付加して画像転送先決定部７１に転送し、第３画像処理ＡＳＩＣ５０ｃの画像転送先決定部７１は、ＡＳＩＣ接続順指定信号から自身が第３画像処理ＡＳＩＣ５０ｃであることが分かっているため、画像データに付加されたアドレスと比較して、隣接する前段の第２画像処理ＡＳＩＣ５０ｂに画像データを転送することを決定する。画像転送先決定部７１は、アービタ６７及びＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１を介して第２画像処理ＡＳＩＣ５０ｂに画像データを転送する。

第２画像処理ＡＳＩＣ５０ｂは、第３画像処理ＡＳＩＣ５０ｃから画像データが転送されてくると、図９に示したように、ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２、アービタ６８を及び隣接ＡＳＩＣ入力画像データパスを介して画像転送先決定部７１に該画像データを送り込み、画像転送先決定部７１は、画像データに付加されているアドレスが第２画像処理ＡＳＩＣ５０ｂを示していること、ＡＳＩＣ接続順指定信号から自身の搭載されている画像処理ＡＳＩＣ５０ａ〜５０ｃが第２画像処理ＡＳＩＣ５０ｂであることから、画像データの転送先を自己の画像処理機能部６３〜６６であることを決定して、画像データを画像入力元選択部７２に転送する。画像入力元選択部７２以降の処理は、上記同様である。

また、複合装置１は、メモリリード部７７が画像処理内容を判断して画像データに該画像処理内容を実行する画像処理ＡＳＩＣ５０ａ〜５０ｃのアドレスを付加する場合に、コントローラ５から読み取った画像データの画像処理内容が、フィルタ処理や色補正を含むときは、図１２に示した転送経路と同様の転送経路で画像データを搬送するが、この場合、メモリリード部７７は、第１画像処理ＡＳＩＣ５０ａのアドレスを付加して画像転送先決定部７１に転送する。画像転送先決定部７１は、ＡＳＩＣ接続順指定信号から自身が第３画像処理ＡＳＩＣ５０ｃに搭載されていることが分かっているため、画像データに付加されているアドレスから、隣接する前段の第２画像処理ＡＳＩＣ５０ｂに画像データを転送することを決定して、アービタ６７及びＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１を経由させて、第２画像処理ＡＳＩＣ５０ｂに画像データを転送する。

第２画像処理ＡＳＩＣ５０ｂは、画像データが第３画像処理ＡＳＩＣ５０ｃから転送されてくると、ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２、アービタ６８及び隣接ＡＳＩＣ入力画像データパスを介して画像転送先決定部７１に該画像データを送り、画像転送先決定部７１は、該画像データに付加されているアドレスとＡＳＩＣ接続順指定信号から、隣接する前段の第１画像処理ＡＳＩＣ５０ａに画像データを第１画像処理ＡＳＩＣ５０ａに転送することを決定して、アービタ６７及びＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１を介して該画像データを第１画像処理ＡＳＩＣ５０ａに転送する。

第１画像処理ＡＳＩＣ５０ａは、画像データが第２画像処理ＡＳＩＣ５０ｂから転送されてくると、ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２、アービタ６８及び隣接ＡＳＩＣ入力画像データパスを介して画像転送先決定部７１に該画像データを送り、画像転送先決定部７１は、該画像データに付加されているアドレスとＡＳＩＣ接続順指定信号から、自己の画像処理機能部６３〜６６の画像処理対象の画像データであることを認識して、画像入力元選択部７２に該画像データを転送する。以降の画像データの画像処理及び転送処理は、上記同様であり、最終的に、コントローラ５のメインメモリ３２に書き戻す。

そして、上記処理において、第２画像処理ＡＳＩＣ５０ｂの画像転送先決定部７１は、図１４に示すように、画像データに付加されたアドレスによって、自己の搭載されている第２画像処理ＡＳＩＣ５０ｂが最終の画像処理位置であるか否か判別して画像転送制御処理を行う。

すなわち、上述のように、画像データには、第３画像処理ＡＳＩＣ５０ｃのメモリリード部７７によって、画像処理ＡＳＩＣ５０ａ〜５０ｃのいずれで画像処理を行う画像データであるかを示すアドレスが付加されており、第２画像処理ＡＳＩＣ５０ｂの場合、図１４に示すように、画像転送先決定部７１は、入力された画像データに付加されたアドレスが、自己（図１４の場合、第２画像処理ＡＳＩＣ５０ｂ）のアドレスであるかチェックし（ステップＳ４０１）、該アドレスが自己のアドレスでないときには、画像データをそのまま第１画像処理ＡＳＩＣ５０ａに転送する（ステップＳ４０２）。ステップＳ４０１で、画像データのアドレスが自己のアドレスであるときには、画像データを該第２画像処理ＡＳＩＣ５０ｂの画像入力元選択部７２に転送して、第２画像処理ＡＳＩＣ５０ｂの画像処理機能部６３〜６６での画像処理に供する（ステップＳ４０３）。

さらに、複合装置１において、コントローラ画像処理部４は、コントローラ５のメインメモリ３２から読み取った画像データを画像処理する場合、該画像データに対する画像処理内容に関わらず、一旦、先頭の画像処理ＡＳＩＣ５０である第１画像処理ＡＳＩＣ５０ａまで画像データを転送し、第１画像処理ＡＳＩＣ５０ａから順次画像処理の要否を判断して、必要な画像処理を行って、次段の画像処理ＡＳＩＣ５０ｂ、５０ｃに転送して、最終的にコントローラ５のメインメモリ３２に格納するようにしてもよい。

画像処理ＡＳＩＣ５０によるコントローラ５のメインメモリ３２から画像データを読み取って画像処理する場合の画像転送制御処理を、図１０に示した第３画像処理ＡＳＩＣ５０ｃを用いて説明すると、メモリリード部７７は、コントローラ５のメインメモリ３２から画像データをリードすると、画像処理内容を確認することなく、該画像データを画像転送先決定部７１に送り、画像転送先決定部７１が、画像処理内容に関わらず、前段の第２画像処理ＡＳＩＣ５０ｂに転送することを決定して、アービタ６７及びＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１を経由させて第２画像処理ＡＳＩＣ５０ｂに転送する。第２画像処理ＡＳＩＣ５０ｂは、第３画像処理ＡＳＩＣ５０ｃから転送されてきた画像データを、ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２、アービタ６８及び隣接ＡＳＩＣ入力画像データパスを介して画像転送先決定部７１に送り、画像転送先決定部７１が、その画像処理内容について確認することなく、画像データを第１画像処理ＡＳＩＣ５０ａに転送することを決定して、アービタ６７及びＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１を経由させて第１画像処理ＡＳＩＣ５０ａに転送する。

第１画像処理ＡＳＩＣ５０ａは、第２画像処理ＡＳＩＣ５０ｂから転送されてきた画像データをＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２、アービタ６８及び隣接ＡＳＩＣ入力画像データパスを介して画像転送先決定部７１に送り、画像転送先決定部７１が、上記同様に、その画像処理内容に応じて必要な画像処理を行って、第２画像処理ＡＳＩＣ５０ｂに転送する。以降の画像転送制御処理は、上記同様であり、最終的に、コントローラ５のメインメモリ３２に画像処理した画像データを書き戻す。

なお、画像処理ＡＳＩＣ５０は、上記複合装置１のように、広幅画像処理装置に搭載されるときには、モード設定端子が、その搭載数と接続順位を示す「０１ｂ」、「１０ｂ」、「１１ｂ」等のモード設定信号を出力する状態に設定されるが、狭幅複合装置等のように狭幅画像処理装置に単独で搭載されるときには、狭幅画像処理装置に単独で搭載されていることを示すモード設定信号を出力する状態に、モード設定端子が設定されて搭載される。例えば、図１５に画像処理ＡＳＩＣ５０ｓとして示すように、モード設定端子からモード設定信号「００ｂ」が入力される。画像処理ＡＳＩＣ５０ｓは、上記複合装置１に搭載される画像処理ＡＳＩＣ５０ａ〜５０ｃと同様であるが、動作イネーブル制御部７６が動作イネーブル信号として、全ての画像処理機能部６３〜６６の動作を可能とする「１」を出力し、ＡＳＩＣ接続順指定信号として単独搭載されていることを示す信号を出力する。そして、画像転送先決定部７１は、自己の画像処理ＡＳＩＣ５０ｓで画像処理することを決定し、コントローラ５のメインメモリ３２からの全ての画像データを、自己の画像処理機能部６３〜６６で画像処理させるために、画像入力選択部７２に転送する。以降の画像転送制御処理は、上記同様である。

このように、本実施例の複合装置１は、所定容量の内蔵メモリ７４と複数の画像処理機能部６３〜６６を搭載して該画像処理機能部６３〜６６がそのレジスタに設定されるレジスタ値に応じて内部メモリ７４を利用して入力画像データに対してそれぞれ異なる画像処理を実行する画像処理モジュール５０ａ〜５０ｃと、該各画像処理機能部６３〜６６のレジスタに対してレジスタ値の設定を行って該画像処理モジュール５０ａ〜５０ｃによる画像処理を制御するＣＰＵ３１と、該画像処理モジュール５０ａ〜５０ｃの処理した画像データを保管するメインメモリ３２と、を備え、画像処理モジュール５０ａ〜５０ｃが、複数直列に接続されているか否か及び複数接続されているときの接続順位に応じた状態に設定されるモード設定端子と、該モード設定端子の設定状態に基づいて画像処理モジュール５０ａ〜５０ｃの複数接続の有無と画像処理モジュール５０ａ〜５０ｃの接続順位及び複数の画像処理機能部６３〜６６の実行する複数の画像処理のうちいずれの画像処理をいずれの画像処理モジュール５０ａ〜５０ｃに実行させるのかの処理分担を判定して該判定結果とＣＰＵ３１からのレジスタ値情報に基づいて画像処理機能部６３〜６６のレジスタへのレジスタ値の設定制御と内蔵メモリ７４の利用制御及び画像データの転送制御を行う動作制御信号を出力する動作制御手段（動作イネーブル制御部７６、レジスタＩ／Ｆ部７０）と、メインメモリ３２の画像データを読み出して入力画像データとして取り込むメモリリード部７７（保管データ読み出し手段）と、該動作制御信号に基づいて入力画像データを画像処理機能部６３〜６６を通過させた後にメインメモリ３２方向に送る順方向と該順方向と逆方向のいずれの方向に送るかを制御する画像転送先決定部（データ流れ制御手段）７１と、該順方向側に接続されている順方向側画像処理モジュール５０ｂ、５０ｃから逆方向に送られてくる画像データを画像転送先決定部７１に渡すＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２、アービタ６８及び隣接ＡＳＩＣ入力画像データパス（逆方向データ取り込み手段）と、画像転送先決定部７１から受け取った画像データを逆方向側に接続されている逆方向側画像処理モジュール５０ａ、５０ｂに転送するアービタ６７及びＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ逆方向データ送り出し手段）と、逆方向側画像処理モジュール５０ａ、５０ｂから画像データを受け取るＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ（順方向データ受け取り手段）と、画像転送先決定部７１とＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１のいずれかを選択して画像データを受け取って画像処理機能部６３〜６６に送り出す画像入力元選択部（処理対象データ選択手段）７２と、画像処理機能部６３〜６６を通過した画像データを順方向側画像処理モジュール５０ｂ、５０ｃとメインメモリ３２のいずれに送り出すかを動作制御信号に基づいて選択制御する画像データ出力先選択部（順方向送り出しデータ制御手段）７５と、を備えている。

したがって、複合装置等の画像処理装置が、狭幅サイズの画像データを処理対象とする狭幅画像処理装置であって画像処理ＡＳＩＣが１個のみ搭載されているのか、広幅サイズの画像データを処理対象とする広幅画像処理装置であって画像処理ＡＳＩＣが複数個搭載されているのか、複数個搭載されているときには、その画像処理ＡＳＩＣの接続順位がモード設定端子の設定状態でハードウェアとしての画像処理ＡＳＩＣ自体が把握して、複数の画像処理ＡＳＩＣを搭載している場合にも、ＣＰＵとしては、単独の画像処理ＡＳＩＣを搭載している場合と同じ制御を行うことで、必要なレジスタ設定を適切に行うことができ、順方向の画像データに対して適切かつ高速に画像処理することができるとともに、メインメモリ３２に保管した画像データを読み出して画像処理ＡＳＩＣで画像処理する場合にも、必要な画像処理ＡＳＩＣに画像データを適切に送って画像処理を行うことができる。

また、本実施例の複合装置１は、メモリリード部７７が、メインメモリ３２から画像データを読み出すと、ＣＰＵ３１から設定される該画像データに対する画像処理内容と動作制御信号に基づいて該画像データの送り先の画像処理モジュール５０ａ〜５０ｃを決定して、該画像処理モジュール５０ａ〜５０ｃのアドレスを付加して画像転送先決定部７１に渡し、画像転送先決定部７１が該アドレスに基づいて該画像データの送り先を制御している。

したがって、処理対象の画像データを該画像データに対して実行する画像処理内容にとって必要な画像処理ＡＳＩＣ５０ａ〜５０ｃに適切に転送することができ、無駄な画像データの転送を省いて処理速度を向上させつつ、適切な画像処理を行うことができる。

さらに、本実施例の複合装置１は、動作イネーブル制御部７６が、モード設定端子の設定状態が画像処理モジュール５０ａ〜５０ｃの複数接続状態を示していると、動作制御信号として、該画像処理モジュール５０ａ〜５０ｃの画像処理機能部６３〜６６毎にその動作の有効・無効を指示する動作イネーブル信号（動作切り替え信号）を含む信号を出力している。

したがって、複数の画像処理ＡＳＩＣ５０ａ〜５０ｃを搭載している場合に、該画像処理ＡＳＩＣ５０ａ〜５０ｃに割り当てられている画像処理に使用する画像処理機能部６３〜６６以外の画像処理機能部６３〜６６を無効にし、必要な画像処理機能部６３〜６６のみを有効にして画像処理ＡＳＩＣ５０ａ〜５０ｃをより一層適切かつ効率的に動作させることができる。

また、本実施例の複合装置１は、動作イネーブル制御部７６が、モード設定端子の設定状態に基づいて内蔵メモリ７４を複数の画像処理機能部６３〜６６に共有利用させるかいずれか１つの画像処理機能部６３〜６６に占有利用させるかの利用制御を行うメモリセレクタ部７３と、モード設定端子の設定状態に基づいて画像処理モジュール５０ａ〜５０ｃの画像処理機能部６３〜６６毎にその動作の有効・無効を指示する動作イネーブル信号を動作制御信号の１つとして出力する動作イネーブル制御部７６と、動作イネーブル信号とＣＰＵ３１からのレジスタ値情報に基づいてレジスタ値のレジスタへの設定を行うレジスタＩ／Ｆ部７０と、を備えている。

したがって、複数の画像処理ＡＳＩＣを搭載している場合にも、ＣＰＵ３１としては、単独の画像処理ＡＳＩＣを搭載している場合と同じ制御を行うことで、必要なレジスタ設定を適切に行い、画像データに対して適切かつ高速に画像処理することができる。

以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明は、広幅用と狭幅用で共通の画像処理ＡＳＩＣを搭載しつつハードウェア設定のみで適切に画像処理を行う複合装置、複写装置等の画像処理装置及び画像処理モジュールに利用することができる。

本発明の一実施例を適用した複合装置の要部ブロック構成図。 コントローラ画像処理部の要部ブロック構成図。 第３画像処理ＡＳＩＣの詳細なブロック構成図。 動作設定テーブルの一例を示す図。 第３画像処理ＡＳＩＣにおけるライトアクセス時レジスタ設定処理を示すフローチャート。 第３画像処理ＡＳＩＣにおけるリードアクセス時レジスタ設定処理を示すフローチャート。 スキャナ読み取り画像データの処理流れを示す図。 第１画像処理ＡＳＩＣでの画像処理の説明図。 第２画像処理ＡＳＩＣでの画像処理の説明図。 第３画像処理ＡＳＩＣでの画像処理の説明図。 画像データを第２画像処理ＡＳＩＣまで戻して画像処理する場合の画像処理流れを示す図。 画像データを第１画像処理ＡＳＩＣまで戻して画像処理する場合の画像処理流れを示す図。 画像処理内容に基づく画像転送制御処理を示すフローチャート。 付加アドレスに基づく画像転送制御処理を示すフローチャート。 単独で搭載される場合の画像処理ＡＳＩＣのブロック構成図。

符号の説明

１ 複合装置
２ スキャナ部
３ スキャナ画像処理部
４ コントローラ画像処理部
５ コントローラ
６ プロッタ画像処理部
７ プロッタ部
１１ スキャナ特性補正部
１２ 出力制御部
２１ 入力制御部
２２ 蓄積制御部
２３ 画像処理部
２４ ＣＰＵ Ｉ／Ｆ
３１ ＣＰＵ
３２ メインメモリ
３３、３４ ＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ
４１ ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ
４２ 出力処理部
５０ａ〜５０ｃ 画像処理ＡＳＩＣ
６１ Ｒｏｏｔ Ｃｏｍｐｌｅｘ
６２ ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ
６３ フィルタ処理部
６４ 色補正部
６５ 変倍処理部
６６ 階調処理部
６７、６８、６９ アービタ
７０ レジスタＩ／Ｆ部
７１ 画像転送先決定部
７２ 画像入力元選択部
７３ メモリセレクタ部
７４ 内蔵メモリ
７５ 画像出力先選択部
７６ 動作イネーブル制御部
７７ メモリリード部
７８ メモリライト部

Claims (8)

1. 所定容量の記憶手段と複数の画像処理機能手段を搭載して該画像処理機能手段がそのレジスタに設定されるレジスタ値に応じて該記憶手段を利用して入力画像データに対してそれぞれ異なる画像処理を実行する画像処理モジュールと、該各画像処理機能手段のレジスタに対してレジスタ値の設定を行って該画像処理モジュールによる画像処理を制御する制御手段と、該画像処理モジュールの処理した画像データを保管するデータ保管手段と、を備えた画像処理装置であって、前記画像処理モジュールは、該画像処理モジュールが複数直列に接続されているか否か及び複数接続されているときの接続順位に応じた状態に設定される設定端子と、該設定端子の設定状態に基づいて該画像処理モジュールの複数接続の有無と該画像処理モジュールの接続順位及び複数の前記画像処理機能手段の実行する複数の画像処理のうちいずれの画像処理をいずれの画像処理モジュールに実行させるのかの処理分担を判定して該判定結果と前記制御手段からのレジスタ値情報に基づいて画像処理機能手段のレジスタへのレジスタ値の設定制御と前記記憶手段の利用制御及び画像データの転送制御を行う動作制御信号を出力する動作制御手段と、前記データ保管手段の画像データを読み出して入力画像データとして取り込む保管データ読み出し手段と、該動作制御信号に基づいて入力画像データを前記画像処理機能手段を通過させた後に該データ保管手段方向に送る順方向と該順方向とは逆の逆方向のいずれの方向に送るかを制御するデータ流れ制御手段と、該順方向側に接続されている順方向側画像処理モジュールから逆方向に送られてくる画像データを該データ流れ制御手段に渡す逆方向データ取り込み手段と、該データ流れ制御手段から受け取った画像データを該逆方向側に接続されている逆方向側画像処理モジュールに転送する逆方向データ送り出し手段と、該逆方向側画像処理モジュールから画像データを受け取る順方向データ受け取り手段と、該データ流れ制御手段と該順方向データ受け取り手段のいずれかを選択して画像データを受け取って該画像処理機能手段に送り出す処理対象データ選択手段と、該画像処理機能手段を通過した画像データを該順方向側画像処理モジュールと該データ保管手段のいずれに送り出すかを該動作制御信号に基づいて選択制御する順方向送り出しデータ制御手段と、を備えていることを特徴とする画像処理装置。
2. 前記保管データ読み出し手段は、前記データ保管手段から画像データを読み出すと、前記制御手段から設定される該画像データに対する画像処理内容と前記動作制御信号に基づいて該画像データの送り先の画像処理モジュールを決定して、該画像処理モジュールのアドレスを付加して前記データ流れ制御手段に渡し、該データ流れ制御手段段は、該アドレスに基づいて該画像データの送り先を制御することを特徴とする請求項１記載の画像処理装置。
3. 前記動作制御手段は、前記設定端子の設定状態が前記画像処理モジュールの複数接続状態を示していると、前記動作制御信号として、該画像処理モジュールの前記画像処理機能手段毎にその動作の有効・無効を指示する動作切り替え信号を含む信号を出力することを特徴とする請求項１または請求項２記載の画像処理装置。
4. 前記動作制御手段は、前記設定端子の設定状態に基づいて前記記憶手段を複数の前記画像処理機能手段に共有利用させるかいずれか１つの画像処理機能手段に占有利用させるかの利用制御を行う記憶制御手段と、該設定端子の設定状態に基づいて前記画像処理モジュールの画像処理機能手段毎にその動作の有効・無効を指示する動作切り替え信号を前記動作制御信号の１つとして出力する動作切り替え制御手段と、該動作切り替え信号と前記制御手段からの前記レジスタ値情報に基づいて前記レジスタ値の前記レジスタへの設定を行うレジスタ制御手段と、を備えていることを特徴とする請求項１から請求項３のいずれかに記載の画像処理装置。
5. 画像処理装置に搭載され、制御手段からの制御に応じて入力画像データに対して画像処理を施す画像処理モジュールであって、所定容量の記憶手段と、前記制御手段からレジスタ値の設定されるレジスタを有し該レジスタに設定されるレジスタ値に応じて該記憶手段を利用して前記画像データに画像処理を施す複数の画像処理機能手段と、該画像処理モジュールが複数直列に接続されているか否か及び複数接続されているときの接続順位に応じた状態に設定される設定端子と、該設定端子の設定状態に基づいて該画像処理モジュールの複数接続の有無と該画像処理モジュールの接続順位及び複数の該画像処理機能手段の実行する複数の画像処理のうちいずれの画像処理をいずれの画像処理モジュールに実行させるのかの処理分担を判定して該判定結果と該制御手段からのレジスタ値情報に基づいて画像処理機能手段のレジスタに対するレジスタ値の設定制御と前記記憶手段の利用制御及び画像データの転送制御を行う動作制御信号を出力する動作制御手段と、前記データ保管手段の画像データを読み出して入力画像データとして取り込む保管データ読み出し手段と、該動作制御信号に基づいて入力画像データを前記画像処理機能手段を通過させた後に該データ保管手段方向に送る順方向と該順方向とは逆の逆方向のいずれの方向に送るかを制御するデータ流れ制御手段と、該順方向側に接続されている順方向側画像処理モジュールから逆方向に送られてくる画像データを該データ流れ制御手段に渡す逆方向データ取り込み手段と、該データ流れ制御手段から受け取った画像データを該逆方向側に接続されている逆方向側画像処理モジュールに転送する逆方向データ送り出し手段と、該逆方向側画像処理モジュールから画像データを受け取る順方向データ受け取り手段と、該データ流れ制御手段と該順方向データ受け取り手段のいずれかを選択して画像データを受け取って該画像処理機能手段に送り出す処理対象データ選択手段と、該画像処理機能手段を通過した画像データを該順方向側画像処理モジュールと該データ保管手段のいずれに送り出すかを該動作制御信号に基づいて選択制御する順方向送り出しデータ制御手段と、を備えていることを特徴とする画像処理モジュール。
6. 前記保管データ読み出し手段は、前記データ保管手段から画像データを読み出すと、前記制御手段から設定される該画像データに対する画像処理内容と前記動作制御信号に基づいて該画像データの送り先の画像処理モジュールを決定して、該画像処理モジュールのアドレスを付加して前記データ流れ制御手段に渡し、該データ流れ制御手段は、該アドレスに基づいて該データの送り先を制御することを特徴とする請求項５記載の画像処理モジュール。
7. 前記動作制御手段は、前記設定端子の設定状態が前記画像処理モジュールの複数接続状態を示していると、前記動作制御信号として、該画像処理モジュールの前記画像処理機能手段毎にその動作の有効・無効を指示する動作切り替え信号を含む信号を出力することを特徴とする請求項５または請求項６記載の画像処理モジュール。
8. 前記動作制御手段は、前記設定端子の設定状態に基づいて前記記憶手段を複数の前記画像処理機能手段に共有利用させるかいずれか１つの画像処理機能手段に占有利用させるかの利用制御を行う記憶制御手段と、該設定端子の設定状態に基づいて前記画像処理モジュールの画像処理機能手段毎にその動作の有効・無効を指示する動作切り替え信号を前記動作制御信号の１つとして出力する動作切り替え制御手段と、該動作切り替え信号と前記制御手段からの前記レジスタ値情報に基づいて前記レジスタ値の前記レジスタへの設定を行うレジスタ制御手段と、を備えていることを特徴とする請求項５から請求項７のいずれかに記載の画像処理モジュール。

Images