JP5245802B2 - 画像処理装置及び画像処理モジュール - Google Patents

Description

本発明は、画像処理装置及び画像処理モジュールに関し、詳細には、複合装置、複写装置、スキャナ装置等の主走査サイズの異なる画像データに対して画像処理を行う画像処理装置及び画像処理モジュールに関する。

従来、複写装置、複合装置等の画像処理装置においては、処理対象の画像データの大きさによってそれぞれ個別に開発されており、ハードウェア及びソフトウェアの開発に無駄が多く、開発時間と開発コストが高くつくという問題があった。

例えば、Ａ３、Ａ４等の狭幅複合装置とＡ０等の広幅複合装置は、スキャナ部で読み取った読取画像データに対して、スキャナ部特有の特性補正を行った後、画像処理モジュールにおいてフィルタ処理、色補正処理、変倍処理、階調処理等の画像処理を行って、メモリ保存、他の装置への転送出力、印刷出力等の出力処理に供している。

ところが、狭幅複合装置と広幅複合装置のように、主走査サイズの異なる画像を処理する画像処理装置においては、画像処理モジュールにおいて同じ画像処理を行うにも関わらず、取り扱う画像データの主走査方向のデータサイズが異なることから、必要とするメモリ量が異なるため、従来、画像処理モジュールのハードウェア及びソフトウェアの開発をそれぞれ個別に行っている。

このように個別にハードウェア及びソフトウェアの開発を行うと、ハードウェア及びソフトウェアの開発に無駄が多く、開発時間と開発コストが高くつくという問題があった。

そこで、従来、Ａ０等の広幅の画像データの画像処理を外部メモリを利用してＡ３等の狭幅の印刷装置の画像処理部を用いて行う技術が提案されている（特許文献１参照）。

特開２００２−１１９０５号公報

しかしながら、上記従来技術にあっては、広幅の画像データの画像処理を狭幅の画像処理部で行うのに、外部メモリを利用しているため、画像処理部、例えば、画像処理ＡＳＩＣに外部メモリと接続して必要な信号を授受するための複数の端子を設ける必要があり、コストが高くつくという問題がある。

この問題に対して、Ａ３等の比較的狭幅サイズの複数の画像処理モジュールと該複数の画像処理モジュールが利用するラインメモリを搭載する画像処理ＡＳＩＣを、Ａ０等の広幅サイズの画像データを処理対象とする複合装置等の画像処理装置に搭載して、該狭幅の画像処理ＡＳＩＣのラインメモリを１つの画像処理モジュールに占有させることで、広幅サイズの画像処理を行うことが考えられる。

ところが、画像処理ＡＳＩＣ内蔵のラインメモリを複数の画像処理モジュールのうちの１つに占有させることで、広幅サイズの画像処理を可能としているため、入力画像データに対して複数の画像処理を実行することができない。

この問題を解決するためには、このような画像処理ＡＳＩＣを複数直列に接続して、各画像処理ＡＳＩＣをソフトウェアで駆動制御し、複数の画像処理ＡＳＩＣで順次異なる画像処理を実行させる方法を用いることが考えられるが、このようにすると、ソフトウェアの開発及びソフトウェアを実行するＣＰＵの制御が複雑になり、コストが高くなるとともに、処理速度が低下するという問題がある。

そこで、本発明は、主走査サイズの異なる画像データに対する画像処理を、安価にかつ高速に実行する画像処理装置及び画像処理モジュールを提供することを目的としている。

本発明は、所定容量の記憶手段と複数の画像処理機能手段を搭載して該画像処理機能手段がそのレジスタに設定されるレジスタ値に応じて該記憶手段を利用して入力画像データに対してそれぞれ異なる画像処理を実行する画像処理モジュールが、複数直列に接続されているか否かと複数接続時に複数の該画像処理機能手段の実行する画像処理を複数の該画像処理モジュールに分担させかついずれの画像処理を複数の該画像処理モジュールのいずれの画像処理モジュールに実行させるのかの処理分担情報を示す構成動作制御信号の入力される設定端子と、該構成動作制御信号に基づいて該画像処理モジュールが複数接続されているか否かの判定と該処理分担情報の取得を行うとともに該判定結果と該処理分担情報及び制御手段からのレジスタ値情報に基づいて画像処理機能手段のレジスタへのレジスタ値の設定制御及び記憶手段の利用制御を行う動作制御手段と、を備えていることを特徴としている。

また、本発明は、前記動作制御手段が、前記構成動作制御信号が前記画像処理モジュールの複数接続を示しており、該動作制御手段を搭載する画像処理モジュールが前記制御手段から直接前記レジスタ値情報を受け取る直接制御画像処理モジュールであって該制御手段から受け取ったレジスタ値情報がパラメータの設定情報であると、該パラメータのうち、該レジスタ値情報の指定する該直接制御画像処理モジュールが搭載する前記画像処理機能手段の前記レジスタへの設定が要求されているパラメータの該レジスタへの設定と該直接制御画像処処理手段以外の他の画像処理モジュールが搭載する画像処理機能手段のレジスタに設定すべきパラメータを該他の画像処理モジュールの画像処理機能手段に対応する該直接制御画像処理モジュールの搭載する画像処理機能手段のレジスタを代理レジスタとして該代理レジスタに該パラメータを設定し、該制御手段からのレジスタ値情報がパラメータの読み取りであると、該直接制御画像処理モジュールの全ての画像処理機能手段のレジスタの読み取りを行うとともに、他の画像処理モジュールへの読み取り動作を不許可とすることを特徴としてもよい。

さらに、本発明は、前記動作制御手段が、前記構成動作制御信号に基づいて前記記憶手段を複数の前記画像処理機能手段に共有利用させるかいずれか１つの画像処理機能手段に占有利用させるかの記憶手段利用制御を行う記憶手段制御手段と、該構成動作制御信号に基づいて前記画像処理モジュールの画像処理機能手段毎にその動作の有効・無効を指示する動作切り替え信号を出力する動作切り替え制御手段と、該動作切り替え信号と前記制御手段からの前記レジスタ値情報に基づいて前記レジスタ値の前記レジスタへの設定を行うレジスタ制御手段と、を備えていることを特徴としてもよい。

本発明によれば、主走査サイズの異なる画像データに対する画像処理を、安価にかつ高速に実行することができる。

以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。

図１〜図１１は、本発明の画像処理装置及び画像処理モジュールの一実施例を示す図であり、図１は、本発明の画像処理装置及び画像処理モジュールの一実施例を適用した複合装置１の要部ブロック構成図である。

図１において、複合装置１は、スキャナ部２、スキャナ画像処理部３、コントローラ画像処理部４、ＨＤＤ（ハードディスク）５、ＣＰＵ（Central Processing Unit ）６、メインメモリ７、プロッタ画像処理部８及びプロッタ部９等を備えている。本実施例の複合装置１は、主走査方向のサイズがＡ０サイズ等の比較的広幅サイズの画像データを処理する広幅複合装置であり、後述する画像処理ＡＳＩＣとして、Ａ３サイズ等の比較的狭幅サイズの狭幅複合装置等である狭幅画像処理装置に搭載される画像処理ＡＳＩＣが複数用いられている。

スキャナ部２は、例えば、ＣＣＤ（Charge Coupled Device ）を利用したカラーイメージスキャナ等が利用されており、原稿を主走査及び副走査して、原稿の画像を所定の解像度で読み取ってＲＧＢのカラー画像信号をスキャナ画像処理部３に出力する。

スキャナ画像処理部３は、スキャナ特性補正部１１及び出力制御部１２等を備えており、スキャナ特性補正部１１は、スキャナ部２のＣＣＤ特性の差異によるスキャナ画像データの特性の補正を行う。例えば、スキャナ特性補正部１１は、シェーディング補正処理、γ変換処理、フィルタ処理、色変換処理等の補正処理を行い、シェーディング補正処理では、スキャナ部２の光源光量の主走査方向における分布バラツキやＣＣＤの特性に起因する主走査方向の画像信号のバラツキを補正する。スキャナ特性補正部１１は、γ変換処理では、スキャナ部２の露光光源の光量に対する画像ばらつき等の補正を行い、フィルタ処理では、γ変換処理されたＲＧＢ信号に、画像のシャープネス、モアレ除去等を行う。そして、スキャナ特性補正部１１は、色変換処理で、スキャナ部２の露光光源の経時的な劣化等による色味の変化の補正を行い、この場合の色変換は、ＲＧＢからＣＭＹＫの変換ではなく、ＲＧＢからＲＧＢへの変換である。

スキャナ画像処理部３の出力制御部１２は、処理済みの画像データをコントローラ画像処理部３に出力し、ＰＣＩ（Peripheral Component Interconnect） Express（以下、ＰＣＩｅという。）という要求と応答が分離されていて応答を待たずに次の要求を発行できる高速スプリットトランザクションのバスのエンドポイント（以下、ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔという。）が用いられている。

なお、スキャナ画像処理部３は、図示しないが、内部での画像データの転送を行うＤＭＡ（Direct Memory Access）コントローラを備えている。

コントローラ画像処理部４は、入力制御部２１、蓄積制御部２２、画像処理部２３及びＣＰＵ Ｉ／Ｆ２４等を備えており、入力制御部２１は、ＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ等が用いられていて、スキャナ画像処理部３からの画像データを受け取る。画像処理部２３は、出力形態（ハードディスク蓄積、プロッタ部９での印刷出力、他の装置へのデータ転送等の出力形態）に応じた各種画像処理を行い、蓄積制御部２２は、ハードディスク（ＨＤＤ）５への画像データの蓄積やハードディスク５からの画像データの読み出しを行う。ＣＰＵ Ｉ／Ｆ（動作制御手段、レジスタ制御手段）２４は、ＣＰＵ６とのインターフェイスであり、処理済みの画像データ等をＣＰＵ６に転送するとともに、後述するように、レジスタ設定等の処理を行う。コントローラ画像処理部４の各部２１〜２４にＤＭＡＣ（ＤＭＡコントローラ）が内蔵されており、ＤＭＡＣによって各部２１〜２４の間のデータ転送を行う。

メインメモリ７は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等で構成され、ＲＯＭ内には、複合装置１の基本プログラムや後述する画像処理プログラム等のプログラム及び必要なシステムデータ等を格納されている。

ＣＰＵ６は、メインメモリ７のＲＯＭに格納されているプログラム及びシステムデータに基づいて、ＲＡＭをワークメモリとして利用しつつ、複合装置１の各部を制御して、複合装置１としての基本処理を実行するとともに、後述する画像処理を実行する。特に、ＣＰＵ６は、コントローラ画像処理部４とのデータ転送用のＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ３１及びプロッタ画像処理８とのデータ転送用のＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ３２を備えている。

すなわち、複合装置１は、ＲＯＭ、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory ）、ＥＰＲＯＭ、フラッシュメモリ、フレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory ）、ＣＤ−ＲＷ（Compact Disc Rewritable ）、ＤＶＤ（Digital Video Disk）、ＳＤ（Secure Digital）カード、ＭＯ（Magneto-Optical Disc）等のコンピュータが読み取り可能な記録媒体に記録されている本発明の画像処理方法を実行する画像処理プログラムを読み込んでメインメモリ７のＲＯＭやハードディスク５等に導入することで、後述する狭幅画像処理装置（複合装置等）と広幅画像処理装置である複合装置１とでソフトウェアの変更を行うことなくハードウェア処理として共用させて処理する適切にかつ高速に画像処理する画像処理方法を実行する画像処理装置である複合装置として構築されている。この画像処理プログラムは、アセンブラ、Ｃ、Ｃ＋＋、Ｃ＃、Ｊａｖａ（登録商標）等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。

メインメモリ７のＲＡＭは、ＣＰＵ６のワークメモリとして利用されるとともに、コントローラ画像処理部４で画像処理された画像データがＣＰＵ６を介して格納され、ＣＰＵ６によって読み出されて、プロッタ部９での印刷処理や他の装置への転送に供される。

プロッタ画像処理部８は、ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ４１及び複数の出力処理部４２等を備えており、ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ４１がＣＰＵ６のＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ３２から画像データを受け取って出力処理部４２に渡す。出力処理部４２は、画像データを受け取ると、該画像データをＣＭＹＫの画像データに変換してそれぞれの画像データの出力タイミングでプロッタ部９に転送する。

プロッタ部９は、例えば、電子写真式記録装置等が使用されており、プロッタ画像処理部８から送られてくるＣＭＹＫの画像データに基づいて、カラー画像を用紙に記録出力する。

上記コントローラ画像処理部４は、その画像処理部２３として、図２に示すように、第１から第３の３つの画像処理ＡＳＩＣ（画像処理モジュール）５０ａ〜５０ｃを備えており、各画像処理ＡＳＩＣ５０ａ〜５０ｃは、それぞれＰＣＩｅのＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１ａ〜６１ｃ及びＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２ａ〜６２ｃを備えていて、ＰＣＩｅを利用してデータの送受信を行う。

第１画像処理ＡＳＩＣ５０ａ、第２画像処理ＡＳＩＣ５０ｂ及び第３画像処理ＡＳＩＣ５０ｃは、直列に接続されており、第１画像処理ＡＳＩＣ５０ａ、第２画像処理ＡＳＩＣ５０ｂ及び第３画像処理ＡＳＩＣ５０ｃには、設定端子であるモード設定端子（図示略）が設けられていて、設定状態に応じたモード設定信号（構成動作制御信号）を第１画像処理ＡＳＩＣ５０ａ、第２画像処理ＡＳＩＣ５０ｂ及び第３画像処理ＡＳＩＣ５０ｃに出力する。すなわち、モード設定端子は、Ａ０サイズの広幅の複合装置に適用されるときには、図２に示すように、第１画像処理ＡＳＩＣ５０ａに、「０１ｂ」のモード設定信号を、第２画像処理ＡＳＩＣ５０ｂに、「１０ｂ」のモード設定信号を、第３画像処理ＡＳＩＣ５０ｃに、「１１ｂ」のモード設定信号を、それぞれ出力する状態に設定され、Ａ３サイズ等の比較的小さいサイズの複合装置に適用されるときには、「００ｂ」のモード設定信号を出力する状態に設定される。すなわち、画像処理ＡＳＩＣ５０ａ〜５０ｃは、該画像処理ＡＳＩＣ５０ａ〜５０ｃが複数直列に接続されているか否かを示すとともに複数接続されているときには複数の後述する画像処理機能部６３ａ、６３ｂ、６３ｃ〜６６ａ、６６ｂ、６６ｃの実行する画像処理を複数の画像処理ＡＳＩＣ５０ａ〜５０ｃに分担させかついずれの画像処理を複数の該画像処理ＡＳＩＣ５０ａ〜５０ｃのうち、いずれの画像処理ＡＳＩＣ５０ａ〜５０ｃに実行させるのかの処理分担情報を示す構成動作制御信号であるモード設定端子が設けられている。

そして、画像処理ＡＳＩＣ５０ａ〜５０ｃは、第３画像処理ＡＳＩＣ５０ｃについて図３に示すように、構成されている。なお、以下の図３の説明では、第１画像処理ＡＳＩＣ５０ｃに割り当てた「ｃ」の符号のみを付した番号を用いて説明するが、他の画像処理ＡＳＩＣ５０ａ、５０ｂについても同様である。

図３において、画像処理ＡＳＩＣ５０ｃは、ＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１ｃ、フィルタ処理機能部（図３では、フィルタ処理部と記載。）６３ｃ、色補正機能部（図３では、色補正部と記載。）６４ｃ、変倍処理機能部（図３では、変倍処理部と記載。）６５ｃ、階調処理機能部（図３では、階調処理部と記載。）６６ｃ、メモリセレクタ部６７ｃ、内蔵メモリ６８ｃ、動作イネーブル制御部６９ｃ、起動制御部７０ｃ、レジスタＩ／Ｆ部７１ｃ、画像処理データ用ＤＭＡＣ７２ｃ、アービタ７３ｃ、蓄積データ用ＤＭＡＣ（Direct Memory Access Controller）７４ｃ、蓄積制御部７５ｃ及びＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２ｃ等を備えており、図３において、Ｍは、マスタ、Ｓは、スレーブを示している。

ＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１ｃは、ターゲットとイニシエータを備えており、前段のＡＳＩＣとフィルタ処理部６３ｃ及びレジスタＩ／Ｆ７１ｃとの間の画像データ及び信号の授受を行う。

フィルタ処理機能部６３ｃから階調処理部６６ｃの各画像処理機能部（画像処理機能手段）のうち、メモリ６８ｃを使用する画像処理機能部、すなわち、フィルタ処理機能部６３ｃ、変倍処理機能部６５ｃ及び階調処理機能部６６ｃは、メモリＩ／Ｆ、データ処理部及びレジスタ部等を備えており、レジスタ部には、レジスタＩ／Ｆ部７１ｃの画像処理レジスタＩ／Ｆを介してＣＰＵ６から画像処理パラメータが設定される。フィルタ処理機能部６３ｃ、変倍処理機能部６５ｃ及び階調処理機能部６６ｃは、そのデータ処理部が、メモリＩ／Ｆを介してメモリセレクタ部６７ｃにアクセスして内蔵メモリ６８ｃのうち使用する内蔵メモリ６８ｃを選択して、レジスタ部に設定される画像処理パラメータに応じた画像処理を、該内蔵メモリ６８ｃを利用して行う。これらのフィルタ処理機能部６３ｃ、変倍処理機能部６５ｃ及び階調処理機能部６６ｃは、画像処理を行うのに、主走査サイズ分のラインバッファが必要である。すなわち、Ａ０サイズ等の広幅の画像データを画像処理する場合には、該広幅（Ａ０）サイズのラインバッファが必要であるが、本実施例の複合装置１は、内蔵メモリ６８として、該広幅サイズよりも主走査サイズの小さい主走査サイズ、例えば、Ａ３サイズのラインメモリしか内蔵していない。

そして、フィルタ処理部６３ｃは、入力された画像に、平滑化やエッジ強調等の処理を行って、文字部、絵柄部それぞれに適した画像補正を行い、処理済みの画像データを色補正機能部６４ｃに出力する。

色補正機能部６４ｃは、データ処理部とレジスタ部のみを備えており、入力されるＲＧＢの画像データをＣＭＹＫの画像データに色補正して変倍処理機能部６５ｃに出力する。

変倍処理機能部６５ｃは、入力される画像データに対して主走査方向または副走査方向の拡大処理または縮小処理を行って階調処理機能部６６ｃに出力し、階調処理機能部６６ｃは、入力されるＣＭＹＫの画像データに対して階調処理を行って画像処理データ用ＤＭＡＣ７２ｃに出力する。

そして、複合装置１は、上述のように、主走査サイズが、広幅サイズよりも主走査サイズの小さい狭幅サイズの画像処理ＡＳＩＣ５０ａ〜５０ｃを広幅の複合装置と狭幅の複合装置とに共用しているため、内蔵メモリ６８ａ〜６８ｃは、狭幅のラインメモリ、例えば、Ａ３サイズのラインメモリがしか内蔵していない。

そこで、複合装置１は、広幅の複合装置として、画像処理を適切に行うためには、内蔵メモリ６８ｃを狭幅の複合装置と同じように複数の画像処理機能部でそのまま共有使用したのでは、メモリ容量が不足するため、メモリセレクタ部６７ｃが、動作イネーブル制御部６９ｃからのメモリ切り替え信号によって、ＣＰＵ６で制御することなく、ハードウェアの設定のみで、フィルタ処理機能部６３ｃ、変倍処理機能部６５ｃ及び階調処理機能部６６ｃのうち、画像処理ＡＳＩＣ５０ｃの画像処理機能としてＣＰＵ６によって割り当てられている画像処理機能の画像処理機能部６３ｃ〜６６ｃにのみ内蔵メモリ６８ｃを占有させ、該割り当てられている画像処理内容の画像処理を、該画像処理内容に対応する画像処理機能部６３ｃ〜６６ｃで内蔵メモリ６８ｃを使用して実行する。

例えば、第３画像処理ＡＳＩＣ５０ｃの場合、モード設定端子からモード設定信号として「１１ｂ」が動作イネーブル制御部（動作制御手段、動作切り替え制御手段）６９ｃに入力され、動作イネーブル制御部６９ｃが、階調処理機能部６６ｃのみに内蔵メモリ６８ｃを使用させるメモリ切り替え信号をメモリセレクタ部６７ｃに出力して、階調処理機能部６６ｃが内蔵メモリ６８ｃを独占して使用して階調処理を実行する。

すなわち、第３画像処理ＡＳＩＣ５０ｃは、動作イネーブル制御部６９ｃに、上記モード設定端子から「１１ｂ」のモード設定信号が入力されるとともに、レジスタＩ／Ｆ部７１を介してＣＰＵ６からのレジスタライトが入力され、動作イネーブル制御部６９ｃは、ＣＰＵ６からのレジスタライトとモード設定信号に基づいて動作イネーブル信号を生成して各機能部６３ｃ〜６６ｃに出力するとともに、メモリ制御部６７ｃにメモリ切り替え信号を出力する。すなわち、動作イネーブル制御部６９ｃは、図４に示すような動作設定テーブルを内部メモリ等に格納しており、モード設定信号とレジスタ値に基づいて動作設定テーブルを参照して、各機能部６３ｃ〜６６ｃに出力する動作イネーブル信号を決定する。例えば、第３画像処理ＡＳＩＣ５０ｃの場合、複合装置１がＡ０等の広幅複合装置であって、モード設定端子からモード設定信号として、「１１ｂ」が動作イネーブル制御部６９ｃに入力されるので、動作イネーブル制御部６９ｃは、図４の動作設定テーブルを参照して、フィルタ処理機能部６３ｃ、色補正機能部６４ｃ及び変倍処理機能部６５ｃには、強制的に「０」の動作イネーブル信号を出力し、階調処理機能部６５ｃには、ＣＰＵ６からのレジスタ設置値に依存した値（「０」または「１」）の動作イネーブル信号を出力する。この場合、本実施例では、画像処理機能部が階調処理機能部６６ｃまでであるが、階調処理機能部６６ｃ以降にも画像処理機能部があるときには、該画像処理機能部にもレジスタ設定値に応じた動作イネーブル信号を出力する。また、メモリセレクタ部６７ｃは、メモリ切り替え信号に応じて内蔵メモリ６８ｃと複数の画像処理機能部６３ｃ〜６６ｃとの接続の切り替えを行って、内蔵メモリ６８ｃをいずれか一つの画像処理機能部６３ｃ〜６６ｃに占有させる。

なお、他の画像処理ＡＳＩＣ５０ａ、５０ｂも同様に、モード設定端子から入力されるモード設定信号によって、その動作イネーブル制御部６９ａ、６９ｂが、図４に示す動作設定テーブルを参照して該モード設定信号によって設定される画像処理機能部６３ａ、６３ｂ〜６６ａ、６６ｂに内蔵メモリ６８ａ、６８ｂを占有させて、ＣＰＵ６からのレジスタ設置値に応じた画像処理を行わせる。

再び、図３において、起動制御部７０ｃは、画像処理機能部６３ｃ〜６６ｃ、特に、階調処理機能部６６ｃとメインメモリ７との間の画像データ転送、または、蓄積制御部７５ｃとメインメモリ７との間のデータ転送を司るＤＭＡＣ（Direct Memory Access Controller）の起動制御を行い、蓄積制御部７５ｃは、ハードディスク（ＨＤＤ）５への画像データの蓄積やハードディスク５からの画像データの読み出し制御を行う。

レジスタ（Register）Ｉ／Ｆ部（動作制御手段、レジスタ制御手段）７１ｃは、ＣＰＵ６がアクセスするレジスタ領域とレジスタの種別（レジスタ値情報）に応じてスレーブとなるレジスタＩ／Ｆを選択し、ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２からのレジスタアクセスはこのレジスタＩ／Ｆ部７１ｃに入って、レジスタＩ／Ｆ部７１ｃがマスタ、各処理機能部６３ｃ〜６６ｃのレジスタ部がスレーブとなってレジスタアクセスする。第３画像処理ＡＳＩＣ５０ｃの各モジュールのレジスタＩ／Ｆは、第３画像処理ＡＳＩＣ５０ｃに内蔵の共通設定レジスタＩ／Ｆ（内蔵共通設定レジスタＩ／Ｆ）、第３画像処理ＡＳＩＣ５０ｃに内蔵の画像処理レジスタＩ／Ｆ（内蔵画像処理Ｉ／Ｆ）、後段ＡＳＩＣレジスタＩ／Ｆに大別できる。また、レジスタの種別は、共通設定、画像処理パラメータ、画像処理ステータスに大別される。共通設定とは、ＤＭＡＣの起動制御や、画像処理モジュールのイネーブル制御を行うレジスタである。共通設定は、ＡＳＩＣ全体の起動制御に関わるため、共通設定へのアクセス時には３個全ての画像処理ＡＳＩＣ５０ａ〜５０ｃに対してレジスタ設定する必要がある。画像処理パラメータと画像処理ステータスは、画像処理ＡＳＩＣ５０ａ〜５０ｃが内蔵しているフィルタ処理／色補正／変倍処理／階調処理の各画像処理機能部６３ｃ〜６６ｃに関するレジスタである。レジスタＩ／Ｆ部７１ｃは、画像処理パラメータと画像処理ステータスへのアクセス時には、上述のように、モード入力端子により決定されるそれぞれの画像処理ＡＳＩＣ５０ａ〜５０ｃが担当する画像処理に応じてレジスタアクセスの有無を判定し、レジスタアクセスを制御する。

上記動作イネーブル制御部６９ａ〜６９ｃ、起動制御部７０ａ〜７０ｃ、レジスタＩ／Ｆ部７１ａ〜７１ｃ及びメモリセレクタ部６７ａ〜６７ｃは、全体として、モード設定信号（構成動作制御信号）に基づいて画像処理ＡＳＩＣ５０ａ〜５０ｃが複数接続されているか否かの判定と処理分担情報の取得を行うとともに該判定結果と該処理分担情報及びＣＰＵ６からのレジスタ値情報に基づいて画像処理機能部６３ａ、６３ｂ、６３ｃ〜６６ａ、６６ｂ、６６ｃのレジスタ部へのレジスタ値の設定制御及び内蔵メモリ６８ａ〜６８ｃの利用制御を行う動作制御手段として機能している。ここで、情報分担情報とは、複数の画像処理機能部６３ａ、６３ｂ、６３ｃ〜６６ａ、６６ｂ、６６ｃの実行する画像処理を複数の画像処理ＡＳＩＣ５０ａ〜５０ｃに分担させかついずれの画像処理を複数の画像処理ＡＳＩＣ５０ａ〜５０ｃのうち、いずれの画像処理ＡＳＩＣ５０ａ〜５０ｃに実行させるのかの情報である。

次に、本実施例の作用を説明する。本実施例の複合装置１は、コントローラ画像処理部４に、狭幅用の画像処理ＡＳＩＣ５０ａ〜５０ｃを複数搭載し、該狭幅用の画像処理ＡＳＩＣ５０ａ〜５０ｃが広幅用画像処理装置である複合装置１に適用されていることを、各画像処理ＡＳＩＣ５０ａ〜５０ｃがハードウェア的に認識して、該狭幅用の複数の画像処理ＡＳＩＣ５０ａ〜５０ｃを用いて広幅の画像データの画像処理を適切に行う。すなわち、複合装置１は、コントローラ画像処理部４に狭幅用の３つの画像処理ＡＳＩＣ５０ａ〜５０ｃを搭載しており、各画像処理ＡＳＩＣ５０ａ〜５０ｃは、それぞれ複数の画像処理機能（フィルタ処理機能、色補正機能、変倍処理機能、階調処理機能等）を有しているが、各画像処理機能は、その機能を実行するためには、広幅用の主走査サイズ（Ａ０サイズ等）分のラインバッファが必要な処理機能（フィルタ処理機能、変倍処理機能、階調処理機能）がある。ところが、各画像処理ＡＳＩＣ５０ａ〜５０ｃには、狭幅であるＡ３サイズのメモリ容量の内蔵メモリ６８ａ〜６８ｃしか内蔵されていない。そこで、各画像処理ＡＳＩＣ５０ａ〜５０ｃには、モード設定端子が設けられていて、該モード設定端子の設定によって出力するモード設定信号に基づいて、それぞれの画像処理ＡＳＩＣ５０ａ〜５０ｃが内蔵している内蔵メモリ６８ａ〜６８ｃの使い方を可変させ、内蔵メモリ６８ａ〜６８ｃを、内蔵メモリ６８ａ〜６８ｃを必要とするフィルタ処理機能、変倍処理機能、階調処理機能のうち、いずれか一つの処理機能に占有させることで、広幅（Ａ０）サイズの画像処理を行う。

そして、複合装置１は、コントローラ画像処理部４での処理としては、図５に示す画像処理パラメータの設定処理と、図６に示す該パラメータに応じた画像処理とに分かれる。なお、図５及び図６では、コントローラ画像処理部４の各画像処理ＡＳＩＣ５０ａ〜５０ｃを概念化して示しており、詳細な構成は、図３に示したような構成となっている。なお、図５において、各種画像処理部５１ａ〜５１ｃは、各画像処理ＡＳＩＣ５０ａ〜５０ｃのフィルタ処理機能部６３ａ〜６３ｃから階調処理機能部６６ａ〜６６ｃまでの処理機能部を総称したものであり、画像処理レジスタ５２ａ〜５２ｃは、各画像処理ＡＳＩＣ５０ａ〜５０ｃのフィルタ処理機能部６３ａ〜６３ｃから階調処理機能部６６ａ〜６６ｃの備えているレジスタ部を総称したものである。また、起動レジスタ５３ａ〜５３ｃは、画像処理時に、起動対象の画像処理部５１ａ〜５１ｃであるときに、ＣＰＵ６によってライトアクセスされるレジスタである。

まず、コントローラ画像処理部４における画像処理パラメータの設定処理について、図５に基づいて説明する。複合装置１は、図５に示すように、ＣＰＵ６がコントローラ画像処理部４に対して、画像パラメータをライトアクセスし、第３画像処理ＡＳＩＣ５０ｃのレジスタＩ／Ｆ部７１ｃにライトアクセスが入る（図５のパスＰ１）。複合装置１は、さらに、第３画像処理ＡＳＩＣ５０ｃのレジスタＩ／Ｆ部７１ｃから、画像処理レジスタ５２ｃにライトアクセスし、または、第２画像処理ＡＳＩＣ５０ｂにライトアクセスして（図５のパスＰ２）、第２画像処理ＡＳＩＣ５０ｂのレジスタＩ／Ｆ部７１ｂにライトアクセスが入る（図５のパスＰ３）。第２画像処理ＡＳＩＣ５０ｂのレジスタＩ／Ｆ部７１ｂは、第２画像処理部５０ｂの画像処理レジスタ５２ｂにライトアクセスし、または、第１画像処理ＡＳＩＣ５０ａにライトアクセスして（図５のパスＰ４）、第１画像処理ＡＳＩＣ５０ａのレジスタＩ／Ｆ部７１ａにライトアクセスが入る（図５のパスＰ５）。第１画像処理ＡＳＩＣ５０ａのレジスタＩ／Ｆ部７１ａは、第１画像処理ＡＳＩＣ５０ａ内の画像処理レジスタ５２ａにライトアクセスし（図５のパスＰ６）、それぞれの画像処理ＡＳＩＣ５０ａ〜５０ｃの画像処理レジスタ５２ａ〜５２ｃに画像パラメータが設定される。

次に、コントローラ画像処理部４における画像データに対する画像処理について、図６に基づいて説明する。上述のようにしてレジスタ設定が完了すると、複合装置１は、図６に示すように、ＣＰＵ６がコントローラ画像処理部４に対して、起動レジスタをライトアクセスし、まず、第３画像処理ＡＳＩＣ５０ｃ内のレジスタＩ／Ｆ部７１ｃにライトアクセスする（図６のパスＤ１）。第３画像処理ＡＳＩＣ５０ｃのレジスタＩ／Ｆ部７１ｃは、起動レジスタ５２ｃ及び第２画像処理ＡＳＩＣ５０ｂのレジスタＩ／Ｆ部７１ｂにライトアクセスして（図６のパスＤ２）、第２画像処理ＡＳＩＣ５０ｂのレジスタＩ／Ｆ部７１ｂにライトアクセスが入る（図６のパスＤ３）。第２画像処理ＡＳＩＣ５０ｂのレジスタＩ／Ｆ部７１ｂは、第２画像処理ＡＳＩＣ５０ｂの起動レジスタ５３ｂ及び第１画像処理ＡＳＩＣ５０ａにライトアクセスして（図６のパスＤ４）、第１画像処理ＡＳＩＣ５０ａのレジスタＩ／Ｆ部７１ａにライトアクセスが入力される（図６のパスＤ５）。第１画像処理ＡＳＩＣ５０ａのレジスタＩ／Ｆ部７１ａは、起動レジスタ５３ａにライトアクセスする（図６のパスＤ６）。この時点で、スキャナ画像処理部３からの入力を転送元とし、ＣＰＵ６を転送先としたＤＭＡ転送の準備が完了する。

次に、スキャナ画像処理部３から第１画像処理ＡＳＩＣ５０ａへ画像データが入力され（図６のパスＤ７）、第１画像処理ＡＳＩＣ５０ａは、画像処理部５１ａで第１画像処理ＡＳＩＣ５０ａに割り当てられている画像処理であるフィルタ処理と色補正を行って、第２画像処理ＡＳＩＣ５０ｂに出力する（図６のパスＤ８）。第２画像処理ＡＳＩＣ５０ｂは、第１画像処理ＡＳＩＣ５０ａから送られてきた画像データに対して変倍処理を行って、第３画像処理ＡＳＩＣ５０ｃに送り（図６のパスＤ９）、第３画像処理ＡＳＩＣ５０ｃは、第２画像処理ＡＳＩＣ５０ｂから送られてきた画像データに対して階調処理を施してＣＰＵ６に転送する（図６のパス１０）。

すなわち、複合装置１は、コントローラ画像処理部４が、狭幅用の３つの画像処理ＡＳＩＣ５０ａ〜５０ｃを搭載しており、各画像処理ＡＳＩＣ５０ａ〜５０ｃは、そのモード設定端子から入力されるモード設定信号によって設定される１つの画像処理機能部６３ａ、６３ｂ、６３ｃ〜６６ａ、６６ｂ、６６ｃの画像処理のみをその搭載する内蔵メモリ６８ａ〜６８ｃを占有させて実行する。

そして、上記処理を適切に行うために、レジスタＩ／Ｆ部７１ａ〜７１ｃは、ＣＰＵ６からライトアクセスがあると、図７にレジスタＩ／Ｆ部７１ｃについて示すライトアクセス時レジスタ設定処理を行い、また、ＣＰＵ６からリードアクセスがあると、図８にレジスタＩ／Ｆ部７１ｃについて示すリードアクセス時レジスタ設定処理を行う。

まず、ライトアクセス時レジスタ設定処理について、図７に基づいて説明する。第３画像処理ＡＳＩＣ５０ｃのレジスタＩ／Ｆ部７１ｃは、ＣＰＵ６からライトアクセスがあると、該ライトアクセスの処理対象のレジスタ種別を判別し（ステップＳ１０１）、レジスタの種別が共通設定レジスタであると、内蔵の共通設定レジスタＩ／Ｆ（例えば、起動制御部７０ｃ、動作イネーブル制御部６９ｃのレジスタＩ／Ｆ）にライトアクセスするとともに、前段（レジスタの設定方向では後段であるが、画像データの処理方向においては前段であるので、以下、画像データの処理方向を処理流れ方向として、前段、後段の表現を行う。）の第２画像処理ＡＳＩＣ５０ｂのレジスタＩ／Ｆ部７１ｂへライトアクセスする（ステップＳ１０２）。

ステップＳ１０１で、ライトアクセスの処理対象のレジスタの種別が画像処理パラメータの設定であると、レジスタＩ／Ｆ部７１ｃは、該画像処理パラメータが第３画像処理ＡＳＩＣ５０ｃが処理担当の画像処理であるかチェックし（ステップＳ１０３）、第３画像処理ＡＳＩＣ５０ｃが処理担当の画像処理であると、第３画像処理ＡＳＩＣ５０ｃが内蔵する画像処理レジスタ５２ｂにライトアクセスして画像パラメータを設定する（ステップＳ１０４）。

ステップＳ１０３で、設定対象の画像処理パラメータが第３画像処理ＡＳＩＣ５０ｃが処理担当の画像処理でないときには、レジスタＩ／Ｆ部７１ｃは、内蔵の画像処理レジスタ（シャドウレジスタ）５２ｃのレジスタＩ／Ｆにライトアクセスして、該画像処理レジスタ５２ｃに該画像処理パラメータを書き込むとともに、前段の第２画像処理ＡＳＩＣ５０ｂのレジスタＩ／Ｆ部７１ｂにライトアクセスする（ステップＳ１０５）。なお、シャドウレジスタ（代理レジスタ）とは、レジスタの実体は前段の画像処理ＡＳＩＣ５０ｂ、５０ａにあるがレジスタ値のみをコピーとして保存しておくレジスタを意味する。

そして、前段の第２画像処理ＡＳＩＣ５０ｂのレジスタＩ／Ｆ部７１ｂは、第３画像処理ＡＳＩＣ５０ｃのレジスタＩ／Ｆ部７１ｂと同様に処理を行い、また、さらに前段の第１画像処理ＡＳＩＣ５０ａのレジスタＩ／Ｆ部７１ａは、同様に処理を行うが、第１画像処理ＡＳＩＣ５０ａは、第１画像処理ＡＳＩＣ５０ａよりも前段に画像処理ＡＳＩＣが存在しないため、前段の画像処理ＡＳＩＣのレジスタＩ／Ｆへのライトアクセスを行わない。すなわち、上記処理は、ＣＰＵ６からライトアクセスされてからスレーブとなるレジスタＩ／Ｆを選択する処理を示している。

次に、リードアクセス時レジスタ設定処理について、図８に基づいて説明する。第３画像処理ＡＳＩＣ５０ｃのレジスタＩ／Ｆ部７１ｃは、図８に示すように、ＣＰＵ６からリードアクセスがあると、該リードアクセスの処理対象のレジスタ種別を判別し（ステップＳ２０１）、レジスタの種別が共通設定レジスタであると、内蔵の共通設定レジスタＩ／Ｆ（例えば、起動制御部７０ｃ、動作イネーブル制御部６９ｃのレジスタＩ／Ｆ）にリードアクセスする（ステップＳ２０２）。共通設定レジスタがリード対象であるときには、全ての画像処理ＡＳＩＣ５０ａ〜５０ｃに同じ値がライトされているため、第３画像処理ＡＳＩＣ５０ｃのみをリード対象とし、他の画像処理ＡＳＩＣ５０ａ、５０ｂをリード対象とする必要がない。

ステップＳ２０１で、リードアクセスの処理対象となっているレジスタの種別が画像処理パラメータの設定であると、レジスタＩ／Ｆ部７１ｃは、該画像処理パラメータが第３画像処理ＡＳＩＣ５０ｃの処理担当とする画像処理であるかチェックし（ステップＳ２０３）、第３画像処理ＡＳＩＣ５０ｃが処理担当の画像処理であると、第３画像処理ＡＳＩＣ５０ｃが内蔵する画像処理レジスタ５２ｂにリードアクセスして画像処理パラメータをリードする（ステップＳ２０４）。

ステップＳ２０３で、設定対象の画像処理パラメータが第３画像処理ＡＳＩＣ５０ｃが処理担当の画像処理でないときには、レジスタＩ／Ｆ部７１ｃは、内蔵の画像処理レジスタ（シャドウレジスタ）５２ｃのレジスタＩ／Ｆにリードアクセスして、該画像処理レジスタ５２ｃから画像処理パラメータをリードする（ステップＳ２０５）。上述のように、画像処理パラメータは、ライト時に、第３画像処理ＡＳＩＣ５０ｃの内蔵のシャドウレジスタにライトされているため、このシャドウレジスタをリードすることで、前段の第２画像処理ＡＳＩＣ５０ｂ及び第１画像処理ＡＳＩＣ５０ａをリードする必要がない。

ステップＳ２０１で、リードアクセスの処理対象のレジスタ種別が画像処理ステータスであると、レジスタＩ／Ｆ部７１ｃは、該画像処理ステータスが第３画像処理ＡＳＩＣ５０ｃの処理担当とする画像処理であるかチェックし（ステップＳ２０６）、第３画像処理ＡＳＩＣ５０ｃが処理担当とする画像処理であると、第３画像処理ＡＳＩＣ５０ｃが内蔵する画像処理レジスタ５２ｂにリードアクセスして画像処理ステータスをリードする（ステップＳ２０７）。

ステップＳ２０６で、設定対象の画像処理ステータスが第３画像処理ＡＳＩＣ５０ｃが処理担当の画像処理でないときには、レジスタＩ／Ｆ部７１ｃは、内蔵の画像処理レジスタ（シャドウレジスタ）５２ｃのレジスタＩ／Ｆにリードアクセスして、該画像処理レジスタ５２ｃから画像処理ステータスをリードする（ステップＳ２０５）。

なお、図８のステップＳ２０３からステップＳ２０５の処理は、第１画像処理ＡＳＩＣ５０ｂ及び第２画像処理ＡＳＩＣ５０ｂでは、実行されない。

そして、各画像処理ＡＳＩＣ５０ａ〜５０ｃでの画像処理は、図９から図１１に示すように実行される。第３画像処理ＡＳＩＣ５０ｃは、図９にレジスタデータの流れを太い矢印付き破線で示すように処理し、画像データを太い矢印付き実線で示すように処理する。すなわち、第３画像処理ＡＳＩＣ５０ｃは、ＣＰＵ６からレジスタアクセスが、ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２ｃを経由してレジスタＩ／Ｆ部７１ｃに入ると、レジスタＩ／Ｆ部７１ｃが、レジスタアクセスする領域を判定する（図９のパスＲ１ｃ）。第３画像処理ＡＳＩＣ５０ｃは、アクセス領域がＡＳＩＣ内蔵レジスタの場合には、起動制御部７０ｃ（図９のパスＲ２ｃ）または動作イネーブル制御部６９ｃ（図９のパスＲ３ｃ）、あるいは、フィルタ処理／色補正／変倍処理／階調処理の画像処理機能部６３ｃ〜６６ｃのレジスタ部（図９のパスＲ４ｃ）へレジスタアクセスする。第３画像処理ＡＳＩＣ５０ｃは、アクセス領域が第１画像処理ＡＳＩＣ５０ａや第２画像処理ＡＳＩＣ５０ｂである場合には、ＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１ｃ経由で前段の第２画像処理ＡＳＩＣ５０ｂへレジスタアクセスするとともに（図９のパスＲ５ｃ）、第３画像処理ＡＳＩＣ５０ｃのレジスタ部の画像処理レジスタＩ／Ｆ（シャドウレジスタ）へライトアクセスを行う（図９のパスＲ４ｃ）。

そして、第３画像処理ＡＳＩＣ５０ｃは、第２画像処理ＡＳＩＣ５０ｂから画像データが送られてくると、太い矢印付き実線で示すように、画像データの処理を行う。すなわち、第３画像処理ＡＳＩＣ５０ｃは、第２画像処理ＡＳＩＣ５０ｂから画像データが送られてくると、画像データをＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１ｃを経由させて画像処理機能部６３ｃ〜６６ｃに送り込む（図９のパスＤ１ｃ）。第３画像処理ＡＳＩＣ５０ｃでは、画像処理機能部６３ｃ〜６６ｃのうち、「０」の動作イネーブル信号が入力されるフィルタ処理機能部６３ｃ、色補正機能部６４ｃ及び変倍処理機能部６５ｃは、画像処理を行わずにスルー状態で画像データを流し（図９のパスＤ２ｃ）、「１」の動作イネーブル信号が階調処理機能部６６ｃは、内蔵メモリ６８ｃを占有して、広幅サイズ（例えば、Ａ０サイズ）の画像処理を行う（図９のパスＤ３ｃ）。第３画像処理ＡＳＩＣ５０ｃは、階調処理後の画像データを、画像処理データ用ＤＭＡＣ７２ｃ及びアービタ７３ｃを介してＤＭＡＣによりＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２ｃ経由でＣＰＵ６を介してメインメモリ７に転送する（図９のパスＤ４ｃ）。

第２画像処理ＡＳＩＣ５０ｂは、図１０にレジスタデータの流れを太い矢印付き破線で示すように処理し、画像データを太い矢印付き実線で示すように処理する。すなわち、第２画像処理ＡＳＩＣ５０ｂは、第３画像処理ＡＳＩＣ５０ｃからレジスタアクセスが、ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２ｂを経由してレジスタＩ／Ｆ部７１ｂに入ると、レジスタＩ／Ｆ部７１ｂが、レジスタアクセスする領域を判定する（図１０のパスＲ１ｂ）。第２画像処理ＡＳＩＣ５０ｂは、アクセス領域がＡＳＩＣ内蔵レジスタの場合には、起動制御部７０ｂ（図１０のパスＲ２ｂ）または動作イネーブル制御部６９ｂ（図１０のパスＲ３ｂ）、あるいは、変倍処理機能部６５ｂのレジスタ部（図１０のパスＲ４ｂ）へレジスタアクセスする。第２画像処理ＡＳＩＣ５０ｂは、アクセス領域が第１画像処理ＡＳＩＣ５０ａである場合には、ＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１ｂ経由で前段の第１画像処理ＡＳＩＣ５０ａへレジスタアクセスする（図１０のパスＲ５ｂ）。

そして、第２画像処理ＡＳＩＣ５０ｂは、第１画像処理ＡＳＩＣ５０ａから画像データが送られてくると、太い矢印付き実線で示すように、画像データの処理を行う。すなわち、第２画像処理ＡＳＩＣ５０ｂは、第１画像処理ＡＳＩＣ５０ａから画像データが送られてくると、画像データをＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１ｂを経由させて画像処理機能部６３ｂ〜６６ｂに送り込む（図１０のパスＤ１ｂ）。第２画像処理ＡＳＩＣ５０ｂでは、フィルタ処理機能部６３ｂ及び色補正機能部６４ｂには「０」の動作イネーブル信号が入力されるので、フィルタ処理機能部６３ｂ及び色補正機能部６４ｂでは画像処理を行わずにスルー状態で画像データを流し（図１０のパスＤ２ｂ）、「１」の動作イネーブル信号が入力されている変倍処理機能部６５ｂで、内蔵メモリ６８ｃを占有して、広幅サイズ（例えば、Ａ０サイズ）の画像処理を行う（図１０のパスＤ３ｂ）。第２画像処理ＡＳＩＣ５０ｂは、変倍処理後の画像データを、次の階調処理機能部６６ｂに送るが、第２画像処理ＡＳＩＣ５０ｂでは、階調処理機能部６６ｂには、「０」の動作イネーブル信号を動作イネーブル制御部６９ｂから入力しているので、画像データを階調処理機能部６６ｂをスルーさせて（図１０のパスＤ４ｂ）、画像処理データ用ＤＭＡＣ７２ｃ及びアービタ７３ｃを介してＤＭＡＣによりＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２ｂ経由で後段の第３画像処理ＡＳＩＣ５０ｃに転送する（図１０のパスＤ５ｂ）。

そして、第１画像処理ＡＳＩＣ５０ａは、図１１にレジスタデータの流れを太い矢印付き破線で示すようにレジスタ処理を行い、画像データを太い矢印付き実線で示すように画像処理を行う。すなわち、第１画像処理ＡＳＩＣ５０ａは、第２画像処理ＡＳＩＣ５０ｂからレジスタアクセスが、ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２ａを経由してレジスタＩ／Ｆ部７１ａに入ると、レジスタＩ／Ｆ部７１ａが、レジスタアクセスする領域を判定する（図１１のパスＲ１ａ）。第１画像処理ＡＳＩＣ５０ａは、アクセス領域がＡＳＩＣ内蔵レジスタの場合には、起動制御部７０ａ（図１１のパスＲ２ａ）または動作イネーブル制御部６９ａ（図１１のパスＲ３ａ）、あるいは、フィルタ処理機能部６３ａ及び色補正機能部６４ｂのレジスタ部（図１１のパスＲ４ａ）へレジスタアクセスする。なお、第１画像処理ＡＳＩＣ５０ａよりも前の処理段には、画像処理ＡＳＩＣが存在しないため、第１画像処理ＡＳＩＣ５０ａよりも前の段へのレジスタアクセスは存在しない。

そして、第１画像処理ＡＳＩＣ５０ａは、スキャナ画像処理部３から画像データが送られてくると、太い矢印付き実線で示すように、画像データの処理を行う。すなわち、第１画像処理ＡＳＩＣ５０ａは、スキャナ画像処理部３から画像データが送られてくると、画像データをＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ６１ａを経由させて画像処理機能部６３ｂ〜６６ｂに送り込む（図１１のパスＤ１ａ）。第１画像処理ＡＳＩＣ５０ａでは、フィルタ処理機能部６３ａに「１」の動作イネーブル信号が入力されているので、フィルタ処理機能部６３ａが内蔵メモリ６８ａを占有して、広幅サイズの画像データのフィルタ処理を行って色補正処理部６４ａに渡し（図１１のパスＤ２ａ）、色補正機能部６４ａには「１」の動作イネーブル信号が入力されているので、色補正機能部６４ａは、フィルタ処理後の画像データに対して色補正処理を施して変倍処理機能部６５ａに送る（図１１のパスＤ３ａ）。第１画像処理ＡＳＩＣ５０ａでは、変倍処理機能部６５ａ及び階調処理機能部６６ａには、「０」の動作イネーブル信号が入力されているので、変倍処理機能部６５ａ及び階調処理機能部６６ａは、画像処理を行わずにスルー状態で画像データを流画像処理データ用ＤＭＡＣ７２ａに送り、画像処理データ用ＤＭＡＣ７２ａ及びアービタ７３ａを介してＤＭＡＣによりＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ６２ａ経由で後段の第２画像処理ＡＳＩＣ５０ｂに転送する（図１１のパスＤ５ａ）。

複合装置１は、広幅の画像データを処理可能な装置であって、３つの画像処理ＡＳＩＣ５０ａ〜５０ｃが搭載されており、各画像処理ＡＳＩＣ５０ａ〜５０ｃは、広幅の複合装置１に搭載されると、各画像処理ＡＳＩＣ５０ａ〜５０ｃの上記モード設定端子から「０１ｂ」、「１０ｂ」、「１１ｂ」等のモード設定信号が入力されることで、内蔵メモリ６８ａ〜６８ｃを１つの画像処理機能部に占有させて該画像処理機能部に広幅の画像データに対して、ＣＰＵ６によって割り当てられる画像処理を実行させている。

そして、画像処理ＡＳＩＣが狭幅の画像データを処理可能な狭幅の複合装置等の画像処理装置に搭載されると、上述のように、該画像処理ＡＳＩＣには、「００ｂ」等の狭幅の装置に搭載されていることを示すモード設定信号が入力されることで、該画像処理ＡＳＩＣは、備えている複数の画像処理機能部によって内蔵メモリを共有利用して、それぞれの画像処理機能部にそれぞれの画像処理を実行させる。

このように、本実施例の複合装置１は、所定容量の内蔵メモリ６８ａ〜６８ｃと複数の画像処理機能部６３ａ、６３ｂ、６３ｃ〜６６ａ、６６ｂ、６６ｃを搭載して該画像処理機能部６３ａ、６３ｂ、６３ｃ〜６６ａ、６６ｂ、６６ｃがそのレジスタ部に設定されるレジスタ値に応じて該内蔵メモリ６８ａ〜６８ｃを利用して入力画像データに対してそれぞれ異なる画像処理を実行する画像処理ＡＳＩＣ（画像処理モジュール）５０ａ〜５０ｃが、複数直列に接続されているか否かと複数接続時に複数の画像処理機能部６３ａ、６３ｂ、６３ｃ〜６６ａ、６６ｂ、６６ｃの実行する画像処理を複数の該画像処理ＡＳＩＣ５０ａ〜５０ｃに分担させかついずれの画像処理を複数の該画像処理ＡＳＩＣ５０ａ〜５０ｃのいずれの画像処理ＡＳＩＣ５０ａ〜５０ｃに実行させるのかの処理分担情報を示すモード設定信号（構成動作制御信号）の入力されるモード設定端子と、モード設定信号に基づいて画像処理ＡＳＩＣ５０ａ〜５０ｃが複数接続されているか否かの判定と該処理分担情報の取得を行うとともに該判定結果と該処理分担情報及びＣＰＵ６からのレジスタ値情報に基づいて画像処理機能部６３ａ、６３ｂ、６３ｃ〜６６ａ、６６ｂ、６６ｃのレジスタ部へのレジスタ値の設定制御及び内部メモリ６８ａ〜６８ｃの利用制御を行う動作制御手段として、動作イネーブル制御部６９ａ〜６９ｃ、起動制御部７０ａ〜７０ｃ、レジスタＩ／Ｆ部７１ａ〜７１ｃ及びメモリセレクタ部６７ａ〜６７ｃと、を備えている。

したがって、複合装置等の画像処理装置が、狭幅サイズの画像データを処理対象とする狭幅画像処理装置であって画像処理ＡＳＩＣが１個のみ搭載されているのか、広幅サイズの画像データを処理対象とする広幅画像処理装置であって画像処理ＡＳＩＣが複数個搭載されているのか、複数個搭載されているときには、その画像処理ＡＳＩＣの分担する画像処理内容をモード設定端子で設定されるモード設定信号によってハードウェアとしての画像処理ＡＳＩＣ自体が把握して、複数の画像処理ＡＳＩＣを搭載している場合にも、ＣＰＵとしては、単独の画像処理ＡＳＩＣを搭載している場合と同じ制御を行うことで、必要なレジスタ設定を適切に行うことができ、画像データに対して適切かつ高速に画像処理することができる。

また、本実施例の複写装置１は、動作制御手段としての動作イネーブル制御部６９ａ〜６９ｃ、起動制御部７０ａ〜７０ｃ、レジスタＩ／Ｆ部７１ａ〜７１ｃ及びメモリセレクタ部６７ａ〜６７ｃが、モード設定信号が画像処理ＡＳＩＣの複数接続を示しており、該画像処理ＡＳＩＣがＣＰＵ６から直接レジスタ値情報を受け取る直接制御画像処理ＡＳＩＣ、すなわち、第３画像処理ＡＳＩＣ５０ｃであってＣＰＵ６から受け取ったレジスタ値情報がパラメータの設定情報であると、該パラメータのうち、該レジスタ値情報の指定する第３画像処理ＡＳＩＣ５０ｃが搭載する画像処理機能部６３ｃ〜６６ｃのレジスタ部への設定が要求されているパラメータの該レジスタ部への設定と第３画像処理ＡＳＩＣ５０ｃ以外の他の画像処理ＡＳＩＣ５０ａ、５０ｂが搭載する画像処理機能部６３ａ、６３ｂ〜６６ａ、６６ｂのレジスタに設定すべきパラメータを該他の画像処理ＡＳＩＣ５０ａ、５０ｂの画像処理機能部６３ａ、６３ｂ〜６６ａ、６６ｂに対応する第３画像処理ＡＳＩＣ５０ｃの搭載する画像処理機能部６３ｃ〜６６ｃのレジスタ部をシャドウレジスタ（代理レジスタ）として該シャドウレジスタに該パラメータを設定し、ＣＰＵ６からのレジスタ値情報がパラメータの読み取り（リードアクセス）であると、第３画像処理ＡＳＩＣ５０ｃの全ての画像処理機能部６３ｃ〜６６ｃが備えているレジスタ部の読み取りを行うとともに、他の画像処理ＡＳＩＣ５０ａ、５０ｂへの読み取り動作を不許可としている。

したがって、複数の画像処理ＡＳＩＣ５０ａ〜５０ｃを搭載することによるＣＰＵ６のレジスタリードの応答速度が遅くなることを防止することができ、画像処理の処理速度を高速化することができる。

さらに、本実施例の複合装置１は、モード設定信号が画像処理ＡＳＩＣの複数接続を示していると、動作イネーブル制御部６９ａ〜６９ｃが、画像処理ＡＳＩＣ５０ａ〜５０ｃの画像処理機能部６３ａ、６３ｂ、６３ｃ〜６６ａ、６６ｂ、６６ｃ毎にその動作の有効・無効を指示する動作イネーブル信号（動作切り替え信号）を出力している。

したがって、複数の画像処理ＡＳＩＣ５０ａ〜５０ｃを搭載している場合に、該画像処理ＡＳＩＣ５０ａ〜５０ｃに割り当てられている画像処理に使用する画像処理機能部６３ａ、６３ｂ、６３ｃ〜６６ａ、６６ｂ、６６ｃ以外の画像処理機能部６３ａ、６３ｂ、６３ｃ〜６６ａ、６６ｂ、６６ｃを無効にし、必要な画像処理機能部６３ａ、６３ｂ、６３ｃ〜６６ａ、６６ｂ、６６ｃのみを有効にして画像処理ＡＳＩＣ５０ａ〜５０ｃをより一層適切かつ効率的に動作させることができる。

また、本実施例の複合装置１は、動作制御手段として、モード設定信号に基づいて内蔵メモリ６８ａ〜６８ｃを複数の画像処理機能部６３ａ、６３ｂ、６３ｃ〜６６ａ、６６ｂ、６６ｃに共有利用させるかいずれか１つの画像処理機能部に占有利用させるかのメモリ利用制御（記憶手段利用制御）を行う動作モード制御部６９ａ〜６９とメモリセレクタ部６７ａ〜６７ｃ、モード設定信号に基づいて画像処理ＡＳＩＣ５０ａ〜５０ｃの画像処理機能部６３ａ、６３ｂ、６３ｃ〜６６ａ、６６ｂ、６６ｃ毎にその動作の有効・無効を指示する動作イネーブル信号（動作切り替え信号）を出力する動作イネーブル制御部（動作切り替え制御手段）６９ａ〜６９ｃ及び動作イネーブル信号とＣＰＵ６からのレジスタ値情報に基づいてレジスタ値のレジスタ部への設定を行うレジスタＩ／Ｆ部（レジスタ制御手段）７１ａ〜７１ｃを備えている。

したがって、複数の画像処理ＡＳＩＣを搭載している場合にも、ＣＰＵ６としては、単独の画像処理ＡＳＩＣを搭載している場合と同じ制御を行うことで、必要なレジスタ設定を適切に行い、画像データに対して適切かつ高速に画像処理することができる。

以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明は、広幅用と狭幅用で共通の画像処理ＡＳＩＣを搭載しつつハードウェア設定のみで適切に画像処理を行う複合装置、複写装置等の画像処理装置及び画像処理モジュールに利用することができる。

本発明の一実施例を適用した複合装置の要部ブロック構成図。 コントローラ画像処理部の要部ブロック構成図。 第３画像処理ＡＳＩＣの詳細なブロック構成図。 動作設定テーブルの一例を示す図。 コントローラ画像処理部におけるパラメータ設定処理の説明図。 コントローラ画像処理部における画像処理の説明図。 第３画像処理ＡＳＩＣにおけるライトアクセス時レジスタ設定処理を示すフローチャート。 第３画像処理ＡＳＩＣにおけるリードアクセス時レジスタ設定処理を示すフローチャート。 第３画像処理ＡＳＩＣにおける画像処理の説明図。 第２画像処理ＡＳＩＣにおける画像処理の説明図。 第１画像処理ＡＳＩＣにおける画像処理の説明図。

符号の説明

１ 複合装置
２ スキャナ部
３ スキャナ画像処理部
４ コントローラ画像処理部
５ ＨＤＤ（ハードディスク）
６ ＣＰＵ
７ メインメモリ
８ プロッタ画像処理部
９ プロッタ部
１１ スキャナ特性補正部
１２ 出力制御部
２１ 入力制御部
２２ 蓄積制御部
２３ 画像処理部
２４ ＣＰＵ Ｉ／Ｆ
３１ ＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ
３２ ＰＣＩｅ Ｒｏｏｔ Ｃｏｍｐｌｅｘ
４１ ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ
４２ 出力処理部
５０ａ〜５０ｃ 画像処理ＡＳＩＣ
６１ａ〜６１ｃ Ｒｏｏｔ Ｃｏｍｐｌｅｘ
６２ａ〜６２ｃ ＰＣＩｅ Ｅｎｄ Ｐｏｉｎｔ
６３ａ〜６３ｃ フィルタ処理機能部
６４ａ〜６４ｃ 色補正機能部
６５ａ〜６５ｃ 変倍処理機能部
６６ａ〜６６ｃ 階調処理機能部
６７ａ〜６７ｃ メモリセレクタ部
６８ａ〜６８ｃ 内蔵メモリ
６９ａ〜６９ｃ 動作イネーブル制御部
７０ａ〜７０ｃ 起動制御部
７１ａ〜７１ｃ レジスタＩ／Ｆ部
７２ａ〜７２ｃ 画像処理データ用ＤＭＡＣ
７３ａ〜７３ｃ アービタ
７４ａ〜７４ｃ 蓄積データ用ＤＭＡＣ
７５ａ〜７５ｃ 蓄積制御部

Claims (7)

1. 所定容量の記憶手段と複数の画像処理機能手段を搭載して該画像処理機能手段がそのレジスタに設定されるレジスタ値に応じて該記憶手段を利用して入力画像データに対してそれぞれ異なる画像処理を実行する画像処理モジュールと、該各画像処理機能手段のレジスタに対してレジスタ値の設定を行って該画像処理モジュールによる画像処理を制御する制御手段と、を備えた画像処理装置であって、前記画像処理モジュールは、該画像処理モジュールが複数直列に接続されているか否かを示すとともに複数接続されているときには複数の前記画像処理機能手段の実行する画像処理を複数の該画像処理モジュールに分担させかついずれの画像処理を複数の該画像処理モジュールのいずれの画像処理モジュールに実行させるのかの処理分担情報を示す構成動作制御信号の入力される設定端子と、該構成動作制御信号に基づいて該画像処理モジュールが複数接続されているか否かの判定と該処理分担情報の取得を行うとともに該判定結果と該処理分担情報及び前記制御手段からのレジスタ値情報に基づいて画像処理機能手段のレジスタへのレジスタ値の設定制御及び前記記憶手段の利用制御を行う動作制御手段と、を備えていることを特徴とする画像処理装置。
2. 前記動作制御手段は、前記構成動作制御信号が前記画像処理モジュールの複数接続を示しており、該動作制御手段を搭載する画像処理モジュールが前記制御手段から直接前記レジスタ値情報を受け取る直接制御画像処理モジュールであって該制御手段から受け取ったレジスタ値情報がパラメータの設定情報であると、該パラメータのうち、該レジスタ値情報の指定する該直接制御画像処理モジュールが搭載する前記画像処理機能手段の前記レジスタへの設定が要求されているパラメータの該レジスタへの設定と該直接制御画像処処理手段以外の他の画像処理モジュールが搭載する画像処理機能手段のレジスタに設定すべきパラメータを該他の画像処理モジュールの画像処理機能手段に対応する該直接制御画像処理モジュールの搭載する画像処理機能手段のレジスタを代理レジスタとして該代理レジスタに該パラメータを設定し、該制御手段からのレジスタ値情報がパラメータの読み取りであると、該直接制御画像処理モジュールの全ての画像処理機能手段のレジスタの読み取りを行うとともに、他の画像処理モジュールへの読み取り動作を不許可とすることを特徴とする請求項１記載の画像処理装置。
3. 前記動作制御手段は、前記構成動作制御信号が前記画像処理モジュールの複数接続を示していると、該画像処理モジュールの前記画像処理機能手段毎にその動作の有効・無効を指示する動作切り替え信号を出力することを特徴とする請求項１または請求項２記載の画像処理装置。
4. 前記動作制御手段は、前記構成動作制御信号に基づいて前記記憶手段を複数の前記画像処理機能手段に共有利用させるかいずれか１つの画像処理機能手段に占有利用させるかの記憶手段利用制御を行う記憶制御手段と、該構成動作制御信号に基づいて前記画像処理モジュールの画像処理機能手段毎にその動作の有効・無効を指示する動作切り替え信号を出力する動作切り替え制御手段と、該動作切り替え信号と前記制御手段からの前記レジスタ値情報に基づいて前記レジスタ値の前記レジスタへの設定を行うレジスタ制御手段と、を備えていることを特徴とする請求項１または請求項２記載の画像処理装置。
5. 制御手段からの制御に応じて入力画像データに対して画像処理を施す画像処理装置に搭載される画像処理モジュールであって、所定容量の記憶手段と、前記制御手段からレジスタ値の設定されるレジスタを有し該レジスタに設定されるレジスタ値に応じて複数の該記憶手段を利用して前記画像データに画像処理を施す画像処理機能手段と、該画像処理モジュールが複数直列に接続されているか否かを示すとともに複数接続されているときには複数の前記画像処理機能手段の実行する画像処理を複数の該画像処理モジュールに分担させかついずれの画像処理を複数の該画像処理モジュールのうちいずれの画像処理モジュールに実行させるのかの処理分担情報を示す構成動作制御信号の入力される設定端子と、該構成動作制御信号に基づいて該画像処理モジュールが複数接続されているか否かの判定と該処理分担情報の取得を行うとともに該判定結果と該処理分担情報及び前記制御手段からのレジスタ値情報に基づいて該画像処理機能手段のレジスタへのレジスタ値の設定制御及び前記記憶手段の利用制御を行う動作制御手段と、を備えていることを特徴とする画像処理モジュール。
6. 前記動作制御手段は、前記構成動作制御信号が前記画像処理モジュールの複数接続を示しており、該動作制御手段を搭載する画像処理モジュールが前記制御手段から直接前記レジスタ値情報を受け取る直接制御画像処理モジュールであって該制御手段から受け取ったレジスタ値情報がパラメータの設定情報であると、該パラメータのうち、該レジスタ値情報の指定する該直接制御画像処理モジュールが搭載する前記画像処理機能手段の前記レジスタへの設定が要求されているパラメータの該レジスタへの設定と該直接制御画像処処理手段以外の他の画像処理モジュールが搭載する画像処理機能手段のレジスタに設定すべきパラメータを該他の画像処理モジュールの画像処理機能手段に対応する該直接制御画像処理モジュールの搭載する画像処理機能手段のレジスタを代理レジスタとして該代理レジスタに該パラメータを設定し、該制御手段からのレジスタ値情報がパラメータの読み取りであると、該直接制御画像処理モジュールの全ての画像処理機能手段のレジスタの読み取りを行うとともに、他の画像処理モジュールへの読み取り動作を不許可とすることを特徴とする請求項５記載の画像処理モジュール。
7. 前記動作制御手段は、前記構成動作制御信号に基づいて前記記憶手段を複数の前記画像処理機能手段に共有利用させるかいずれか１つの画像処理機能手段に独占利用させるかの記憶手段利用制御を行う記憶制御手段と、該構成動作制御信号に基づいて前記画像処理モジュールの該画像処理機能手段毎にその動作の有効・無効を指示する動作切り替え信号を出力する動作切り替え制御手段と、該動作切り替え信号と前記制御手段からの前記レジスタ値情報に基づいて前記レジスタ値の前記レジスタへの設定を行うレジスタ制御手段と、を備えていることを特徴とする請求項５記載の画像処理モジュール。

Images