CN102447613B - 数据传输方法、交换器件及系统 - Google Patents
数据传输方法、交换器件及系统 Download PDFInfo
- Publication number
- CN102447613B CN102447613B CN201010509594.0A CN201010509594A CN102447613B CN 102447613 B CN102447613 B CN 102447613B CN 201010509594 A CN201010509594 A CN 201010509594A CN 102447613 B CN102447613 B CN 102447613B
- Authority
- CN
- China
- Prior art keywords
- end points
- link
- module
- data
- exchange device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
本发明公开了一种数据传输方法、交换器件及系统,该数据传输方法包括:交换器件检测到与其相连接的两个端点器件发送的同步码;交换器件建立两个端点器件间的物理层链路,并在物理层链路上进行两个端点器件间的数据传输。在本发明中,通过对两个端点器件的状态检测,利用两个端点器件自身的链路建立功能来建立链路以进行两个端点器件的直接透传,使得两个端点间数据的传输不需要过多的芯片资源和链路建立时间,从而达到了节省资源缩短链路建立时间的效果。
Description
技术领域
本发明涉及通信领域,具体而言,涉及一种数据传输方法、用于数据传输的交换器件及系统。
背景技术
Rapid IO(快速输入输出)协议是一种基于可靠性的开放式互连架构标准协议,主要用于芯片间或者单板间的数据高速传输。该协议支持多种拓扑结构,其中,典型拓扑结构的数据传输系统如图1所示,由两种器件组成,包括端点器件10和交换器件20。
Rapid IO协议的传输级别分为三层,如图2所示,由上层至底层包括逻辑层、传输层和物理层。在Rapid IO数据传输系统当中,两个器件之间的连接和链路的建立步骤为:首先进行物理层链路建立,再进行逻辑层链路建立,而传输层是用于流量控制等用途的。对于两个端点器件的通信,根据协议,首先通过底层握手的方式两个端点器件分别和交换器件建立物理层的链路,之后交换芯片通过逻辑层链路的信息作路由,建立两个端点器件的连接。
图3示出了上述的物理层握手规则在使用4通道串行快速输入输出协议时的流程。该流程着重描述物理层的通信链路建立,如图3所示,该流程包括物理层通信链路建立步骤S31,逻辑层通信链路建立步骤S32。其中,物理层通信链路的建立,首先要建立底层链路,即物理层底层链路初始化步骤S311;然后通过握手的方式完成物理层握手通信建立步骤S312。在物理层底层链路建立步骤S311的子流程中又包括以下步骤:在器件上电复位以后,首先进入SILENT(沉默状态),该状态是指器件在上电复位以后,芯片内部需要一定时间进行寄存器配置和收发器的上电复位,其中收发器上电复位完成以后给出resetdone(复位完成)信号指示;之后,器件进入SEEK(搜索状态),在通道0和通道2发送同步码寻求同步,并且检测同步码;在得到同步以后,器件进入DISCOVERY(发现状态),此状态表明器件已经同步,且发送对齐码寻求器件间4个通道的对齐;最后,器件检测到4个通道的对齐码并判定对齐,进入4X_MODE(4X模式状态),并输出端口初始化为成功状态。
在实际应用中,可能有时候只需要一个包括两个端点器件和一个交换器件的数据传输系统,以实现两个端点器件直接链路的全双工通信,如果按照上述的数据传输协议,该数据传输系统需要分别建立与端点器件的链路连接,并解析和组装数据包,从而需要使用过多的芯片资源和链路建立时间。
发明内容
本发明的主要目的在于提供一种数据传输方法、交换器件及系统,以至少解决上述的数据传输需要使用过多的芯片资源和链路建立时间的问题。
根据本发明的一个方面,提供了一种数据传输方法,包括以下步骤:交换器件检测到与其相连接的两个端点器件发送的同步码;交换器件建立两个端点器件间的物理层链路,并在物理层链路上进行两个端点器件间的数据传输。
进一步地,交换器件建立两个端点器件间的物理层链路,并在物理层链路上进行两个端点器件间的数据传输之后,还包括:交换器件监测两个端点器件的端口初始化状态,以及交换器件的收发器的复位完成信号;当端点器件的端口初始化状态或复位完成信号出现异常时,交换器件复位,并控制端点器件复位。
进一步地,交换器件建立两个端点器件间的物理层链路,并在物理层链路上进行两个端点器件间的数据传输包括:当交换器件检测到两个端点器件发送的同步码时,将来自端点器件的数据写入缓存中;当缓存中的数据达到预定数量时,将缓存中的数据读出至另一端点器件。
根据本发明的另一方面,提供了一种用于数据传输的交换器件,其特征在于,包括:链路控制模块,用于检测与交换器件相连的两个端点器件发送的同步码,当链路控制模块检测到两个端点器件发送的同步码时,发送链路控制信号至数据传输模块;数据传输模块,用于根据链路控制信号建立两个端点器件间的物理链路,并在物理链路上进行两个端点器件之间的数据传输。
进一步地,交换器件还包括:链路监测模块,用于监测两个端点器件的端口初始化状态,以及交换器件的收发器的复位完成信号,当端点器件的端口初始化状态或复位完成信号出现异常时,交换器件复位,并控制端点器件复位
进一步地,数据传输模块包括:收发器子模块,用于端点器件与缓存子模块之间的数据传输;缓存子模块,用于缓存来自端点器件的数据。
进一步地,链路控制模块包括:同步码检测子模块,用于当同步码检测子模块检测到两个端点器件发送的同步码时,发出链路连接指示信号;缓存控制子模块,用于根据来自同步码检测子模块的链路连接指示信号生成缓存控制信号,其中缓存控制信号用于控制缓存子模块的数据读写操作。
进一步地,收发器子模块为2个,每个收发器子模块包括4个收发器;对应的缓存子模块为2个,每个缓存子模块包括4个独立的缓存区。
进一步地,缓存区为先进先出缓存队列。
根据本发明的又一个方面,提供了一种数据传输系统,包括:第一端点器件、第二端点器件和前文描述的交换器件,其中,第一端点器件和第二端点器件分别与交换器件相连,交换器件用于第一端点器件和第二端点器件间的数据传输。
在本发明中,通过对两个端点器件的状态检测,利用两个端点器件自身的链路建立功能来建立链路以进行两个端点器件的直接透传,使得交换器件可以节省逻辑层和传输层的资源,以及节省物理层中有关协议的大部分操作所使用到的资源,从而解决了现有RapidIO系统中,在进行两个端点器件间的直接透传时,需要使用过多的芯片资源和链路建立时间的问题,进而达到了节省资源缩短链路建立时间的效果。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1示出了现有技术中的Rapid IO协议硬件连接结构示意图;
图2示出了现有技术中的Rapid IO协议体系结构示意图;
图3示出了现有技术中的Rapid IO协议通信的链路建立流程图;
图4示出了本发明实施例的数据传输方法流程图;
图5示出了本发明实施例的交换器件结构示意图;
图6示出了本发明实施例的数据传输系统结构示意图;
图7出了本发明实施例一的交换器件结构示意图;
图8出了本发明实施例一中的链路控制模块的结构示意图;以及
图9出了本发明实施例二的数据传输方法。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
图4示出了本发明实施例的数据传输方法流程图,如图4所示,包括以下步骤:
步骤S402,交换器件检测到与其相连接的两个端点器件发送的同步码;
步骤S404,交换器件建立两个端点器件间的物理层链路,并在物理层链路上进行两个端点器件间的数据传输。
在上述数据传输方法中,通过对两个端点器件的状态检测,利用两个端点器件自身的链路建立功能来建立链路以进行两个端点器件的直接透传,使得交换器件可以节省逻辑层和传输层的资源,以及节省物理层中有关协议的大部分操作所使用到的资源,进而达到了节省资源缩短链路建立时间的效果。
在上述方法中,交换器件建立两个端点器件间的物理层链路,并在物理层链路上进行两个端点器件间的数据传输具体包括:当交换器件检测到两个端点器件发送的同步码时,将来自端点器件的数据写入缓存中;当缓存中的数据达到预定数量时,将缓存中的数据读出至另一端点器件。在物理层链路上进行两个端点器件间的数据传输之后,还包括:交换器件监测两个端点器件的端口初始化状态,以及交换器件的收发器的复位完成信号;当端点器件的端口初始化状态或复位完成信号出现异常时,交换器件复位,并控制端点器件复位。
图5示出了本发明实施例的交换器件结构示意图,如图5所示,交换器件20包括:链路控制模块22和数据传输模块24,链路控制模块22与数据传输模块24相连接,其中,链路控制模块22用于检测与交换器件20相连的两个端点器件发送的同步码,当链路控制模块22检测到两个端点器件发送的同步码时,发送链路控制信号至数据传输模块24;数据传输模块24根据链路控制信号建立两个端点器件间的物理链路,并在物理链路上进行两个端点器件之间的数据传输。
在上述交换器件中,通过链路控制模块对两个端点器件的状态检测,数据传输模块利用两个端点器件自身的链路建立功能来建立链路以进行两个端点器件的数据直接透传,使得交换器件可以节省逻辑层和传输层的资源,以及节省物理层中有关协议的大部分操作所使用到的资源,进而达到了节省资源缩短链路建立时间的效果。
其中,交换器件还包括:链路监测模块,用于监测两个端点器件的端口初始化状态,以及交换器件的收发器的复位完成信号,当端点器件的端口初始化状态或复位完成信号出现异常时,交换器件复位,并控制端点器件复位。交换器件的数据传输模块包括:收发器子模块,用于端点器件与缓存子模块之间的数据传输;缓存子模块,用于缓存来自端点器件的数据。链路控制模块包括:同步码检测子模块,用于当同步码检测子模块检测到两个端点器件发送的同步码时,发出链路连接指示信号;缓存控制子模块,用于根据来自同步码检测子模块的链路连接指示信号生成缓存控制信号,其中缓存控制信号用于控制缓存子模块的数据读写操作。收发器子模块为2个,每个收发器子模块包括4个收发器;对应的缓存子模块为2个,每个缓存子模块包括4个独立的先进先出缓存队列。
图6示出了本发明实施例的数据传输系统结构示意图,如图6所示,包括:第一端点器件12、第二端点器件14和交换器件20,其中,本实施例的交换器件20的结构与前文所描述的交换器件相同。第一端点器件12和第二端点器件14分别与交换器件20相连,交换器件用于第一端点器件和第二端点器件间的数据直接透传。
在上述的数据传输系统中,通过交换器件对两个端点器件的状态检测,利用两个端点器件自身的链路建立功能来建立链路以进行两个端点器件的直接透传,使得交换器件可以节省逻辑层和传输层的资源,以及节省物理层中有关协议的大部分操作所使用到的资源,从而解决了现有Rapid IO系统中,在进行两个端点器件间的直接透传时,需要使用过多的芯片资源和链路建立时间的问题,进而达到了节省资源并缩短链路建立时间的效果。
实施例一
本实施例详细描述了一个在实际应用中的交换器的内部功能模块的结构,如图7所示,该交换器20包括:第一收发器子模块241、第二收发器子模块242、第一缓存子模块243、第一缓存子模块244、链路控制模块22和链路监测模块26。
第一收发器子模块241和第二收发器子模块242均包括4个收发器,该4个收发器分别与端口器件通信的4个通道相对应。这里8个收发器为标准器件库中收发器,并不是本发明所设计,在此不详述,这些收发器包括以下功能:接收和发送各自的模拟差分信号,将串行信号转换为并行的数据,相位补偿、8B/10B转换,数据缓存(收发器的内部缓存)和提供数字信号并行接口,并且需要提供两个收发器子模块中每个收发器的发送时钟,用于各自的数据发送时钟域;以及提供两个收发器子模块中每个收发器的接收时钟,用于各自的数据接收时钟域。
第一缓存子模块243和第一缓存子模块244分别包括4个FIFO(First In First Out,先进先出缓存队列),4个FIFO分别对应4通道的数据缓存,其中,第一缓存子模块243对应从第一收发器子模块241到第二收发器子模块242的数据缓存;第二缓存子模块244对应从第二收发器子模块242到第一收发器子模块241的数据缓存。
链路监测模块26,用于监测两个端口器件的端口初始化状态和交换芯片内所有收发器的resetdone信号,并在这些信号异常的时候进行判决和复位整体链路,包括两个端点芯片和交换芯片。
链路控制模块22,用于检测第一收发器子模块241和第二收发器子模块242的同步码指示,根据这些指示生成用于控制第一缓存子模块243和第一缓存子模块244的控制信号。
图8出了本发明实施例一中的链路控制模块22的结构示意图,如图8所示,该链路控制模块22包括:同步码检测子模块221和缓存控制子模块222,其中,
同步码检测子模块221利用第一收发器子模块241和第二收发器子模块242在通道0的同步码指示检测两边端点器件的同步码。当两边都收到同步码的时候,发送链路连接指示给缓存控制子模块222。
缓存控制子模块222,按照链路连接指示,先允许数据写入第一缓存子模块243和第一缓存子模块244,并等待数据写满一半的缓存时(对于两个数据缓存子模块都是如此),再允许数据读出这两个缓存子模块的数据到收发器,其中,缓存控制子模块222的功能在实际的应用中可以用缓存控制生成器来实现。
实施例二
在本实施例中详细描述了利用上述的交换器实现数据直接透传的流程,在本实施例中,根据底层链路同步码的检测结果来控制通信链路,本实施例提供的数据直通连接方法,从端点器件、交换器件的上电复位开始,等待两边端点器件的SILENT,如图9所示,还包括如下步骤:
步骤S902,检测底层链路的同步码,即对两个端点器件的同步码进行检测。交换器件一直检测两个端点器件的发送信号,此时交换器件只能接收信号,不能够发送信号;交换器件不必分别和两边的端点器件分别建立同步,当两边端点器件的同步码都接收到的时候,交换器件给出链路连接指示。
步骤S904,利用检测同步码的结果控制链路。当交换器件都能在两个端点器件的通道0或者通道2接收到同步码的时候,允许数据通信;否则,则不允许两个端点器件的数据通信。根据步骤S902中同步检测给出的链路连接指示,控制收发器子模块之间的数据缓存子模块的数据读、写操作。
步骤S904,监测整个链路所有器件的状态。在链路打开以后,检测端点器件的端口初始化状态,如果检测到端点器件的端口初始化状态不成功,或者交换芯片的任一收发器的resetdone(复位完成)信号异常,则需要对两个端点器件和交换器件复位,重新开始上述流程。
在本发明的上述实施例中,通过对两个端点器件的状态检测,利用两个端点器件自身的链路建立功能来建立链路并保证其稳定性,以进行两个端点器件的直接透传,使得交换器件可以节省逻辑层和传输层的资源,以及节省物理层中有关协议的大部分操作所使用到的资源,从而解决了现有Rapid IO系统中,在进行两个端点器件间的直接透传时,需要使用过多的芯片资源和链路建立时间的问题,进而达到了节省资源缩、短链路建立时间的效果。
显然,本领域的技术人员应该明白,上述的本发明的各模块或各步骤可以用通用的计算装置来实现,它们可以集中在单个的计算装置上,或者分布在多个计算装置所组成的网络上,可选地,它们可以用计算装置可执行的程序代码来实现,从而,可以将它们存储在存储装置中由计算装置来执行,并且在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤,或者将它们分别制作成各个集成电路模块,或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样,本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种数据传输方法,其特征在于,包括:
交换器件检测到与其相连接的两个端点器件发送的同步码;
所述交换器件利用所述两个端点器件自身的链路建立功能建立所述两个端点器件间的物理层链路,并在所述物理层链路上进行所述两个端点器件间数据的直接透传;
其中,所述交换器件利用所述两个端点器件自身的链路建立功能建立所述两个端点器件间的物理层链路,并在所述物理层链路上进行所述两个端点器件间数据的直接透传包括:当所述交换器件检测到所述两个端点器件发送的同步码时,将来自所述端点器件的数据写入缓存中;当所述缓存中的数据达到预定数量时,将所述缓存中的数据读出至另一端点器件。
2.根据权利要求1所述的数据传输方法,其特征在于,所述交换器件利用所述两个端点器件自身的链路建立功能建立所述两个端点器件间的物理层链路,并在所述物理层链路上进行所述两个端点器件间数据的直接透传之后,还包括:
所述交换器件监测所述两个端点器件的端口初始化状态,以及所述交换器件的收发器的复位完成信号;
当所述端点器件的端口初始化状态和/或所述复位完成信号出现异常时,所述交换器件复位,并控制所述端点器件复位。
3.一种用于数据传输的交换器件,其特征在于,包括:
链路控制模块,用于检测与所述交换器件相连的两个端点器件发送的同步码,当所述链路控制模块检测到所述两个端点器件发送的同步码时,发送链路控制信号至数据传输模块;
数据传输模块,用于根据所述链路控制信号利用所述两个端点器件自身的链路建立功能建立所述两个端点器件间的物理链路,并在所述物理链路上进行所述两个端点器件之间数据的直接透传;
其中,所述数据传输模块具体用于当检测到所述两个端点器件发送的同步码时,将来自所述端点器件的数据写入缓存中;当所述缓存中的数据达到预定数量时,将所述缓存中的数据读出至另一端点器件。
4.根据权利要求3所述的交换器件,其特征在于,还包括:
链路监测模块,用于监测所述两个端点器件的端口初始化状态,以及所述交换器件的收发器的复位完成信号,当所述端点器件的端口初始化状态或所述复位完成信号出现异常时,所述交换器件复位,并控制所述端点器件复位。
5.根据权利要求3所述的交换器件,其特征在于,所述数据传输模块包括:
收发器子模块,用于所述端点器件与缓存子模块之间的数据传输;
所述缓存子模块,用于缓存来自所述端点器件的数据。
6.根据权利要求5所述的交换器件,其特征在于,所述链路控制模块包括:
同步码检测子模块,用于当所述同步码检测子模块检测到所述两个端点器件发送的同步码时,发出链路连接指示信号;
缓存控制子模块,用于根据来自同步码检测子模块的所述链路连接指示信号生成缓存控制信号,其中所述缓存控制信号用于控制所述缓存子模块的数据读写操作。
7.根据权利要求5所述的交换器件,其特征在于,所述收发器子模块为2个,每个所述收发器子模块包括4个收发器;对应的所述缓存子模块为2个,每个所述缓存子模块包括4个独立的缓存区。
8.根据权利要求7所述的交换器件,其特征在于,所述缓存区为先进先出缓存队列。
9.一种数据传输系统,其特征在于,包括:第一端点器件、第二端点器件和权利要求3至8任一项所述的交换器件,其中,第一端点器件和第二端点器件分别与所述交换器件相连,所述交换器件用于所述第一端点器件和第二端点器件间的数据传输。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010509594.0A CN102447613B (zh) | 2010-10-15 | 2010-10-15 | 数据传输方法、交换器件及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010509594.0A CN102447613B (zh) | 2010-10-15 | 2010-10-15 | 数据传输方法、交换器件及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102447613A CN102447613A (zh) | 2012-05-09 |
CN102447613B true CN102447613B (zh) | 2016-08-24 |
Family
ID=46009717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010509594.0A Active CN102447613B (zh) | 2010-10-15 | 2010-10-15 | 数据传输方法、交换器件及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102447613B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104683229A (zh) * | 2015-02-04 | 2015-06-03 | 金万益有限公司 | 快速进行数据传输的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1363153A (zh) * | 2000-02-17 | 2002-08-07 | 松下电器产业株式会社 | 移动通信系统和移动通信方法 |
CN1859358A (zh) * | 2005-07-08 | 2006-11-08 | 华为技术有限公司 | 一种均衡复数条并行的串行反串行链路数据的方法 |
CN101207495A (zh) * | 2006-12-22 | 2008-06-25 | 美国博通公司 | 交换机集成电路及交换数据的方法 |
CN101360050A (zh) * | 2008-09-25 | 2009-02-04 | 福建星网锐捷网络有限公司 | 一种设置流控模式的方法及装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4928732B2 (ja) * | 2005-01-17 | 2012-05-09 | 株式会社リコー | データ転送システム及び電子機器 |
US20090006708A1 (en) * | 2007-06-29 | 2009-01-01 | Henry Lee Teck Lim | Proportional control of pci express platforms |
US20100002714A1 (en) * | 2008-07-01 | 2010-01-07 | George Madathilparambil George | PCI express network |
-
2010
- 2010-10-15 CN CN201010509594.0A patent/CN102447613B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1363153A (zh) * | 2000-02-17 | 2002-08-07 | 松下电器产业株式会社 | 移动通信系统和移动通信方法 |
CN1859358A (zh) * | 2005-07-08 | 2006-11-08 | 华为技术有限公司 | 一种均衡复数条并行的串行反串行链路数据的方法 |
CN101207495A (zh) * | 2006-12-22 | 2008-06-25 | 美国博通公司 | 交换机集成电路及交换数据的方法 |
CN101360050A (zh) * | 2008-09-25 | 2009-02-04 | 福建星网锐捷网络有限公司 | 一种设置流控模式的方法及装置 |
Non-Patent Citations (1)
Title |
---|
RapidIO技术在无线基站中的应用;聂俊英;《中国优秀硕士学位论文全文数据库信息科技辑》;20090715;第二章第2.1节至第2.2.4节 * |
Also Published As
Publication number | Publication date |
---|---|
CN102447613A (zh) | 2012-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103492890B (zh) | 用于ip模块的电路测试的基于功能结构的测试包装器 | |
CN101383712B (zh) | 一种片上网络的路由节点微结构 | |
JP2004530197A (ja) | 非ブロック化共有インターフェイスを持つ通信システム及び方法 | |
CN103338217A (zh) | 基于低等待时间接口的连网 | |
CN102253914B (zh) | 数据传输处理方法、装置和设备接口 | |
CN209149287U (zh) | 大数据运算加速系统 | |
CN106533647A (zh) | 一种基于IOSERDES的cameralink接口系统 | |
CN100478928C (zh) | 用于事务撤销的数据处理系统和方法 | |
US7917823B2 (en) | Decoupled clocking in testing architecture and method of testing | |
CN102447613B (zh) | 数据传输方法、交换器件及系统 | |
CN100468074C (zh) | 芯片测试方法与相关装置 | |
CN101271434A (zh) | 用于执行多周期仲裁的数据处理装置和方法 | |
CN102946335B (zh) | 一种网络状况检测方法及系统 | |
CN107911372A (zh) | 一种基于逻辑器件实现串口设备接入以太网的方法和装置 | |
CN105472481B (zh) | 一种对讲系统及方法 | |
CN104598414B (zh) | 一种用于分布式控制器光纤通信协议及其实现装置 | |
US20150178092A1 (en) | Hierarchical and parallel partition networks | |
CN201355815Y (zh) | 一种应用于空间技术的ieee1394总线协议控制器 | |
CN209543343U (zh) | 大数据运算加速系统 | |
CN106027423A (zh) | PCIe设备共享网络及其数据传输方法 | |
Kanehisa et al. | 5G energy efficiency for Internet of Things: a survey | |
US20100103909A1 (en) | Data packet, system and method for multiple nodes transmitting under ad-hoc network architecture | |
CN111860788A (zh) | 一种基于数据流架构的神经网络计算系统及方法 | |
CN102033808B (zh) | Dsp中的数据存储方法和存储控制装置 | |
US20090113084A1 (en) | Controlling transmission on an asynchronous bus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |