CN102033808B - Dsp中的数据存储方法和存储控制装置 - Google Patents
Dsp中的数据存储方法和存储控制装置 Download PDFInfo
- Publication number
- CN102033808B CN102033808B CN200910093307A CN200910093307A CN102033808B CN 102033808 B CN102033808 B CN 102033808B CN 200910093307 A CN200910093307 A CN 200910093307A CN 200910093307 A CN200910093307 A CN 200910093307A CN 102033808 B CN102033808 B CN 102033808B
- Authority
- CN
- China
- Prior art keywords
- data
- storage space
- dsp
- edma
- data storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Bus Control (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
本发明的实施例公开了一种DSP中的数据存储方法和存储控制装置，应用于包括EDMA交换网络的DSP中，所述DSP与外部设备进行数据交互。其中，进行数据接收时，在约定的时间点，通过所述EDMA交换网络将从所述外部设备接收到的数据存放到指定的有效数据存储空间；在约定的时间点外的其他时间点，通过所述EDMA交换网络将从所述外部设备接收到的数据存放到指定的无效数据存储空间；其中，所述EDMA交换网络分别与所述有效数据存储空间、所述无效数据存储空间使用不同的总线进行数据交互。通过使用本发明的实施例，避免了DSP中EDMA拥塞情况的发生。
Description
技术领域
本发明涉及通讯领域，尤其涉及一种DSP中的数据存储方法和存储控制装置。
背景技术
最新的DSP(Digital Signal Processor，数字信号处理器)芯片如TI的64x+系列中，提供了接口实现大数据量数据的传输，例如AIF(Antenna Interface，天线接口)。使用天线接口时，需要持续使用EDMA(Enhanced Direct MemoryAccess，增强型直接内存存取)从存储空间读数据和写数据。
现有技术中，DSP与支持天线接口的设备间通过AIF接口进行数据交互的示意图如图1所示。其中，DSP通过天线接口和支持天线接口的设备X通过流传输协议来实现通信。天线接口传输时，收发的两端并没有建立连接的过程，而是在约定的时间点在总线上进行收发：接收时，天线接口会一直收数据，通过EDMA交换网络将数据存放到存储空间(一般包括内存和外存)。其中，对于在约定时间点之外接收的数据，会存放到一块无效数据存储空间，在约定时间点内接收的数据，会存放到指定的有效数据存储空间；发送时，天线接口会一直发数据，EDMA会将数据从存储空间转移到天线接口发送出去。具体的，在约定时间点之外，EDMA会将指定的无效数据存储空间中存储的数据转移到天线接口上发送出去，或将Idle数据通过天线接口发送出去；在约定时间点内，EDMA将指定的有效数据存储空间中存储的数据转移到天线接口上发送出去，即天线接口上发送的是有效数据。
为了能在正确的时间点收发数据，EDMA需要通过自身计数来计算时间点。计数到达有效数据时，进行有效数据的收发操作。
因为天线接口传输数据是常发常收的，因此收发数据时EDMA需要不停的从某块存储区进行数据读写操作，这块存储区可能是图1中所示的内存和外存。如果同时还有其他设备(CPU/外设等)访问相同存储区，则可能由于存储区的总线带宽限制，造成EDMA通道阻塞，假如天线接口启动的EDMA优先级较低，则天线接口启动的EDMA通道将被阻塞。
天线接口的EDMA通道被阻塞将带来很严重的后果，此时EDMA搬移数据的时间点会出现整体的延迟，导致收发数据的错位。如果提高天线接口启动的EDMA的优先级，则可能会造成别的设备的EDMA阻塞，因为天线接口启动的EDMA是一直运行的，这种阻塞很可能造成非常严重的错误。
发明内容
本发明的实施例提供一种DSP中的数据存储方法和存储控制装置，用于解决DSP中发生的EDMA拥塞情况。
本发明的实施例提供了一种数字信号处理DSP中的数据存储方法，应用于包括增强型直接内存存取EDMA交换网络的DSP中，所述DSP与外部设备进行数据交互，所述方法包括：
进行数据接收时，在约定的时间点，通过所述EDMA交换网络将从所述外部设备接收到的数据存放到指定的有效数据存储空间；在约定的时间点外的其他时间点，通过所述EDMA交换网络将从所述外部设备接收到的数据存放到指定的无效数据存储空间；
其中，还包括：
进行数据发送时，在约定的时间点，通过所述EDMA交换网络将所述有效数据存储空间中的数据转移到天线接口并发送；在约定的时间点之外的其他时间点，通过所述EDMA交换网络将所述无效数据存储空间中的数据转移到天线接口并发送；或在约定的时间点之外的其他时间点，将无效Idle数据 转移到天线接口并发送。
其中，所述EDMA交换网络分别与所述有效数据存储空间、所述无效数据存储空间使用不同的总线进行数据交互。
其中，所述DSP与外部设备进行数据交互前，还包括：
所述DSP与所述外部设备约定时间点。
其中，所述DSP与外部设备通过天线接口AIF进行数据交互。
其中，所述有效数据存储空间具体为所述DSP的内存、和/或外存；
所述无效数据存储空间具体为所述DSP的使用频率低于预设阈值的外设。
本发明的实施例还提供了一种DSP中的数据存储控制装置，其特征在于，应用于包括EDMA交换网络的DSP中，所述DSP与外部设备进行数据交互，所述装置包括：
数据接收处理单元，用于进行数据接收时，在约定的时间点，通过所述EDMA交换网络将从所述外部设备接收到的数据存放到指定的有效数据存储空间；在约定的时间点外的其他时间点，通过所述EDMA交换网络将从所述外部设备接收到的数据存放到指定的无效数据存储空间；
其中，所述EDMA交换网络分别与所述有效数据存储空间、所述无效数据存储空间使用不同的总线进行数据交互。
其中，还包括：数据发送处理单元，进行数据发送时，在约定的时间点，通过所述EDMA交换网络将所述有效数据存储空间中的数据转移到天线接口并发送；在约定的时间点之外的其他时间点，通过所述EDMA交换网络将所述无效数据存储空间中的数据转移到天线接口并发送；或在约定的时间点之外的其他时间点，将Idle数据转移到天线接口并发送。
其中，还包括：约定时间点确定单元，用于与所述外部设备约定时间点，并将约定的时间点通知所述数据接收处理单元和数据发送处理单元。
其中，所述数据接收处理单元和数据发送处理单元通过天线接口AIF与外部设备进行数据交互。
其中，所述有效数据存储空间具体为所述DSP的内存、和/或外存。
其中，所述无效数据存储空间具体为所述DSP的使用频率低于预设阈值的外设。
与现有技术相比，本发明的实施例具有以下优点：
DSP中的EDMA交换网络分别与存储有效数据的有效数据存储空间、以及存储无效数据的无效数据存储空间使用不同的总线进行数据交互，从而减少了存储无效数据对存储有效数据所使用的总线带宽的占用，避免了DSP中EDMA拥塞情况的发生。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中DSP与支持天线接口的设备间通过AIF接口进行数据交互的示意图；
图2是本发明实施例中提供的DSP中的数据存储方法流程图；
图3是本发明实施例中提供的DSP与支持天线接口的设备间通过AIF接口进行数据交互的示意图；
图4是本发明实施例中提供的DSP的结构示意图；
图5是本发明实施例中提供的数据存储控制装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不 是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的实施例提供了一种DSP中的数据存储方法，应用于包括EDMA交换网络的DSP中，该DSP与外部设备进行数据交互。该方法如图2所示，包括：
步骤s201、进行数据接收时，获取当前的时间点；
步骤s202、在约定的时间点，通过EDMA交换网络将从外部设备接收到的数据存放到指定的有效数据存储空间；在约定的时间点外的其他时间点，通过EDMA交换网络将从外部设备接收到的数据存放到指定的无效数据存储空间；其中，EDMA交换网络分别与有效数据存储空间、无效数据存储空间使用不同的总线进行数据交互。
其中，步骤s202中的约定的时间点是由DSP与外部设备预先约定的。DSP与外部设备可以通过天线接口AIF等接口进行数据交互。有效数据存储空间具体可以为DSP的内存、和/或外存等；无效数据存储空间具体可以为DSP的使用频率低于预设阈值的外设等。
在上述步骤s202涉及的数据接收步骤后，还包括数据发送步骤：
具体的，在进行数据发送时，在约定的时间点，通过EDMA交换网络将有效数据存储空间中的数据转移到天线接口并发送；在约定的时间点之外的其他时间点，通过EDMA交换网络将无效数据存储空间中的数据转移到天线接口并发送；或将Idle数据(无效数据)转移到天线接口并发送。
以下结合一个具体的应用场景，描述本发明实施例中DSP中的数据存储方法的具体实施方式。
现有技术中，将用于存储无效数据的无效数据存储空间与用于存储有效数据的有效数据存储空间位于同一内存或外存，因此无论是有效数据还是无 效数据的读取和存储操作都要通过同一总线进行，增加了数据读写过程中EDMA被阻塞的可能。
本发明实施例提供的方法中，如图3所示，将用于存储无效数据的无效数据存储空间放置在一块不使用的外设空间，EDMA交换网络访问该外设空间所使用的总线为单独的总线，与访问有效数据所在存储空间的总线不同。由于使用的总线不同，因此与现有技术相比可以有效地降低对EDMA交换网络对同一总线的访问频率，大大地降低EDMA交换网络出现阻塞的可能。
本发明实施例的应用场景中，所使用的DSP的结构的一个示例如图4所示。其中，通过SCR(Switched Central Resource，交换中心资源)连接处理元件(DPS CPU、DSP外设、协处理器加速器以及内部存储器)得以实现，即具有主从(Masters-Slaves)单元的架构。
SCR左边的任一主单元(Masters)均可直接与SCR右边的从单元(Slaves)相连。其中主单元包括：
SRIO(Serial Rapid Input/Output，串行快速输入/输出)；
DSP的CPU(Center Processing Unit，中央处理单元)；
四个TC(Transmission Controller，传输控制器)以及
将三个主外设PCI66(Peripheral Component Interconnect，外围组件互连)、HPI(Host Port Interface，主机接口总线)与EMAC(Ethernet Media AccessController，以太网媒体接入控制器)连接至SCR的纵横制端口。
从单元包括：
Memory(DSP存储器)；
DDR2(Double Data Rate，双倍数据速率)EMIF(External MemoryInterface，外部存储器接口)；
TCP(Turbo Decoder Coprocessor，Turbo解码协处理器)；
VCP(Viterbi Decoder Coprocessor，Viterbi解码协处理器)以及
将多个外设如PCI66、UTOPIA2(Universal Test and Operations PHYInterface for ATM 2，采用异步传输模式的通用测试及操作物理层接口)、McBSP(Multichannel Buffered Serial Port，多通道缓冲串口)连接至SCR的纵横制端口。
这种架构使得数据传输快速且高效，因为SCR使主从单元之间实现了多路数据的同时传输。例如，PCI66至DDR2EMIF的连接独立于PCI66至DSPCPU的连接，数据完全是并行传输。当发送多个主单元访问同一个从单元的情况时，SCR根据设置的优先级进行访问控制。对于优先级的设置方法，可以采用根据主单元的优先级别进行优先级判断等方法进行。
在本发明的实施例涉及的应用场景中，以DSP通过天线接口AIF与外部设备进行数据交互为例，DSP可以通过主单元的TC与AIF连接，通过AIF进行与外部设备间数据的收发。在约定的时间点，通过EDMA交换网络将从外部设备接收到的数据存放到指定的有效数据存储空间。具体的：对于在约定的时间点收到的数据，可以存储到内存或外存，其中DSP可以通过从单元的Memory与内存连接进行数据收发，通过从单元的DDR2 EMIF与外存连接进行数据收发。
在进行数据接收时，对于约定的时间点外的其他时间点，通过EDMA交换网络将从外部设备接收到的数据存放到指定的无效数据存储空间。具体的：对于约定的时间点外的其他时间点接收到的数据，可以存储到外设，其中DSP可以通过EMIF64、TCP、VCP、PCI66等于外设连接进行数据收发，选择外设的标准包括以下两点：
(1)访问该外设所使用的总线与访问有效数据存储空间的总线不同；
(2)该外设的使用频率低于预设阈值；例如对于DSP，一般不会同时使用所有的从单元的功能，因此可以将外设与DSP中不使用或使用频率较低的从单元连接。
在进行数据发送时，在约定的时间点，通过EDMA交换网络将有效数据存储空间中的数据转移到天线接口并发送；在约定的时间点之外的其他时间点，通过EDMA交换网络将无效数据存储空间中的数据转移到天线接口并发送；或将Idle数据转移到天线接口并发送。
本发明的实施例还提供了一种DSP中的数据存储控制装置，应用于包括EDMA交换网络的DSP中，DSP与外部设备进行数据交互，如图5所示，该装置包括：
数据接收处理单元10，用于进行数据接收时，在约定的时间点，通过EDMA交换网络将从外部设备接收到的数据存放到指定的有效数据存储空间；在约定的时间点外的其他时间点，通过EDMA交换网络将从外部设备接收到的数据存放到指定的无效数据存储空间；
其中，EDMA交换网络分别与有效数据存储空间、无效数据存储空间使用不同的总线进行数据交互。
该控制装置还包括：数据发送处理单元20，进行数据发送时，在约定的时间点，通过EDMA交换网络将有效数据存储空间中的数据转移到天线接口并发送；在约定的时间点之外的其他时间点，通过EDMA交换网络将无效数据存储空间中的数据转移到天线接口并发送；或将Idle数据转移到天线接口并发送。
该控制装置还包括：约定时间点确定单元30，用于与外部设备约定时间点，并将约定的时间点通知数据接收处理单元10和数据发送处理单元20。
其中，数据10接收处理单元和数据发送处理单元20可以通过天线接口AIF或其他类型的接口与外部设备进行数据交互。
具体的，有效数据存储空间具体可以为DSP的内存、和/或外存等；无效数据存储空间具体可以为DSP的使用频率低于预设阈值的外设等。
本发明实施例提供的方法和装置中，DSP中的EDMA交换网络分别与存 储有效数据的有效数据存储空间、以及存储无效数据的无效数据存储空间使用不同的总线进行数据交互，从而减少了存储无效数据对存储有效数据所使用的总线带宽的占用，避免了DSP中EDMA拥塞情况的发生。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到本发明可以通过硬件实现，也可以借助软件加必要的通用硬件平台的方式来实现。基于这样的理解，本发明的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。
本领域技术人员可以理解附图只是一个优选实施例的示意图，附图中的单元或流程并不一定是实施本发明所必须的。
本领域技术人员可以理解实施例中的装置中的单元可以按照实施例描述进行分布于实施例的装置中，也可以进行相应变化位于不同于本实施例的一个或多个装置中。上述实施例的单元可以合并为一个单元，也可以进一步拆分成多个子单元。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
Claims (8)
1.一种数字信号处理器DSP中的数据存储方法，其特征在于，应用于包括增强型直接内存存取EDMA交换网络的DSP中，所述DSP与外部设备进行数据交互，所述方法包括：
进行数据接收时，在约定的时间点，通过所述EDMA交换网络将从所述外部设备接收到的数据存放到指定的有效数据存储空间；在约定的时间点外的其他时间点，通过所述EDMA交换网络将从所述外部设备接收到的数据存放到指定的无效数据存储空间；
其中，所述EDMA交换网络分别与所述有效数据存储空间、所述无效数据存储空间使用不同的总线进行数据交互；
在所述DSP与外部设备进行数据交互前，所述DSP与所述外部设备约定时间点。
2.如权利要求1所述的方法，其特征在于，还包括：
进行数据发送时，在约定的时间点，通过所述EDMA交换网络将所述有效数据存储空间中的数据转移到天线接口并发送；在约定的时间点之外的其他时间点，通过所述EDMA交换网络将所述无效数据存储空间中的数据转移到天线接口并发送；或在约定的时间点之外的其他时间点，将无效Idle数据转移到天线接口并发送。
3.如权利要求1或2所述的方法，其特征在于，所述DSP与外部设备通过天线接口AIF进行数据交互。
4.如权利要求1或2所述的方法，其特征在于，
所述有效数据存储空间具体为所述DSP的内存、和/或外存；
所述无效数据存储空间具体为所述DSP的使用频率低于预设阈值的外设。
5.一种DSP中的数据存储控制装置，其特征在于，应用于包括EDMA交换网络的DSP中，所述DSP与外部设备进行数据交互，所述装置包括：
数据接收处理单元，用于进行数据接收时，在约定的时间点，通过所述EDMA交换网络将从所述外部设备接收到的数据存放到指定的有效数据存储空间；在约定的时间点外的其他时间点，通过所述EDMA交换网络将从所述外部设备接收到的数据存放到指定的无效数据存储空间；
其中，所述EDMA交换网络分别与所述有效数据存储空间、所述无效数据存储空间使用不同的总线进行数据交互；
约定时间点确定单元，用于与所述外部设备约定时间点，并将约定的时间点通知所述数据接收处理单元和数据发送处理单元。
6.如权利要求5所述的装置，其特征在于，还包括：
数据发送处理单元，进行数据发送时，在约定的时间点，通过所述EDMA交换网络将所述有效数据存储空间中的数据转移到天线接口并发送；在约定的时间点之外的其他时间点，通过所述EDMA交换网络将所述无效数据存储空间中的数据转移到天线接口并发送；或在约定的时间点之外的其他时间点，将Idle数据转移到天线接口并发送。
7.如权利要求5或6所述的装置，其特征在于，所述数据接收处理单元和数据发送处理单元通过天线接口AIF与外部设备进行数据交互。
8.如权利要求5或6所述的装置，其特征在于，
所述有效数据存储空间具体为所述DSP的内存、和/或外存；
所述无效数据存储空间具体为所述DSP的使用频率低于预设阈值的外设。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910093307A CN102033808B (zh) | 2009-09-27 | 2009-09-27 | Dsp中的数据存储方法和存储控制装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910093307A CN102033808B (zh) | 2009-09-27 | 2009-09-27 | Dsp中的数据存储方法和存储控制装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102033808A CN102033808A (zh) | 2011-04-27 |
| CN102033808B true CN102033808B (zh) | 2012-10-03 |
Family
ID=43886734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910093307A Active CN102033808B (zh) | 2009-09-27 | 2009-09-27 | Dsp中的数据存储方法和存储控制装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102033808B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105354012A (zh) * | 2015-12-09 | 2016-02-24 | 浪潮电子信息产业股份有限公司 | 一种多核dsp系统中edma控制器并行控制方法 |
| CN114448587B (zh) * | 2021-12-21 | 2023-09-15 | 北京长焜科技有限公司 | 一种dsp中使用edma搬移lte上行天线数据的方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0730234A2 (en) * | 1995-03-03 | 1996-09-04 | Compaq Computer Corporation | Bus master arbitration circuitry having multiple arbiters |
-
2009
- 2009-09-27 CN CN200910093307A patent/CN102033808B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0730234A2 (en) * | 1995-03-03 | 1996-09-04 | Compaq Computer Corporation | Bus master arbitration circuitry having multiple arbiters |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102033808A (zh) | 2011-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103959266B (zh) | 在边带接口中聚合完成消息 | |
| US10713202B2 (en) | Quality of service (QOS)-aware input/output (IO) management for peripheral component interconnect express (PCIE) storage system with reconfigurable multi-ports | |
| US7162546B2 (en) | Reordering unrelated transactions from an ordered interface | |
| CN102446158A (zh) | 多核处理器及多核处理器组 | |
| CN103729329A (zh) | 核间通信装置及方法 | |
| CN109960671A (zh) | 一种数据传输系统、方法及计算机设备 | |
| CN106095604A (zh) | 一种多核处理器的核间通信方法及装置 | |
| US9287208B1 (en) | Architecture for on-die interconnect | |
| CN111290986B (zh) | 一种基于神经网络的总线互联系统 | |
| CN102388357A (zh) | 访问存储设备的方法及系统 | |
| CN101452430A (zh) | 多处理器之间的通信方法与包括多处理器的通信装置 | |
| US8527684B2 (en) | Closed loop dynamic interconnect bus allocation method and architecture for a multi layer SoC | |
| CN103106164A (zh) | 一种高效dma控制器 | |
| CN102033808B (zh) | Dsp中的数据存储方法和存储控制装置 | |
| CN114328350A (zh) | 一种基于axi总线的通讯方法、装置以及介质 | |
| WO2011059574A2 (en) | Directly providing data messages to a protocol layer | |
| CN102404183B (zh) | 仲裁方法和仲裁器 | |
| CN103106177B (zh) | 多核网络处理器的片上互联结构及其方法 | |
| CN116225995B (zh) | 一种总线系统及芯片 | |
| CN107660282A (zh) | 处理多根系统中的分区复位 | |
| US20080082708A1 (en) | Token hold off for chipset communication | |
| US7254667B2 (en) | Data transfer between an external data source and a memory associated with a data processor | |
| CN107870878A (zh) | 存储系统、终端及计算机装置 | |
| CN103217681A (zh) | 一种树形拓扑机构多处理器声纳信号处理装置及方法 | |
| CN115145842A (zh) | 数据缓存处理器及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |