JP7259371B2 - 回路装置および電子機器 - Google Patents
回路装置および電子機器 Download PDFInfo
- Publication number
- JP7259371B2 JP7259371B2 JP2019018677A JP2019018677A JP7259371B2 JP 7259371 B2 JP7259371 B2 JP 7259371B2 JP 2019018677 A JP2019018677 A JP 2019018677A JP 2019018677 A JP2019018677 A JP 2019018677A JP 7259371 B2 JP7259371 B2 JP 7259371B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bus
- detection
- test signal
- disconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Description
この図に示されるように、回路装置10aには、ホスト装置2がバスBS1を介して接続され、デバイス装置4がバスBS2を介して接続される。ここで、回路装置10aは、ホスト装置2とデバイス装置4との間でUSB中継器として機能する。
なお、バスBS1は第1バスの一例であり、バスBS2は第2バスの一例である。バスBS1、BS2には、電源VBUS、GNDの信号線を含むことができる。また、本実施形態はこのような接続に限定されない。
なお、物理層回路11は第1物理層回路の一例であり、物理層回路12は第2物理層回路の一例である。また、図2において、物理層回路11には、物理層回路12と区別するために「1」が付されている。同様に、物理層回路12には、物理層回路11と区別するために「2」が付されている。
バスモニター回路30は、物理層回路11から出力される信号に基づいてバスBS1をモニターし、物理層回路12から出力される信号に基づいてバスBS2をモニターして、当該モニター結果に基づいて信号Swcをバススイッチ回路40に出力する。
バススイッチ回路40は、信号Swcにしたがって、バスBS1およびBS2の間においてオンまたはオフにする。詳細には、バススイッチ回路40は、信号SwcがHレベルであればオンし、信号SwcがLレベルであればオフする。
バスモニター回路30は、バスBS1およびバスBS2のモニター結果に基づいて、HSモードが可能であると判定したら、信号SwcをLレベルにして、バススイッチ回路40をオフにさせる。バススイッチ回路40がオフであれば、図6に示されるように、ホスト装置2とデバイス装置4との間において、パケット等が処理回路20を経由する経路TR2にて転送される。
処理回路20は、詳細には、バスBS1の物理層回路11を介して受信したパケットを、物理層回路12を介してバスBS2に送信し、また、バスBS2から物理層回路12を介して受信したパケットを、物理層回路11を介してバスBS1に送信する。処理回路20は、転送処理の際において、パケットのビットの再同期化などの処理も実行する。
なお、処理回路20は、転送処理等を、バススイッチ回路40がオフしている期間の一部または全部においてパケットのフォーマットを変更することなく実行する。
なお、図3において、物理層回路11に設けられる要素には、物理層回路12に設けられる要素と区別するために「1」が付されている。同様に、物理層回路12には、物理層回路11に設けられる要素と区別するために「2」が付されている。
なお、この例ではパケットの振幅レベルが任意の範囲で増幅可能となっている。
パケットには、PID(Packet IDentifier)が含まれ、PIDは、当該パケットの種類を示す。あるパケットがSOFであるか否かは、当該パケットに含まれるPIDによって特定される。また、EOP(End Of Packet)は、パケットの終端部であることを示す。なお、SOFのEOPでは、差動信号を構成する信号DP、DMの振幅レベルが所定の時間にわたって固定化されるので、このEOPの振幅レベルを、しきい値としての切断検出レベルと比較することで、デバイス切断を検出することができる。
SOF検出回路121についても同様に、動作モードがHSモードに切り替わると、イネーブル状態になり、バスBS2に供給されるパケットにおいて、SOFを検出すると、当該SOFを検出した旨を検出信号S_det2によって、バスモニター回路30および切断検出回路114に通知する。
これにより、バスモニター回路30は、ホスト装置2が、バスBS1、BS2のどちらに接続されているかを認識することができる。図1の接続例では、ホスト装置2が、バスBS1に接続されていると認識される。
なお、切断検出回路114は、外部から端子N1を介して供給される切断検出無効信号Cd_iv1がHレベルである場合、例外として無効状態、例えば停止状態となる。
なお、切断検出回路124は、外部から端子N2を介して供給される切断検出無効信号Cd_iv2がHレベルである場合、例外として無効状態となる。
また、バスモニター回路30は、切断検出回路114または124からデバイス切断が通知された場合、動作モードをFSモードとする信号Modを出力するとともに、信号SwcをHレベルにしてバススイッチ回路40をオンさせる。このオンにより、ホスト装置2とデバイス装置4との間で転送されるパケット等の信号の経路が、処理回路20を介した経路TR2からバススイッチ回路40を介した経路TR1に切り替わる。
検出信号TJ_det1は、AND回路52における入力端の一方を介して、テスト信号出力回路123に供給され、検出信号TK_det1は、AND回路62における入力端の一方を介してテスト信号出力回路123に供給される。
なお、テスト信号検出回路311は、切断検出無効信号Cd_iv1がHレベルであれば、無効状態、すなわちバスBS1のテスト信号Test_J、Test_Kを検出しない状態となる。
検出信号TJ_det2は、AND回路51における入力端の一方を介して、テスト信号出力回路113に供給され、検出信号TK_det2は、AND回路62における入力端の一方を介してテスト信号出力回路113に供給される。
なお、テスト信号検出回路312は、切断検出無効信号Cd_iv2がHレベルであれば、無効状態となる。
同様に、テスト信号出力回路123は、AND回路52を介して供給される検出信号TJ_det1がHレベルであれば、バスBS2にテスト信号Test_Jを出力し、AND回路62を介して供給される検出信号TK_det1がHレベルであれば、バスBS2にテスト信号Test_Kを出力する。
切断検出無効信号Cd_iv1は、切断検出回路114とテスト信号検出回路311とに供給される。さらに、切断検出無効信号Cd_iv1は、NOT回路91による論理反転を経てAND回路81における入力端の他方と、NOT回路72による論理反転を経てAND回路52における入力端の他方およびAND回路62における入力端の他方と、に供給される。
したがって、切断検出無効信号Cd_iv1がHレベルであれば、切断検出回路114およびテスト信号検出回路311が無効状態になるとともに、切断検出回路114から出力される検出信号HC_det1が遮断され、テスト信号検出回路311から出力される検出信号TJ_det1、TK_det1が遮断される。
切断検出無効信号Cd_iv2は、切断検出回路124とテスト信号検出回路312とに供給される。また、切断検出無効信号Cd_iv2は、NOT回路92による論理反転を経てAND回路82における入力端の他方と、NOT回路71による論理反転を経てAND回路51における入力端の他方およびAND回路61における入力端の他方と、に供給される。
したがって、切断検出無効信号Cd_iv2がHレベルであれば、切断検出回路124およびテスト信号検出回路312が無効状態になるとともに、切断検出回路124から出力される検出信号HC_det2が遮断され、テスト信号検出回路312から出力される検出信号TJ_det2、TK_det2が遮断される。
切断検出回路114は第1切断検出回路の一例であり、切断検出回路124は第2切断検出回路の一例である。また、テスト信号検出回路311は第1テスト信号検出回路の一例であり、テスト信号検出回路312は第2テスト信号検出回路の一例であり、テスト信号出力回路113は第1テスト信号出力回路の一例であり、テスト信号出力回路123は第2テスト信号出力回路の一例である。
ただし、回路装置10aは、対称性を有するので、どちらが第1または第2であるかについては、意味を持たない。
一方、例えばホスト装置2が車載用であれば、ホスト装置から、車内のコンソールなどに設けられコネクタまでUSBケーブルで接続し、当該コネクタにさらにデバイス装置が接続される構成が想定される。このような構成において、当該コネクタで測定されるアイパターンには、near-endというパターンが要求されるため、上記USBケーブルでの減衰分を考慮する必要がある。
この構成によれば、ホスト装置2から送出されたパケットの振幅レベルに、回路装置10aの振幅調整機能によってUSBケーブルでの減衰分が予め上乗せされるので、USBケーブルでの減衰分を補償することができる。
なお、第2の点に関連して、図7に示される回路装置では、図3におけるAND回路51、52、61、62、NOT回路71、72が設けられていない。
なお、同図の(a)は、回路装置10aまたは10bを測定点としたアイパターンを示している。アイパターンにおいて、ハッチングを付した領域ARは、信号DP、DMで示される波形W0、W1が重なってはいけない禁止領域を示す。
ここでは、説明を簡略化するために、ホスト装置2から回路装置10bに送出されたHSパケット、すなわちHSモードでのパケットとしてSOFのみが出力されているものとする。なお、図9では、このパケットSOFを時間の順で区別するために、SOF1、SOF2、SOF3、…と表記している。
時刻t12以降、ホスト装置2が送出するHSパケットは、バススイッチ回路40を経由して、回路装置10bを通過するが、デバイス切断の状態にあるため、バスBS1におけるパケットSOF4のEOPの振幅も上昇する。ホスト装置2は、この振幅の上昇を自身の切断検出機能により検出して、デバイス切断が発生したと判定する。
図10に示される接続例では、USBケーブルが比較的長いので、図8の例と比較して、振幅調整機能による振幅レベルの増幅分を大きくして、図10の(b)で示されるようなnear-endの要求を満たす必要がある。具体的には、図10の(a)で示されるように、信号DP、DMで示される波形W2の振幅レベルを、切断検出レベル付近まで拡大させた調整によって、コネクタCでのnear-endの要求を満たしている。
回路装置10bでは、バスBS2におけるEOPの振幅上昇が切断検出回路124により検出されて、デバイス装置4が接続されていても、デバイス切断が発生したと誤検出される。この誤検出により、バスモニター回路30は、時刻t22にて信号SwcをLレベルからHレベルに変化させ、これによりバススイッチ回路40をオンさせて、パケットの転送を経路TR1に切り替える。
ホスト装置2は、デバイス装置4が実際に切断されるまでHSパケットを送信し、当該HSパケットは、バススイッチ回路40を経由して回路装置10bを通過する。
なお、時刻t23においてデバイス装置4が実際に切断されて、バスBS1におけるパケットSOF7のEOPの振幅レベルが切断検出レベルD_thを超えた場合、ホスト装置2は、自身の切断検出機能により検出してデバイス切断が発生したと判定することができる。
切断検出機能が無効化されると、図11で説明したようにデバイス切断が誤検出されることなく、ホスト装置2から送信されたHSパケットが処理回路20を経由した転送が継続する。これにより、ホスト装置2から送出されたHSパケットの振幅調整を、図12の(a)の波形W3で示されるように、切断検出レベルD_thを超える範囲で行うことが可能になるため、near-endの要求を、余裕を持たせて満たすことができる。
一例として、ホスト装置2は、デバイス装置4からのパケット応答が途絶えたら、デバイス切断状態であると判定し、初期化信号IniをHレベルにして、回路装置10bにデバイス切断を通知する。図13の時刻t33にて、初期化信号IniがHレベルになった場合、回路装置10bは初期化されて、パケットの転送を、バススイッチ回路40を介した経路TR1に切り替えることができる。
初期化により経路TR1に切り替わった回路装置10bでは、初期化信号IniがLレベルに戻る時刻t34以降において、デバイス再接続によるバスBS2の状態FS_IDLEが、回路装置10bのバススイッチ回路40を経由して、バスBS1のホスト装置2に伝わる。このため、当該ホスト装置2は、再接続処理を開始することが可能となる。
図14では、図12と同様に、比較例に係る回路装置10bとデバイス装置4との間を接続するバスBS2のUSBケーブルが比較的長い場合であって、かつ、デバイス装置4に対応する切断検出回路124の切断検出機能が無効化された場合を想定しているが、バススイッチ回路40がオンになる前に、デバイスの再接続処理が実行された例を示している。
バスBS2の状態FS_IDLEが、テスト信号検出回路312によってテスト信号Test_Jとして認識されてしまうと、検出信号TJ_det1がHレベルとなり、テスト信号出力回路113が、ホスト装置2に向けてバスBS1にテスト信号Test_Jを誤送信することになる。
このとき、ホスト装置2において、デバイス切断を検出する処理が継続していると、ホスト装置2が送出するHSパケットと、テスト信号出力回路113が誤送出するテスト信号Test_JとがバスBS1で衝突する可能性がある。
なお、図4は、図12と同様に、回路装置10aとデバイス装置4との間を接続するバスBS2のUSBケーブルが比較的長い場合が想定されている。また、図4は、図14と同様に、切断検出無効信号Cd_iv2のHレベルによって切断検出回路124の切断検出機能が無効化され、回路装置10aの初期化前にデバイスが再接続された場合を想定した動作例である。
デバイス装置4の再接続後、ホスト装置2が、デバイス切断の検出処理によって時刻t51にて初期化信号IniをHレベルにして、デバイス切断を通知する。この通知により、回路装置10aは、バススイッチ回路40をオンにして経路TR1に切り替える。この切り替えにより、 バスBS1は、バスBS2に直結されるので、状態FS_IDLEは、回路装置10aを通過する。このため、ホスト装置2は、デバイス切断の検出処理の実行後に、デバイスの再接続処理を適切に開始することができる。
ホスト装置2は、例えばCPU、MPU等のプロセッサーにより実現されてもよいし、1以上の半導体集積回路、電子部品等が実装された回路基板で実現されてもよい。
電子機器500は、記憶部510、操作部520、表示部530を更に含むことができる。記憶部510は、データを記憶するものであり、その機能は半導体メモリーや、HDD(Hard Disk Drive)などにより実現される。操作部520は、ユーザーが入力操作を行うためのものであり、操作ボタンやタッチパネルディスプレイなどの操作デバイスにより実現される。表示部530は、各種の情報を表示するものであり、液晶や有機ELなどのディスプレイにより実現される。なお操作部520としてタッチパネルディスプレイを用いる場合には、このタッチパネルディスプレイが操作部520および表示部530の機能を兼ねることになる。
電子機器500としては、例えば車載機器、印刷装置、投影装置、ロボット、頭部装着型表示装置、生体情報測定機器、距離、時間、流速又は流量等の物理量を計測する計測機器、基地局又はルーター等のネットワーク関連機器、コンテンツを配信するコンテンツ提供機器、或いはデジタルカメラ又はビデオカメラ等の映像機器などの種々の機器が想定される。
Claims (7)
- USB規格の第1バスが接続される第1物理層回路と、
前記USB規格の第2バスが接続される第2物理層回路と、
前記第1バスと前記第2バスとの間の接続をオンまたはオフにするバススイッチ回路と、
前記第1バスから前記第1物理層回路を介して受信したパケットを、前記第2物理層回路を介して前記第2バスに送信し、前記第2バスから前記第2物理層回路を介して受信したパケットを、前記第1物理層回路を介して前記第1バスに送信する転送処理を、前記バススイッチ回路がオフしている期間において実行する処理回路と、
前記第1バスと前記第2バスとをモニターするバスモニター回路と、
を有し、
前記第1物理層回路は、
前記第1バスでのデバイス切断を検出する第1切断検出回路を含み、
前記バスモニター回路は、
前記第1バスにテスト信号が出力されたか否かを検出する第1テスト信号検出回路を含み、
前記第1切断検出回路による前記デバイス切断の検出が無効化されたとき、前記第1テスト信号検出回路による前記テスト信号の検出が無効化される
回路装置。 - 前記第1切断検出回路に、前記デバイス切断の検出を無効化する第1切断検出無効信号を入力する第1端子を設けた、
請求項1に記載の回路装置。 - 前記第2物理層回路は、
前記第2バスでのデバイス切断を検出する第2切断検出回路を含み、
前記バスモニター回路は、
前記第2バスに前記テスト信号が出力されたか否かを検出する第2テスト信号検出回路を含み、
前記第2切断検出回路による前記デバイス切断の検出が無効化されたとき、前記第2テスト信号検出回路による前記テスト信号の検出が無効化される
請求項1または2に記載の回路装置。 - 前記第2切断検出回路に、前記デバイス切断の検出を無効化する第2切断検出無効信号を入力する第2端子を設けた、
請求項3に記載の回路装置。 - 前記第1物理層回路は、
前記第2テスト信号検出回路によって前記第2バスに前記テスト信号が出力されたことが検出された場合に、前記第1バスに前記テスト信号を出力する第1テスト信号出力回路を含み、
前記第2物理層回路は、
前記第1テスト信号検出回路によって前記第1バスに前記テスト信号が出力されたことが検出された場合に、前記第2バスに前記テスト信号を出力する第2テスト信号出力回路を含む
請求項4に記載の回路装置。 - 前記第1切断検出回路による前記デバイス切断の検出が無効化され、前記第1テスト信号検出回路による前記テスト信号の検出が無効化されたとき、前記第2テスト信号検出回路による前記テスト信号の出力が無効化され、
前記第2切断検出回路による前記デバイス切断の検出が無効化され、前記第2テスト信号検出回路による前記テスト信号の検出が無効化されたとき、前記第1テスト信号検出回路による前記テスト信号の出力が無効化される
請求項5に記載の回路装置。 - 請求項1乃至6のいずれかに記載の回路装置と、
前記第1バスに接続される中央処理装置と、
を含む電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019018677A JP7259371B2 (ja) | 2019-02-05 | 2019-02-05 | 回路装置および電子機器 |
US16/781,230 US10909062B2 (en) | 2019-02-05 | 2020-02-04 | Circuit device and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019018677A JP7259371B2 (ja) | 2019-02-05 | 2019-02-05 | 回路装置および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020126456A JP2020126456A (ja) | 2020-08-20 |
JP7259371B2 true JP7259371B2 (ja) | 2023-04-18 |
Family
ID=71836585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019018677A Active JP7259371B2 (ja) | 2019-02-05 | 2019-02-05 | 回路装置および電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10909062B2 (ja) |
JP (1) | JP7259371B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020160488A (ja) * | 2019-03-25 | 2020-10-01 | セイコーエプソン株式会社 | 回路装置、回路装置の判定方法および電子機器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050097403A1 (en) | 2003-10-20 | 2005-05-05 | Ker-Min Chen | USB interface and testing method thereof |
JP2007073036A (ja) | 2005-08-08 | 2007-03-22 | Seiko Epson Corp | ホストコントローラ |
JP2008084273A (ja) | 2006-09-29 | 2008-04-10 | Oki Electric Ind Co Ltd | Usbテスト回路 |
JP2018195098A (ja) | 2017-05-18 | 2018-12-06 | セイコーエプソン株式会社 | 回路装置、電子機器及びケーブルハーネス |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0612878A (ja) * | 1992-06-25 | 1994-01-21 | Mitsubishi Electric Corp | 半導体メモリ装置 |
JP4254108B2 (ja) | 2002-02-20 | 2009-04-15 | ブラザー工業株式会社 | Usbデバイス |
JP2007026196A (ja) | 2005-07-19 | 2007-02-01 | Fuji Xerox Co Ltd | Usbテストモニタ回路 |
JP5306166B2 (ja) | 2009-12-21 | 2013-10-02 | ルネサスエレクトロニクス株式会社 | 通信装置 |
US9356460B2 (en) * | 2013-08-05 | 2016-05-31 | Texas Instruments Incorporated | Method and apparatus of fast battery charging with universal high power input source |
JP6296487B2 (ja) | 2013-09-20 | 2018-03-20 | 株式会社エルイーテック | 断線の検知及び通知機能を有する通信装置 |
US9590441B2 (en) * | 2014-07-22 | 2017-03-07 | Cypress Semiconductor Corporation | Multi-standard compliant USB battery charging scheme with detection of host disconnection in ACA-DOCK mode |
JP6904210B2 (ja) | 2017-10-20 | 2021-07-14 | セイコーエプソン株式会社 | 回路装置、電子機器及びケーブルハーネス |
TWI781134B (zh) | 2017-01-25 | 2022-10-21 | 日商精工愛普生股份有限公司 | 電路裝置、電子機器及束線器 |
-
2019
- 2019-02-05 JP JP2019018677A patent/JP7259371B2/ja active Active
-
2020
- 2020-02-04 US US16/781,230 patent/US10909062B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050097403A1 (en) | 2003-10-20 | 2005-05-05 | Ker-Min Chen | USB interface and testing method thereof |
JP2007073036A (ja) | 2005-08-08 | 2007-03-22 | Seiko Epson Corp | ホストコントローラ |
JP2008084273A (ja) | 2006-09-29 | 2008-04-10 | Oki Electric Ind Co Ltd | Usbテスト回路 |
JP2018195098A (ja) | 2017-05-18 | 2018-12-06 | セイコーエプソン株式会社 | 回路装置、電子機器及びケーブルハーネス |
Also Published As
Publication number | Publication date |
---|---|
US10909062B2 (en) | 2021-02-02 |
US20200250122A1 (en) | 2020-08-06 |
JP2020126456A (ja) | 2020-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8495270B2 (en) | Communication interface device and communication method | |
US6516205B1 (en) | Portable terminal with bus manager switching function | |
WO2002077835A1 (fr) | Dispositif a semi-conducteurs de commande de communication et systeme d'interface | |
US6920569B1 (en) | Device configured as stand-alone or slave based on detection of power supply in a powered data bus system | |
CN112732608B (zh) | 电路装置、电子设备以及移动体 | |
JPH10301898A (ja) | 電子機器及びインタフェース回路 | |
US20110113178A1 (en) | Computer device and control method for the same | |
KR20060114270A (ko) | 마스터디바이스, 그 제어방법과 마스터디바이스를 갖는전자장치 | |
US11030138B2 (en) | Circuit device, electronic device, and cable harness | |
JP7259371B2 (ja) | 回路装置および電子機器 | |
US10686441B2 (en) | Repeater for an open-drain communication system using a current detector and a control logic circuit | |
US11126582B2 (en) | Circuit device, determination method for circuit device, and electronic apparatus | |
US20140258584A1 (en) | Bus relay apparatus, integrated circuit apparatus, cable, connector, electronic appliance, and bus relay method | |
US6931464B1 (en) | Method for connecting gigabit interface converters with serial identification capability into an active two-wire serial bus | |
US8107575B2 (en) | Method and circuit for changing modes without dedicated control pin | |
JP2007116263A (ja) | 電子装置及びデータ通信制御方法 | |
JP2020160488A (ja) | 回路装置、回路装置の判定方法および電子機器 | |
US20220373615A1 (en) | Information processing apparatus capable of data communication and control method therefor | |
JP2021175098A (ja) | 回路装置、電子機器及び移動体 | |
JP5123739B6 (ja) | サーバ装置およびPCI Express中継バッファ制御方法 | |
JP5123739B2 (ja) | サーバ装置およびPCIExpress中継バッファ制御方法 | |
JP2022021594A (ja) | 回路装置、電子機器及び移動体 | |
JP2022034710A (ja) | 回路装置、電子機器及び移動体 | |
JP2021068348A (ja) | 回路装置、電子機器及び移動体 | |
JP2010088068A (ja) | データ転送制御装置、集積回路装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230320 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7259371 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |