CN103870203B - 便携储存装置及动态调整其工作模式的方法 - Google Patents
便携储存装置及动态调整其工作模式的方法 Download PDFInfo
- Publication number
- CN103870203B CN103870203B CN201210527772.1A CN201210527772A CN103870203B CN 103870203 B CN103870203 B CN 103870203B CN 201210527772 A CN201210527772 A CN 201210527772A CN 103870203 B CN103870203 B CN 103870203B
- Authority
- CN
- China
- Prior art keywords
- flash memory
- interface
- memory devices
- mode
- main frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明关于一种便携储存装置，其包括快闪存储元件、快闪存储元件接口、主机存取接口与控制单元。快闪存储元件接口耦接快闪存储元件，用来对快闪存储元件存取数据。主机存取接口耦接快闪存储元件接口，用来传送来自该快闪存储元件的数据至主机或传送来自主机的数据至快闪存储元件接口。控制单元耦接快闪存储元件接口以及主机存取接口，并通过主机存取接口侦测主机传输数据的通讯协议，以调整快闪存储元件接口存取数据的模式。因此，便携储存装置的数据传输速率可依据主机的通讯协议而调整，且可达到省电与降低电磁干扰的效果。
Description
技术领域
本发明涉及一种储存装置，尤其涉及一种可便携储存装置及其控制方法。
背景技术
现有的数据储存装置朝向容量大、体积小、数据存取速率快的方向发展。除了用来储存数据库系统的储存装置必须在固定且不可移动的服务器中，大多数的使用者将数据储存装置用来存取个人或工作所需的文件或图档等档案，且往往必须随身携带。因此，便携储存装置因为使用者的需求而产生。
目前的便携储存装置大多利用硬盘(Hard Disk)或快闪存储体(FlashMemory)作为储存数据的元件。硬盘具有储存容量大的特性，但体积也较大且可能对震动的承受能力较小，其存放与携带时的限制条件较多。快闪存储体则具有体积小、容易存放与携带的特点，使得利用快闪存储体的便携储存装置广泛地被各种电子装置利用。使用者也可随身携带利用快闪存储体的便携储存装置，以方便地在各种电子装置之间交换数据。
利用快闪存储体的便携储存装置的数据存取速率(或称为带宽)并非是固定的。便携储存装置可以随着所连接的主机(例如：电子装置或个人电脑)而改变数据的存取速率。例如：使用通用串行总线(Universal Serial Bus，USB)3.0的数据存取速率与使用通用串行总线(USB)2.0的数据存取速率就有相当大的差异。快闪存储体的存取接口的数据存取速率通常是制造商在生产时所设定的，且通常设定为较高带宽。然而，较高带宽意味者较高的操作频率与较高的数据闩锁率(data latching rate)。如此可能造成较高的耗电量与产生较大的电磁干扰等问题。
因此，有必要提供一种改进的储存装置，以克服现有技术的缺点。
发明内容
本发明的目的在于提供一种便携储存装置，其具有可依据与便携储存装置的主机的通讯协议而动态调整快闪存储元件接口的工作模式。
本发明的又一目的在于动态调整上述便携储存装置的工作模式的方法。
为实现上述目的，本发明是关于一种便携储存装置，其包括至少一个快闪存储元件、耦接该快闪存储元件用来对该快闪存储元件存取数据的快闪存储元件接口、主机存取接口以及控制单元。主机存取接口耦接快闪存储元件接口，用来传送来自该快闪存储元件的数据至一主机或传送来自该主机的数据至该快闪存储元件接口。控制单元耦接该快闪存储元件接口以及该主机存取接口，其通过该主机存取接口侦测该主机传输数据的通讯协议，并根据侦测结果调整该快闪存储元件接口存取数据的工作模式。当该主机所提供的一传输带宽非小于该快闪存储元件接口的一预设传输带宽时，该控制单元使该快闪存储元件接口操作在一第一工作模式，当该主机所提供的该传输带宽小于该快闪存储元件接口的该预设传输带宽时，该控制单元使该快闪存储元件接口操作在一第二工作模式，其中该第一工作模式的传输带宽大于该第二工作模式的传输带宽。
作为本发明的进一步改进，所述侦测该主机传输数据的通讯协议是通过该主机存取接口与该主机的信号交换(hand-shaking)来侦测该主机传输数据的通讯协议。
作为本发明的进一步改进，所述该第一工作模式为双倍数据率(DDR)的数据闩锁率，该第二工作模式为单倍数据率(SDR)的数据闩锁率。
作为本发明的进一步改进，所述该第一工作模式具有一第一操作频率，该第二工作模式具有一第二操作频率，该第一操作频率大于该第二操作频率。
作为本发明的进一步改进，所述该快闪存储元件为反及快闪存储体(NANDFlash Memory)。
作为本发明的进一步改进，所述该主机存取接口包括通用串行总线(USB)、串行高级技术附件接口(SATA)或安全数字接口(SDIO)。
为实现上述目的，本发明是关于一种动态调整便携储存装置的工作模式的方法，其中该便携储存装置包括至少一个快闪存储元件、快闪存储元件接口、主机存取接口以及控制单元，该快闪存储元件接口耦接该快闪存储元件，该主机存取接口耦接该快闪存储元件接口用来耦接一主机，该控制单元控制该快闪存储元件接口以及该主机存取接口的工作模式。该方法包括：该便携储存装置侦测该主机传输数据的通讯协议，并获得该主机所提供的传输带宽；判断该主机所提供的该传输带宽是否小于该便携储存装置的快闪存储元件接口的预设传输带宽；当该主机所提供的该传输带宽非小于该便携储存装置的该快闪存储元件接口的预设传输带宽时，该控制单元使该快闪存储元件接口操作在一第一工作模式；以及当该主机所提供的该传输带宽小于该便携储存装置的该快闪存储元件接口的该预设传输带宽时，该控制单元使该快闪存储元件接口操作在一第二工作模式，其中该第一工作模式的传输带宽大于该第二工作模式的传输带宽。
作为本发明的进一步改进，所述所述侦测该主机传输数据的通讯协议是通过该主机存取接口与该主机的信号交换(hand-shaking)以侦测该主机传输数据的通讯协议。
作为本发明的进一步改进，所述所述该第一工作模式为双倍数据率(DDR)的数据闩锁率，该第二工作模式为单倍数据率(SDR)的数据闩锁率。
作为本发明的进一步改进，所述所述该第一工作模式具有一第一操作频率，该第二工作模式具有一第二操作频率，该第一操作频率大于该第二操作频率。
本发明的有益效果是：通过侦测主机的通讯协议，改变便携存储装置的工作模式，达到省电与降低电磁干扰的效果。
附图说明
图1是本发明便携储存装置的功能模块图；
图2是本发明动态调整便携储存装置的工作模式的流程图。
具体实施方式
请参照图1，图1是本发明实施方式的便携储存装置的功能方块图。便携储存装置1包括控制单元11、快闪存储元件接口12、主机存取接口13与快闪存储元件14～17。便携储存装置1用以与主机2连接以交换数据。
快闪存储元件接口12分别耦接快闪存储元件14～17。控制单元n耦接于快闪存储元件接口12以及主机存取接口13之间。另外，便携储存装置1通过主机存取接口13连接至主机2。
主机存取接口13可以例如是通用串行总线(USB)3.0、通用串行总线(USB)2.0、串行高级技术附件接口(Serial Advanced Technology Attachment，SATA)2.0、串行高级技术附件接口(SATA)3.0或安全数字接口(Secure DigitalInput/Output，SDIO)…等。
快闪存储元件接口12用以对快闪存储元件14～17存取数据。快闪存储元件接口12存取快闪存储元件14～17的数据的模式可以包括两种模式。当主机2所提供的传输带宽非小于快闪存储元件接口12的预设传输带宽时，控制单元11使快闪存储元件接口12操作在第一工作模式，当主机2所提供的传输带宽小于快闪存储元件接口12的预设传输带宽时，控制单元11使快闪存储元件接口12操作在第二工作模式。第一工作模式的传输带宽大于第二工作模式的传输带宽。例如：第一工作模式可以是以双倍数据率(Double Data Rate，DDR)的数据闩锁率(data latching rate)来传输数据。第二工作模式可以是以单倍数据率(Single Data Rate，SDR)的数据闩锁率来传输数据。而且，快闪存储元件接口12存取数据的模式也可以包括不同的工作频率，例如第一工作模式是133MHz、第二工作模式是100MHz，但本发明并不因此限定。
在本实施方式中的快闪存储元件14～17为反及快闪存储体(NAND FlashMemory)，反及快闪存储体利用穿隧注入(Tunnel injection)的方式写入数据，且以穿隧释放(Tunnel release)的方式抹除数据。
控制单元11可以控制主机存取接口13与快闪存储元件接口12的工作。控制单元11通常是一个微处理晶片(microprocessor chip)，且以晶片名称为8051系列的较为常用，但本发明并不因此限定。控制单元11也可以是其他类型的控制单元，本领域具有通常知识者可以轻易了解控制单元11的实施方式，不再赘述。
当主机2要读取便携储存装置1所具有的数据时，控制单元11可以控制快闪存储元件接口12获取快闪存储元件14～17中的数据，控制单元11再控制主机存取接口13传送快闪存储元件接口12所接收到的数据至主机2。换句话说，控制单元11控制主机存取接口13传送来自快闪存储元件14～17的数据至主机2。当主机2要传送数据至便携储存装置1时，控制单元11控制主机存取接口13接收来自主机2的数据，然后，控制单元11也可以控制主机存取接口13传送数据至快闪存储元件接口12，并控制快闪存储元件接口12以将数据储存至快闪存储元件14～17。
控制单元11也可以通过主机存取接口13侦测主机2的通讯协议(protocol)，并据此调整快闪存储元件接口12存取数据的模式。侦测主机2传输数据的通讯协议的方式是通过主机存取接口13与主机2的信号交换(hand-shaking)以侦测主机2传输数据的通讯协议。由于各种通讯协议所使用的数据传输速率(或称为带宽)相异，当主机存取接口13与主机2之间传输数据的速率较慢时，控制单元11可以控制快闪存储元件接口12改变快闪存储元件接口12存取数据的工作模式或以较低的存取速率工作。快闪存储元件接口12存取数据的速率或工作模式如前述，不再赘述。
另外，便携储存装置1也可以包括一个数据暂存单元(未图示)，且数据暂存单元可以耦接于控制单元11或者数据暂存单元位于控制单元11之内，例如：控制单元11是微处理器，且微处理器包括数据暂存单元。在便携储存装置1存取数据时，数据暂存单元可以暂存主机存取接口13与快闪存储元件接口12所存取的数据，以方便控制单元11控制与处理数据的交换。附带一提，在快闪存储体存取过程中，通常也有机制来防止错误发生，或当错误发生时可以将错误更正，此机制即错误检查和校正码(Error Checking and CorrectingCode，ECC Code)。借此，主机存取接口13与快闪存储元件接口12所存取的数据可以被检查和校正。
请同时参照图1与图2，图2是本发明实施方式的动态调整便携储存装置的工作模式的方法的流程图。便携储存装置1包括快闪存储元件14～17、快闪存储元件接口12、主机存取接口13以及控制单元11。控制单元11可以例如是微处理器。动态调整便携储存装置的工作模式的方法包括以下步骤。
首先，在步骤S21中，便携储存装置1与主机2连接。换句话说，便携储存装置1的主机存取接口13可以包括通用串行总线(USB)3.0、通用串行总线(USB)2.0、串行高级技术附件接口(SATA)2.0、串行高级技术附件接口(SATA)3.0或安全数字接口(SDIO)等的其中之一，并与主机2上的对应接口相连接。
然后，在步骤S22中，便携储存装置1侦测主机2传输数据的通讯协议，并获得主机2所提供的传输带宽。侦测主机2传输数据的通讯协议的方式是通过主机存取接口13与主机2的信号交换(hand-shaking)以侦测主机2传输数据的通讯协议。
接着，在步骤S23中，判断主机2所提供的传输带宽是否小于便携储存装置1的快闪存储元件接口12的预设传输带宽。通常，此预设传输带宽可以设定为便携储存装置1的最大传输带宽。便携储存装置1可以依据所测得的通讯协议所对应的传输带宽，判断此通讯协议所对应的传输带宽是否小于快闪存储元件接口12的预设传输带宽。当通讯协议所对应的传输带宽是小于快闪存储元件接口12的预设传输带宽时，进行步骤S25；反之，进行步骤S24。
在步骤S24中，当主机2所提供的传输带宽非小于便携储存装置1的快闪存储元件接口12的预设传输带宽时，控制单元11维持快闪存储元件接口12的工作模式。例如：原本快闪存储元件接口12工作在第一工作模式且以133MHz的操作频率或双倍数据率(DDR)的数据闩锁率来传输数据，则快闪存储元件接口12维持此原工作模式。
然后，在步骤S25中，当主机2所提供的传输带宽小于便携储存装置1的快闪存储元件接口12的预设传输带宽时，控制单元11改变快闪存储元件接口12的工作模式以降低快闪存储元件接口12的传输带宽。例如：原本快闪存储元件接口12工作在第一工作模式，并以133MHz的操作频率或双倍数据率(DDR)的数据闩锁率传输数据，则快闪存储元件接口12改变工作模式为第二工作模式，并可以100MHz的操作频率或单倍数据率(SDR)的数据闩锁率传输数据，但本发明并不因此限定。换句话说，控制单元11可以改变快闪存储元件接口12的工作模式，在较低的传输带宽时，快闪存储元件接口12可以工作在第二工作模式，并以100MHz的操作频率或单倍数据率(SDR)的数据闩锁率来传输数据；反之，在较高的传输带宽时，快闪存储元件接口12可以工作在133MHz的操作频率或双倍数据率(DDR)的数据闩锁率来传输数据。然而，本发明并不因此限定。快闪存储元件接口12也可以操作在其他的操作频率或模式，本领域普通技艺人士可利用操作频率或模式的改变，以调整传输带宽(或数据传输速率)。
需要注意的是，当便携储存装置1的快闪存储元件接口12的预设传输带宽不是便携储存装置1的最大传输带宽时，步骤S23可以改为，判断主机2所提供的传输带宽是否大于便携储存装置1的快闪存储元件接口12的预设传输带宽。例如：快闪存储元件接口12可以工作在第一工作模式与第二工作模式，且第一工作模式与地二工作模式分别对应于较大的传输带宽与较小的传输带宽。相对应地，步骤S24可以改为，当主机2所提供的传输带宽非大于便携储存装置1的快闪存储元件接口12的预设传输带宽时，控制单元11维持快闪存储元件接口12的工作模式。步骤S25可以改为，当主机2所提供的传输带宽大于便携储存装置1的快闪存储元件接口12的预设传输带宽时，控制单元11改变快闪存储元件接口12的工作模式以提高快闪存储元件接口12的传输带宽。
根据本发明实施方式，上述的便携储存装置及动态调整其工作模式的方法，可依据与便携储存装置的主机的通讯协议而动态调整快闪存储元件接口的工作模式为双倍数据率(DDR)、单倍数据率(SDR)或者是改变工作模式的操作频率，以达到省电与降低电磁干扰的效果。
特别需要指出的是，本发明具体实施方式中仅以该便携储存装置作为示例，在实际应用中其他类型的便携储存装置均适用本发明揭示的原理。对于本领域的普通技术人员来说，在本发明的教导下所作的针对本发明的等效变化，仍应包含在本发明权利要求所主张的范围中。
Claims (10)
1.一种便携储存装置，其包括：
至少一个快闪存储元件；
耦接该快闪存储元件用来对该快闪存储元件存取数据的快闪存储元件接口；
主机存取接口，耦接该快闪存储元件接口，用来传送来自该快闪存储元件的数据至一主机或传送来自该主机的数据至该快闪存储元件接口；以及
控制单元，耦接该快闪存储元件接口以及该主机存取接口；其特征在于：控制单元通过该主机存取接口侦测该主机传输数据的通讯协议，并根据侦测结果调整该快闪存储元件接口存取数据的工作模式；当该主机所提供的一传输带宽非小于该快闪存储元件接口的一预设传输带宽时，该控制单元使该快闪存储元件接口操作在一第一工作模式，当该主机所提供的该传输带宽小于该快闪存储元件接口的该预设传输带宽时，该控制单元使该快闪存储元件接口操作在一第二工作模式，其中该第一工作模式的传输带宽大于该第二工作模式的传输带宽。
2.如权利要求1所述的便携储存装置，其特征在于，所述侦测该主机传输数据的通讯协议是通过该主机存取接口与该主机的信号交换(hand-shaking)来侦测该主机传输数据的通讯协议。
3.如权利要求1所述的便携储存装置，其特征在于：所述该第一工作模式为双倍数据率(DDR)的数据闩锁率，该第二工作模式为单倍数据率(SDR)的数据闩锁率。
4.如权利要求1所述的便携储存装置，其特征在于，所述该第一工作模式具有一第一操作频率，该第二工作模式具有一第二操作频率，该第一操作频率大于该第二操作频率。
5.如权利要求3或4所述的便携储存装置，其特征在于：所述该快闪存储元件为反及快闪存储体(NAND Flash Memory)。
6.如权利要求1所述的便携储存装置，其特征在于：所述该主机存取接口包括通用串行总线(USB)、串行高级技术附件接口(SATA)或安全数字接口(SDIO)。
7.一种动态调整便携储存装置的工作模式的方法，其中该便携储存装置包括至少一个快闪存储元件、快闪存储元件接口、主机存取接口以及控制单元，该快闪存储元件接口耦接该快闪存储元件，该主机存取接口耦接该快闪存储元件接口用来耦接一主机，该控制单元控制该快闪存储元件接口以及该主机存取接口的工作模式，该方法包括：
该便携储存装置侦测该主机传输数据的通讯协议，并获得该主机所提供的传输带宽；
判断该主机所提供的该传输带宽是否小于该便携储存装置的快闪存储元件接口的预设传输带宽；
当该主机所提供的该传输带宽非小于该便携储存装置的该快闪存储元件接口的预设传输带宽时，该控制单元使该快闪存储元件接口操作在一第一工作模式；以及
当该主机所提供的该传输带宽小于该便携储存装置的该快闪存储元件接口的该预设传输带宽时，该控制单元使该快闪存储元件接口操作在一第二工作模式，其中该第一工作模式的传输带宽大于该第二工作模式的传输带宽。
8.如权利要求7所述的动态调整便携储存装置的工作模式的方法，其特征在于：所述侦测该主机传输数据的通讯协议是通过该主机存取接口与该主机的信号交换(hand-shaking)以侦测该主机传输数据的通讯协议。
9.如权利要求7所述的动态调整便携储存装置的工作模式的方法，其特征在于：所述该第一工作模式为双倍数据率(DDR)的数据闩锁率，该第二工作模式为单倍数据率(SDR)的数据闩锁率。
10.如权利要求7所述的动态调整便携储存装置的工作模式的方法，其特征在于：所述该第一工作模式具有一第一操作频率，该第二工作模式具有一第二操作频率，该第一操作频率大于该第二操作频率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210527772.1A CN103870203B (zh) | 2012-12-11 | 2012-12-11 | 便携储存装置及动态调整其工作模式的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210527772.1A CN103870203B (zh) | 2012-12-11 | 2012-12-11 | 便携储存装置及动态调整其工作模式的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103870203A CN103870203A (zh) | 2014-06-18 |
| CN103870203B true CN103870203B (zh) | 2016-09-28 |
Family
ID=50908791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210527772.1A Active CN103870203B (zh) | 2012-12-11 | 2012-12-11 | 便携储存装置及动态调整其工作模式的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103870203B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104360823B (zh) * | 2014-10-28 | 2018-08-17 | 记忆科技(深圳)有限公司 | 动态调整固态硬盘带宽的方法及其固态硬盘 |
| CN106155949A (zh) * | 2016-06-30 | 2016-11-23 | 联想(北京)有限公司 | 一种控制方法及装置 |
| TWI637268B (zh) * | 2017-03-22 | 2018-10-01 | 慧榮科技股份有限公司 | 主機裝置與資料傳輸速率控制方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0628111A (ja) * | 1992-03-24 | 1994-02-04 | Nec Commun Syst Ltd | 可搬型補助記憶装置の制御方式 |
| CN1758187A (zh) * | 2005-11-25 | 2006-04-12 | 北京中星微电子有限公司 | 虚拟串口装置 |
| WO2007023613A1 (ja) * | 2005-08-24 | 2007-03-01 | Konica Milolta Opto, Inc. | ストレージ機器 |
| CN101273339A (zh) * | 2005-04-29 | 2008-09-24 | 先进微装置公司 | 便携式无线数据储存装置 |
| CN102710501A (zh) * | 2012-05-14 | 2012-10-03 | 深圳市共进电子股份有限公司 | 一种移动终端及其在隧道通信模式下的带宽动态调整方法 |
| CN102759980A (zh) * | 2011-04-29 | 2012-10-31 | 晨星软件研发(深圳)有限公司 | 多核心电子系统及其速率调节装置 |
-
2012
- 2012-12-11 CN CN201210527772.1A patent/CN103870203B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0628111A (ja) * | 1992-03-24 | 1994-02-04 | Nec Commun Syst Ltd | 可搬型補助記憶装置の制御方式 |
| CN101273339A (zh) * | 2005-04-29 | 2008-09-24 | 先进微装置公司 | 便携式无线数据储存装置 |
| WO2007023613A1 (ja) * | 2005-08-24 | 2007-03-01 | Konica Milolta Opto, Inc. | ストレージ機器 |
| CN1758187A (zh) * | 2005-11-25 | 2006-04-12 | 北京中星微电子有限公司 | 虚拟串口装置 |
| CN102759980A (zh) * | 2011-04-29 | 2012-10-31 | 晨星软件研发(深圳)有限公司 | 多核心电子系统及其速率调节装置 |
| CN102710501A (zh) * | 2012-05-14 | 2012-10-03 | 深圳市共进电子股份有限公司 | 一种移动终端及其在隧道通信模式下的带宽动态调整方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103870203A (zh) | 2014-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3822803B1 (en) | Phy recalibration using a message bus interface | |
| US11416397B2 (en) | Global persistent flush | |
| CN104322033B (zh) | 使用第二协议的扩展功能结构来控制第一协议的物理链路 | |
| US9794055B2 (en) | Distribution of forwarded clock | |
| US10496332B2 (en) | Data path training and timing signal compensation for non-volatile memory device interface | |
| JP6295486B2 (ja) | Ｉ／ｏドライバ送信振幅制御 | |
| CN102171667B (zh) | 具有无线功能性的固态盘 | |
| US9575552B2 (en) | Device, method and system for operation of a low power PHY with a PCIe protocol stack | |
| US9652020B2 (en) | Systems and methods for providing power savings and interference mitigation on physical transmission media | |
| KR101978981B1 (ko) | 임베디드 멀티미디어 카드（ｅＭＭＣ）, 상기 ｅＭＭＣ를 제어하는 호스트, 및 이들을 포함하는 시스템의 동작 방법 | |
| KR102453113B1 (ko) | 대기 상태 시 전력을 절감하는 송신 회로 | |
| CN103870203B (zh) | 便携储存装置及动态调整其工作模式的方法 | |
| US11144410B2 (en) | System and method to dynamically increase memory channel robustness at high transfer rates | |
| KR102100707B1 (ko) | 데이터 저장 장치 | |
| US9571098B2 (en) | Signal receiving circuits including termination resistance having adjustable resistance value, operating methods thereof, and storage devices therewith | |
| CN103558907A (zh) | 电子装置及降低电子装置功耗的方法 | |
| CN113886297A (zh) | 一种基于dma的spi并发通讯se装置及方法 | |
| CN105117179A (zh) | 一种主机与存储设备数据交互的方法及存储控制器 | |
| CN109324987A (zh) | 模拟通信接口的时序控制方法、装置与电子设备 | |
| US10848263B2 (en) | Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same | |
| CN103678056A (zh) | 一种pcie总线设备控制功能的测试方法 | |
| TW201321994A (zh) | 行動儲存裝置及動態調整其工作模式之方法 | |
| US11841756B2 (en) | Method for information configuration in power mode change for an interconnection protocol, controller and storage device | |
| CN108241586B (zh) | 控制器电路与估计延迟补偿方法 | |
| KR102275620B1 (ko) | 조절되는 저항 값을 갖는 종단 저항을 포함하는 수신 회로, 그것의 작동 방법, 및 그것을 포함하는 저장 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |