CN114490482A - 互连模块、包括互连模块的ufs系统以及操作ufs系统的方法 - Google Patents

互连模块、包括互连模块的ufs系统以及操作ufs系统的方法 Download PDF

Info

Publication number
CN114490482A
CN114490482A CN202111300234.4A CN202111300234A CN114490482A CN 114490482 A CN114490482 A CN 114490482A CN 202111300234 A CN202111300234 A CN 202111300234A CN 114490482 A CN114490482 A CN 114490482A
Authority
CN
China
Prior art keywords
ufs
signal
lcc
interconnect module
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111300234.4A
Other languages
English (en)
Inventor
姜永山
李炳尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114490482A publication Critical patent/CN114490482A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03254—Operation with other circuitry for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/062—Setting decision thresholds using feedforward techniques only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

提供了一种互连模块设备。该互连模块设备包括：线路控制命令(LCC)检测电路，被配置为识别LCC信号；均衡器控制电路，被配置为基于LCC信号来生成控制信号；接收均衡器，被配置为基于控制信号对从第一通用闪存(UFS)设备接收的第一信号执行接收均衡，以生成第二信号；以及发送均衡器，被配置为基于控制信号对第二信号执行发送均衡以生成第三信号，并将第三信号发送到第二UFS设备。

Description

互连模块、包括互连模块的UFS系统以及操作UFS系统的方法
相关申请的交叉引用
本申请要求于2020年11月13日在韩国知识产权局提交的第10-2020-0152284号韩国专利申请的优先权，其公开内容通过引用整体结合于此。
技术领域
与示例实施例一致的方法、装置和系统涉及互连模块，更具体地，涉及将通用闪存(universal flash storage，UFS)主机和UFS设备互连的互连模块、包括该互连模块的UFS系统以及操作该UFS系统的方法。
背景技术
存储系统可以包括主机设备和存储设备。主机设备和存储设备可以通过各种标准接口彼此连接，诸如通用闪存(UFS)、串行ATA(SATA)、小型计算机小型接口(SCSI)、串行附接SCSI(SAS)、嵌入式MMC(eMMC)等。
由于电子设备采用各种形状因子，因此UFS主机与UFS设备之间的物理距离可能会增加。然而，标准规范可能限制了物理距离要求。例如，M-PHY标准规范显示，UFS信道针对10cm内的短互连进行了优化。为了克服10cm内的受限物理距离，可以使用光学介质转换器(optical medium converter，OMC)。然而，为了通过使用OMC执行长距离通信，需要在UFS主机和UFS设备的发送/接收终端处单独地提供光学发送器和光学接收器，并且有必要通过塑料光纤(plastic optical fiber，POF)介质来发送和接收信号。因为POF介质不同于传输电信号的现有电流通道，所以需要单独的测试过程来确保信号的正确发送/接收，并且需要为此分配单独的测试资源。作为结果，总体性能可能会恶化。
发明内容
示例实施例提供了一种用于在通用闪存(UFS)系统中扩展UFS设备与UFS主机之间的物理距离的互连模块、包括该互连模块的UFS系统以及操作该UFS系统的方法。
根据示例实施例的一方面，一种互连模块设备包括：线路控制命令(line controlcommand，LCC)检测电路，被配置为识别LCC信号；均衡器控制电路，被配置为基于LCC信号来生成控制信号；接收均衡器，被配置为基于控制信号对从第一通用闪存(UFS)设备接收的第一信号执行接收均衡，以生成第二信号；以及发送均衡器，被配置为基于控制信号对第二信号执行发送均衡以生成第三信号，并将第三信号发送到第二UFS设备。
根据示例实施例的一方面，一种UFS系统包括：UFS主机；UFS设备；以及互连模块设备，被配置为提供将UFS主机和UFS设备互连的下游UFS通道和上游UFS通道。UFS主机被配置为通过下游UFS通道向UFS设备发送第一信号和线路控制命令(LCC)信号，UFS设备被配置为通过上游UFS通道向UFS主机发送第二信号和LCC信号，并且UFS主机与UFS设备之间的物理距离等于或大于10cm。
根据示例实施例的一方面，提供了一种操作UFS系统的方法。该UFS系统包括UFS主机、UFS设备、经由第一互连模块设备将UFS主机和UFS设备互连的第一UFS通道、以及经由第二互连模块设备将UFS主机和UFS设备互连的第二UFS通道。该方法包括：由UFS主机向第一互连模块设备发送指示功率模式的改变的第一信号和线路控制命令(LCC)信号；由第一互连模块设备基于LCC信号来识别第一数据速率，并且根据第一数据速率来控制包括在第一互连模块设备中的至少一个第一均衡器的第一信号延迟值；由UFS设备向第二互连模块设备发送指示根据第一信号和LCC信号的功率模式改变完成的第二信号；以及由第二互连模块设备基于LCC信号来识别第二数据速率，并且根据第二数据速率来控制包括在第二互连模块设备中的至少一个第二均衡器的第二信号延迟值。UFS主机与UFS设备之间的电连接的长度等于或大于10cm。
附图说明
从下面结合附图对示例实施例的详细描述中，将更清楚地理解上述的和其他的方面、特征和优点，其中.
图1是示出应用了根据示例实施例的存储设备的系统的图；
图2是示出根据示例实施例的通用闪存(UFS)系统的图；
图3A是根据示例实施例的互连模块的框图；
图3B是示出线路控制命令(LCC)信号的波形的示例的图；
图4A是示出根据示例实施例的UFS系统的示例的图；
图4B是示出根据示例实施例的UFS系统的实施示例的图；
图5是根据示例实施例的发送均衡器和接收均衡器的电路图；
图6是根据示例实施例的操作UFS系统的方法的流程图；
图7是示出根据示例实施例的UFS系统的另一示例的图；
图8A是示出根据示例实施例的根据接收信道质量来设置接收均衡器的示例的表；
图8B是示出根据示例实施例的根据发送信道质量来设置发送均衡器的示例的表；
图8C是示出根据示例实施例的发送/接收信道质量的各种示例的图；
图9A是示出根据示例实施例的UFS系统的另一示例的图；
图9B是示出根据示例实施例的UFS系统的实施示例的图；以及
图10是示出根据示例实施例的包括互连模块的柔性印刷电路板(FPCB)的图。
具体实施方式
图1是示出应用了根据示例实施例的存储设备的系统的图。
参考图1，图1的系统1000可以是移动系统，诸如移动电话、智能电话、平板个人计算机(PC)、可穿戴设备、医疗保健设备或物联网(IoT)设备。然而，图1的系统1000不一定限于移动系统，并且可以包括个人计算机、膝上型计算机、服务器、媒体播放器或诸如导航设备的汽车设备。
参考图1，系统1000可以包括主3处理器1100、存储器1200a和1200b以及存储设备1300a和1300b，并且可以另外包括图像捕获设备1410、用户输入设备1420、传感器1430、通信设备1440、显示器1450、扬声器1460、电源设备1470和连接接口1480中的至少一个。
主处理器1100可以控制系统1000的总体操作，更具体地，控制构成系统1000的其他组件的操作。主处理器1100可以用通用处理器、专用处理器或应用处理器来实施。
主处理器1100可以包括一个或多个CPU核心1110，并且还可以包括用于控制存储器1200a和1200b和/或存储设备1300a和1300b的控制器1120。根据示例实施例，主处理器1100还可以包括加速器1130，加速器1130是用于诸如人工智能(AI)数据操作之类的高速数据操作的专用电路。加速器1130可以包括图形处理单元(GPU)、神经处理单元(NPU)和/或数据处理单元(DPU)，并且还可以被实施为物理上独立于主处理器1100的其他组件的单独的芯片。
存储器1200a和1200b可以用作系统1000的主存储器设备，并且可以包括易失性存储器，诸如静态随机存取存储器(SRAM)和/或动态RAM(DRAM)。然而，示例实施例不限于此，并且存储器1200a和1200b还可以包括非易失性存储器，诸如闪存、相变RAM(PRAM)和/或电阻RAM(RRAM)。存储器1200a和1200b可以在与主处理器1100相同的封装中实施。
存储设备1300a和1300b可以用作存储数据的非易失性存储设备，而不管是否向其供电，并且与存储器1200a和1200b相比，可以具有相对较大的存储容量。存储设备1300a和1300b可以包括存储控制器1310a和1310b以及在存储控制器1310a和1310b的控制下存储数据的非易失性存储器(NVM)1320a和1320b。NVM 1320a和1320b可以包括NAND闪存，但是也可以包括其他类型的非易失性存储器，诸如PRAM和/或RRAM。
存储设备1300a和1300b可以被包括在系统1000中，同时与主处理器1100在物理上分离，或者可以在与主处理器1100相同的封装中实施。此外，存储设备1300a和1300b可以以诸如存储卡的形式来实施，并且因此，存储设备1300a和1300b可以通过诸如稍后将描述的连接接口1480之类的接口而可拆卸地耦合到系统1000的其他组件。存储设备1300a和1300b可以是应用了诸如通用闪存(UFS)之类的标准协议的设备。
图像捕获设备1410可以捕获静止图像或运动画面，并且可以包括相机、摄像机和/或网络摄像头。用户输入设备1420可以从系统1000的用户接收各种类型的数据输入，并且可以包括触摸板、小键盘、键盘、鼠标和/或麦克风。
传感器1430可以感测可从系统1000外部获得的各种类型的物理量，并将感测到的物理量变换成电信号。传感器1430可以包括温度传感器、压力传感器、照度传感器、位置传感器、加速度传感器、生物传感器和/或陀螺仪。
通信设备1440可以根据各种通信协议向系统1000外部的其他设备发送信号和从系统1000外部的其他设备接收信号。通信设备1440可以包括天线、收发器和/或调制解调器。
显示器1450和扬声器1460可以用作向系统1000的用户分别输出视觉信息和听觉信息的输出设备。
电源设备1470可以适当地转换从嵌入到系统1000的电池提供的电力和/或从外部电源提供的电力，并将转换后的电力提供给系统1000的组件。
连接接口1480可以提供系统1000与外部设备之间的连接，该外部设备连接到系统1000并且能够与系统1000交换数据。连接接口1480可以根据各种接口协议来实施，诸如高级技术附接(ATA)接口、串行ATA(SAIA)接口、外部SATA(e-SATA)接口、小型计算机小型接口(SCSI)、串行附接SCSI(SAS)、外围组件互连(PCI)接口、高速PCI(PCIe)接口、高速NVM(NVMe)接口、IEEE 1394接口、通用串行总线(USB)接口、安全数字(SD)卡接口、多媒体卡(MMC)接口、嵌入式多媒体卡(eMMC)接口、通用闪存(UFS)接口、嵌入式通用闪存(eUFS)接口、紧凑型闪存(CF)卡接口等等。
图2是用于描述根据示例实施例的UFS系统的图。
UFS系统是符合由联合电子设备工程委员会(JEDEC)宣布的UFS标准的系统，并且可以包括UFS主机100、UFS设备200和UFS接口400。上面给出的对图1的系统的描述也可以在不与下面图2的描述冲突的范围内应用于图2的UFS系统10。
参考图2，UFS主机100和UFS设备200可以通过UFS接口400互连。当图1的主处理器1100是应用处理器时，UFS主机100可以被实施为相应的应用处理器的一部分。
UFS主机100可以包括应用150、UFS驱动器130、UFS主机控制器120、存储器140和UFS互连(UFS interconnect，UIC)层110。在这种情况下，UFS主机控制器120可以对应于图1的主处理器1100的控制器1120，而存储器140可以对应于图1的主处理器1100的存储器1200a和1200b以及存储设备1300a和1300b。
UFS设备200可以包括UFS设备控制器220、存储装置240、存储接口230、存储器250、UIC层210和调节器260。存储装置240可以包括多个非易失性存储器单元350-0至350-N(N是正整数)。
应用150可以指与UFS设备200通信以使用UFS设备200的功能的程序。应用150可以向UFS驱动器130发送输入/输出请求(input/output request，IOR)，以向/从UFS设备200输入/输出。IOR可以指但不限于读取数据的请求、写入数据的请求和/或丢弃数据的请求。
UFS驱动器130可以通过UFS主机控制器接口(host controller interface，HCI)来管理UFS主机控制器120。UFS驱动器130可以根据UFS标准将由应用150生成的IOR转换成UFS命令，并将UFS命令发送到UFS主机控制器120。一个IOR可以被变换成多个UFS命令。例如，UFS命令可以是根据SCSI标准的命令或根据UFS标准的命令。
UFS主机控制器120可以通过UFS主机100的UIC层110和UFS接口400将来自UFS驱动器130的转换的UFS命令发送到UFS设备200的UIC层210。在该过程期间，UFS主机控制器120的UFS主机寄存器122可以充当命令队列(command queue，CQ)。
UFS主机100的UIC层110可以包括移动工业处理器接口(MIPI)UniPro 114和MIPIM-PHY 112，并且UFS设备200的UIC层210也可以包括MIPI M-PHY 212和MIPI UniPro 214。
UFS接口400可以包括用于传输参考时钟信号REF_CLK的线路、用于传输UFS设备200的硬件复位信号RESET_n的线路、用于传输差分输入信号对DIN_t和DIN_c的一对线路、以及用于传输差分输出信号对DOUT_t和DOUT_c的一对线路。
从UFS主机100提供给UFS设备200的参考时钟信号REF_CLK的频率值可以是例如19.2MHz、26MHz、38.4MHz或52MHz。然而，示例实施例不限于此，并且参考时钟信号REF_CLK可以具有另一频率值。
例如，当在UFS主机100与UFS设备200之间执行数据发送/接收的同时，UFS主机100可以在操作期间改变参考时钟信号REF_CLK的频率值。UFS设备200可以通过使用锁相环(PLL)等，从UFS主机100提供的参考时钟信号REF_CLK中生成各种频率的时钟信号。
UFS接口400可以支持多个通道，并且每个通道可以被实施为差分对。例如，UFS接口400可以包括至少一个接收通道和至少一个发送通道。用于传输差分输入信号对DIN_t和DIN_c的一对线路可以对应于接收通道，用于传输差分输出信号对DOUT_t和DOUT_c的一对线路可以对应于发送通道。
至少一个接收通道和至少一个发送通道可以通过串行通信来传输数据，并且基于至少一个接收通道和至少一个发送通道彼此分离的结构，可以在UFS主机100与UFS设备200之间执行全双工通信。
当来自UFS主机100的命令通过UIC层210输入到UFS设备200时，UFS设备控制器220可以根据输入命令执行操作，并且当操作完成时，向UFS主机100发送完成响应。
例如，当输入命令是写命令时，UFS设备控制器220可以将从UFS主机100提供的写入数据临时存储在存储器250中。此外，UFS设备控制器220可以通过存储接口230将临时存储在存储器250中的写入数据存储在NVM块的选定位置处。
UFS设备控制器220可以通过逻辑单元(logical unit，LU)来管理存储装置240，LU是用于存储逻辑数据的单元。LU的数量可以为8，但不限于此。
UFS设备控制器220可以包括闪存转换层(flash translation layer，FTL)，并且使用FTL从UFS主机100发送的逻辑数据地址(例如，逻辑块地址(logical block address，LBA))可以被变换成数据地址(例如，物理块地址(physical block address，PBA))。在UFS系统10中，用于存储用户数据的逻辑块的最小大小可以被设置为4k个字节。
UFS主机100可以将要发送到UFS设备200的命令按次序存储在UFS主机寄存器122中，UFS主机寄存器122可以充当CQ，并且按上述次序将命令发送到UFS设备200。此时，即使当UFS设备200仍在处理先前发送的命令时(即，即使在接收到先前发送的命令被UFS设备200处理的通知之前)，UFS主机100也可以向UFS设备200发送在CQ等待的下一命令，并且因此，即使在处理先前发送的命令的同时，UFS设备200也可以从UFS主机100接收下一命令。例如，可以存储在这种CQ中的命令的队列深度可以为32。此外，CQ可以被实施为循环队列，循环队列通过头指针和尾指针来指示存储在队列中的命令序列的开头和结尾。
多个存储器单元350-0至350-N可以各自包括存储器单元阵列和用于控制存储器单元阵列的操作的控制电路。存储器单元阵列可以包括二维存储器单元阵列或三维存储器单元阵列。存储器单元阵列包括多个存储器单元，并且每个存储器单元可以是存储1位数据的单级单元(single level cell，SLC)。然而，示例实施例不限于此，并且每个存储器单元可以是存储两位或更多位的数据的单元，例如，多级单元(multilevel cell，MLC)、三级单元(triple level cell，LC)、四级单元(quadruple level cell，QLC)。三维存储器单元阵列可以包括垂直取向的垂直NANO串，使得至少一个存储器单元位于另一存储器单元的顶部。
诸如VCC、VCCQ和VCCQ2之类的电源电压可以输入到UFS设备200。VCC是用于UFS设备200的主电源电压，并且可以具有例如从大约2.4V到大约3.6V的值。VCCQ是用于主要为UFS设备控制器220供应低范围电压的电源电压，并且可以具有例如从大约1.14V到大约1.26V的值。VCCQ2是用于供应低于VCC但高于VCCQ的范围内的电压的电源电压，主要用于诸如MIPI M-PHY之类的输入/输出接口，并且可以具有例如从大约1.7V到大约1.95V的值。可以经由调节器260为UFS设备200的组件供应电源电压。
根据各种示例实施例，UFS接口400还可以包括互连模块300。互连模块300可以净化和放大发送信号，并将其结果发送到接收端。互连模块300可以通过接收均衡器来净化发送信号，从而在眼图中消除噪声并增强发送信号的眼特性。互连模块300可以通过发送均衡器来改善要针对发送信道进行优化的净化发送信号的频率特性，并将净化发送信号发送到接收端。因此，互连模块300可以允许UFS主机100与UFS设备200之间的物理距离增加。例如，发送UFS可以经由多个互连模块而连接到接收UFS。多个互连模块中的每一个可以串行地连接。在一个示例实施例中，发送UFS可以经由第一互连模块和第二互连模块而连接到接收UFS。在M-PHY标准中规定的大约10cm的短互连距离需要在发送UFS与第一互连模块之间、在第一互连模块和与其相邻的第二互连模块之间以及在第二互连模块与接收UFS之间得到满足。因此，当连接UFS主机100和UFS设备200超过M-PHY标准中规定的长度时，可以通过在其间提供至少一个互连模块来形成UFS信道。下面将描述互连模块300的详细描述。
图3A是根据示例实施例的互连模块的框图。
参考图3A，互连模块300可以包括线路控制命令(LCC)检测电路310、均衡器控制电路320、接收均衡器330和发送均衡器340。
LCC检测电路310可以检测LCC信号。LCC信号可以指用于控制UFS主机100与UFS设备200之间的UFS传输线路的信号。例如，LCC信号可以包括10位，其中从d0到d4的5位可以对应于数据位，并且从d5到d9的5位可以是用于循环冗余校验(CRC)的奇偶校验位。
根据各种示例实施例，LCC检测电路310可以基于脉冲宽度和幅度中的任何一个或任何组合来检测LCC信号。根据各种示例实施例，LCC信号可以具有与LCC信号之前的信号(例如，LINE_INIT、PACP_PWR_req等)不同的幅度或脉冲宽度。
参考图3B，LCC信号可以具有与之前的模拟信号不同的幅度。例如，当之前的模拟信号是LINE_INIT信号时，可以看出LINE_INIT信号的幅度对应于400mV，而LCC信号的幅度对应于1V。换句话说，LCC检测电路310可以监控来自接收信道(图3A的信道l)的接收信号Rxsig，并且当检测到具有预定义的幅度值(例如，1V)的信号时，可以确定接收到了LCC信号。
参考图3B，LCC信号可以具有与之前的模拟信号不同的脉冲宽度。例如，可以看出之前的模拟信号具有以[ps]为单位的脉冲宽度，而与LCC信号相对应的脉冲宽度为大约0.001ms。因此，LCC检测电路310可以响应于检测到具有预定义的脉冲宽度的信号来确定接收到了LCC信号。
根据各种示例实施例，LCC检测电路310可以将脉冲宽度设置为第一优先级，将幅度设置为第二优先级，并且可以基于第一优先级和第二优先级来确定LCC信号的检测。例如，接收到的模拟信号的幅度的衰减根据接收模拟信号的UFS信道的长度而变化，但是脉冲宽度可以保持恒定。因此，LCC检测电路310可以将脉冲宽度确定为第一优先级，并且当检测到具有预定义值的脉冲宽度的信号时，可以立即确定检测到LCC信号，或者基于第二优先级，通过进一步确定接收到的模拟信号的幅度是否超过特定幅值来确定检测。
在上述示例实施例中，已经描述了LCC检测电路310基于接收到的模拟信号的幅度和/或脉冲宽度来确定LCC信号的检测，但是示例实施例不限于此。根据各种示例实施例，LCC检测电路310可以基于与前一信号或后一信号不同的至少一个模拟信号特性来确定LCC信号的检测。
均衡器控制电路320可以生成用于控制接收均衡器330和发送均衡器340的控制信号。均衡器控制电路320可以从LCC检测电路310接收LCC检测信息，并且基于该信息，可以识别在改变的功率模式下的数据传输速率。均衡器控制电路320可以基于下表1来识别接收到的LCC信号的数据传输速率。
【表1】
Figure BDA0003338069860000101
根据示例实施例，均衡器控制电路320可以基于LCC信号的位d0到d4来识别功率模式。例如，当位d0到d4为11011时，功率模式可以对应于HS-G4A。均衡器控制电路320可以基于识别的功率模式和下表2来确定数据传输速率。
【表2】
Figure BDA0003338069860000102
Figure BDA0003338069860000111
均衡器控制电路320可以基于所识别的操作速率来生成控制信号，并且可以将所生成的控制信号发送到接收均衡器330和发送均衡器340。控制信号可以包括要改变的设置信息，使得接收均衡器330和发送均衡器340支持所识别的操作速率。控制信号可以包括关于滤波器抽头的延迟值的信息。例如，当功率模式为HS-G1A时，由控制信号指示的延迟值可以对应于用于处理以1248Mbps的数据速率发送的符号的适当延迟值。
接收均衡器330可以改善接收信号Rx SIG的质量。根据各种示例实施例，接收均衡器330可以包括连续时间线性均衡器(continuous time linear equalizer，CTLE)332和判决反馈均衡器(decision feedback equalizer，DFE)334。CTLE 332可以通过对经由包括高通滤波器和单增益路径在内的高频提升增益路径而传递的两个信号进行求和来放大高频分量并降低低频分量的失真。DFE 334可以是非线性均衡器，并且可以通过使用先前确定的值来消除符号间干扰(inter symbol interference，ISI)。
发送均衡器340可以包括前馈均衡器(feed forward equalizer，FFE)342。FFE342可以对信号应用适当的权重，并且对信号求和，以生成若干延迟的信号。在示例实施例中，FFE 342可以基于多抽头滤波器和多抽头系数通过前导(pre-cursor)和后导(post-cursor)来执行均衡。发送均衡器340可以通过发送信道(图3A的信道2)向接收UFS发送净化信号Tx SIG。
图4A是示出根据示例实施例的UFS系统的示例的图。
参考图4A，UFS主机100可以通过四个UFS通道连接到UFS设备200。根据示例实施例，4个UFS通道中的两个UFS通道可以对应于下游UFS通道，并且另外两个UFS通道可以对应于上游UFS通道。
根据各种示例实施例，UFS通道可以各自包括互连模块。例如，下游UFS通道可以包括下游互连模块300-1，并且上游UFS通道可以包括上游互连模块300-2。
根据示例实施例，接收信道(信道1)和发送信道(信道2)中的每一个都可以基于互连模块300来引用。例如，在下游互连模块300-1的情况下，可以从UFS主机100接收信号并将其发送到UFS设备200。相应地，接收信道(信道l)可以指UFS主机100与下游互连模块300-1之间的部分，并且发送信道(信道2)可以指下游互连模块300-1与UFS设备200之间的部分。参考图4B，UFS主机100可以被实施为应用处理器，并且UFS设备200可以被实施为UFS存储设备。图4A的下游互连模块300-1和上游互连模块300-2可以被包括在图4B的互连模块300中。参考M-PHY的标准规范，可以看出，UFS主机100与互连模块300之间或者UFS设备200与互连模块300之间的距离是针对小于10cm的短互连来进行优化的。以前，需要使用光学介质转换器(OMC)来实施10cm或更长的连接，如图4B所示。然而，通过将互连模块300布置在UFS主机100和UFS设备200的UFS通道的中间以对信号进行重复，可以实施10cm或更长的UFS连接。
图5是根据示例实施例的发送均衡器和接收均衡器的电路图。
参考图5，CTLE 332可以被实施为高通滤波器(HPF)。DFE 334可以基于至少一个抽头滤波器和至少一个抽头系数来实施。
FFE 342可以执行预加重(pre-emphasis)。预加重可以指预先对信号进行有意的校正，以便为在传输信号的过程期间出现的失真做准备。根据示例实施例，FFE 342可以进行去加重(de-emphasis)并发送传输信号。FFE 342可以被实施为用于去加重的有限脉冲响应(FIR)滤波器。FFE 342可以进行去加重并发送信号，以改善在接收端处的信号的眼图的高度和余量。
图6是根据示例实施例的操作UFS系统的方法的流程图。
参考图6，在操作S110中，UFS本地机可以将LCC信号与功率模式改变信号一起输出到UFS远程机。在下文中，UFS系统1000的首先发送信号的一侧将被称为UFS本地机(UFSlocal)，而接收传输信号的一侧将被称为UFS远程机(UFS remote)。在操作S110中，UFS本地机可以向UFS远程机发送功率模式改变信号和LCC信号。例如，与UFS主机100相对应的UFS本地机可以决定改变功率模式。UFS本地机可以向UFS远程机发送PACP_PWR_req信号，以通知功率模式的改变。UFS本地机可以将LCC信号与PACP_PWR_req信号一起发送。LCC信号可以包括指示要改变到的功率模式的位。例如，当要改变到的功率模式是HS-G3A时，LCC信号的位d0到d4可以具有值“01111"。
在操作S120中，互连模块300可以基于LCC信号来识别操作速率。互连模块300的LCC检测电路310可以监控接收信号以识别LCC信号的接收。当检测到LCC信号时，均衡器控制电路320可以通过解码LCC信号来确定要改变到的功率模式。例如，在操作S110中，LCC信号可以包括信息位”01111"。均衡器控制电路320可以解码LCC信号并识别映射到解码位的功率模式。例如，基于信息位“01111"，可以识别功率模式HS_G3A。因此，UFS本地机将把功率模式改变为HS_G3A。
在操作S130中，互连模块300可以基于操作速率来改变发送均衡器340和接收均衡器330的收发均衡设置。这里，互连模块300可以对应于图4A所示的下游互连模块300-1之一。
根据示例实施例，当当前操作的功率模式为HS-G1A并且要改变的功率模式是HS-G3A时，互连模块300可以向接收均衡器330和发送均衡器340发送用于支持要增加的数据传输速率的设置信息。设置信息可以包括用于延迟DFE 334的滤波器抽头中的信号的时间值。当功率模式从HS-G1A改变为HS-G3A时，数据传输速率增加，并且因此可以通过减少滤波器抽头的延迟来改变DFE 334的设置以支持HS-G3A的数据传输速率。
在操作S140中，UFS远程机可以将LCC信号与模式改变完成信号一起输出到UFS本地机。以前，UFS远程机响应于功率模式改变信号而仅输出模式改变完成信号。然而，根据各种示例实施例的UFS远程机可以再次输出先前接收的LCC信号。根据示例实施例，模式改变完成信号可以对应于PACP_PWR_cnf信号。这是因为在操作S130中发送均衡器340和接收均衡器330的设置被改变的模块仅包括下游互连模块300-1。UFS远程机可以通过将LCC信号与模式改变完成信号一起输出来通知上游互连模块300-2功率模式被改变。
在操作S150中，上游互连模块300-2可以基于LCC信号来识别操作速率，并且在操作S160中，基于所识别的操作速率改变发送均衡器340和接收均衡器330的设置。操作S150和S160的描述与操作S120和S130的描述相同，并且将被省略。
在上述示例实施例中，除了功率模式改变信号和模式改变完成信号之外，UFS本地机和UFS远程机还可以通过发送LCC信号来发送关于要改变到的功率模式的信息，而不使用新的控制信号格式或新的保留位，并且互连模块300可以响应于要改变到的功率模式来改变均衡器设置。
图7是示出根据示例实施例的UFS系统的另一示例的图。
参考图7，UFS系统1000可以包括至少一个双向UFS通道。
根据各种示例实施例，UFS主机100或UFS设备200可以确定至少一个双向UFS通道700的传输方向。例如，当下游数据的大小较大时，UFS主机100或UFS设备200可以将至少一个UFS通道700的传输方向设置为下游方向(例如，从UFS主机100朝向UFS设备200的方向)。例如，当上游数据的大小较大时，UFS主机100或UFS设备200可以将至少一个UFS通道700的传输方向设置为上游方向(例如，从UFS设备200朝向UFS主机100的方向)。例如，当存在多于一个双向UFS通道700时，一个或多个双向UFS通道700的传输方向可以被设置为下游方向，而一个或多个其他双向UFS通道700的传输方向可以为上游方向。
为了实施至少一个双向UFS通道，UFS主机100和UFS设备200可以各自包括通道合并电路和通道分配电路。
根据各种示例实施例，包括在至少一个双向UFS通道中的每个UFS通道可以包括下游互连模块300-1和上游互连模块300-2两者。UFS主机100和UFS设备200可以激活下游互连模块300_l或上游互连模块300_2，以匹配至少一个双向UFS通道700的传输方向。
图8A是示出根据示例实施例的根据接收信道质量来设置接收均衡器的各种示例的表。
参考图8A，取决于信号失真的程度，接收UFS信道质量可能已被分类为类别l至5。例如，当通过接收UFS信道而接收的信号高度失真时，信道质量可以对应于“1”。当通过接收UFS信道而接收的信号的失真程度良好时，信道质量可以对应于“5”。这里，接收UFS信道质量可以通过由PCB上提供的IP块所执行的测试过程来进行测量。
根据各种示例实施例，CTLE 332可以包括至少一个级(stage)，并且级的数量可以对应于信道质量。例如，可以预先测量信道质量。例如，当接收UFS信道的质量良好(信道质量为5或4)时，CTLE 332可以由单个级来实施。因为信号失真的程度不严重，所以CTLE 332可以由低功率来驱动，并且通过由单个级来实施而采用简单的结构。在另一示例中，当接收UFS信道的质量差时(例如，信道质量为3或2)，CTLE 332可以由两个级来实施。CTLE 332可以通过级联两个级来实施，从而放大失真信号的高频分量，并进一步降低失真信号的低频分量的失真。在另一示例中，当接收UFS信道的质量非常差时(例如，信道质量为1)，CTLE332可以由三个级来实施。
根据各种示例实施例，DFE 334可以包括至少一个滤波器，并且滤波器的数量可以对应于信道质量。例如，当接收UFS信道的质量良好(信道质量为5或4)时，DFE 334可以由单个滤波器抽头来实施。然而，随着接收UFS信道的质量下降，被驱动的滤波器抽头的数量可能增加，以校正失真的接收信号。例如，当接收UFS信道的质量差时(例如，信道质量为2)，可以驱动一个滤波器抽头。例如，当接收UFS信道的质量非常差时(例如，信道质量为l)，可以驱动两个或三个滤波器抽头。
图8B是示出根据示例实施例的根据发送信道质量来设置发送均衡器的各种示例的表。
参考图8B，取决于信号失真的程度，发送UFS信道质量可以被分类为类别1至5。例如，当通过发送UFS信道而发送的信号高度失真时，信道质量可以对应于“1”。当通过发送UFS信道而发送的信号的失真程度良好时，信道质量可以对应于“5”。这里，发送UFS信道质量可以通过由PCB上提供的IP所执行的测试过程来进行测量。
根据各种示例实施例，FFE 342可以根据信道质量而不同地设置预加重的强度。随着信道质量下降，可以控制FFE 342同时执行预拍摄(pre-shoot)(即，前导)以及去加重(例如，后导)。
例如，当发送UFS信道的质量良好时(例如，信道质量为5)，FFE 342可以将后导的大小设置为-1.5dB。换句话说，FFE 342可以仅执行去加重。通过经由后导减小除波形开始之外的波形剩余部分的大小而对发送信号进行预加重，可以抑制ISI。在与发送UFS信道质量下降到4的质量相对应的部分的情况下，FFE 342可以将后导的大小增加到-3dB。换句话说，随着发送UFS信道的质量下降，FFE 342可以进一步减少波形的剩余部分。
在另一示例中，当发送UFS信道的质量差(例如，信道质量为3)时，FFE 342可以执行去加重和预拍摄两者。例如，FFE 342可以将3抽头FIR滤波器抽头当中的前导的大小设置为-1.5dB，将后导的大小设置为-1.5dB。因此，通过减小除波形开始和结束之外的波形剩余部分的大小而对发送信号进行预加重，可以抑制ISI。根据各种示例实施例，当信道质量进一步下降时，可以通过根据下降的程度增加前导和后导的大小来执行预加重。
图8C是示出根据示例实施例的发送/接收信道质量的各种示例的图。图8C示出了在完成PCB上的多个IP块的布置之后的PCB的一些区域。
参考图8C，UFS本地机和UFS远程机可以通过UFS信道彼此连接。根据示例实施例，UFS本地机和UFS远程机可以通过第一互连模块和第二互连模块彼此连接。
根据各种示例实施例，UFS本地机与UFS远程机之间的连接可以被划分成三个信道。例如，信道A可以指UFS本地机与第一互连模块之间的连接，信道B可以指第一互连模块与第二互连模块之间的连接，并且信道C可以指第二互连模块与UFS远程机之间的连接。
根据示例实施例，UFS本地机与第一互连模块之间的信道A的连接可以沿着稍长的距离(例如，10cm)以直线形成。在这方面，信道A的质量可以对应于3，因为可以假设当UFS本地机与第一互连模块之间的直线连接稍长(例如，10cm)时，信道A的信道质量为3。
第一互连模块与第二互连模块之间的连接可以被布线成(routed)防止与相邻布线的串扰，以避免其他IP块，或者用于优化与多个形状因子相对应的电子设备的外壳。在这方面，信道B的质量可以对应于1。当诸如信道B之类的连接而不是诸如信道A之类的直线连接被布线时，寄生电容可能出现在构成信道B的通道之间，或者寄生电容可能由于与相邻电线的串扰而出现。寄生电容可能会使信道质量下降，并且因此信道B的信道质量可能对应于l。另一方面，第二互连模块与UFS远程机之间的连接可以是沿着直线而形成的短连接。因此，信道C的质量可以对应于5。与信道B不同，因为信道C在第二互连模块与UFS远程机之间具有直线连接，并且比信道A的信道长度更短，所以发送信号的失真程度可能是良好的。
在下文中，为了便于解释，将在信号从UFS本地机传输到UFS远程机的下游方向的假设下给出描述。参考图8A至图8C，因为信道B的信道质量为l，所以第一互连模块当中的发送均衡器可以调整FFE 342的前导的大小和后导的大小，以执行去加重和预拍摄。第二互连模块当中的接收均衡器可以被配置为通过驱动CTLE的多个级并增加在DFE中驱动的抽头的数量来净化失真信号。
图9A和图9B是示出根据示例实施例的互连模块的实施示例的图。
参考图9A，多个互连模块300-1和300-2可以安装在或嵌入在另一IP块500中。根据各种示例实施例，IP块500可以至少包括功率管理集成电路(PMIC)或基带块。
还参考图1，互连模块300-1和300-2可以以各种块的方式封装在一起，包括电源设备1470、通信设备1440和连接接口1480。当互连模块300-l和300-2被布线为也包括互连模块的另一IP块时，UFS本地机与UFS远程机之间的布线连接可以经由包括互连模块的多个IP块来提供，并且总体布线连接可以比直接连接更长。此外，可以减少PCB覆盖面积，并且可以增加剩余IP块的布置自由度。
图10是示出根据示例实施例的包括互连模块的柔性印刷电路板电路(FPCB)的图。
参考图10，互连模块300可以被包括在FPCB 2000中。
根据各种示例实施例，FPCB 2000可以以电缆的形式来实施。图2所示的UFS主机100可以耦合到FPCB 2000的一端，并且图2所示的UFS设备200可以耦合到FPCB 2000的另一端。FPCB 2000可以通过将UFS主机100和UFS设备200电互连来形成发送/接收信道。
虽然示出了FPCB 2000包括一个互连模块300，但是示例实施例不限于此。在一些示例实施例中，可以根据FPCB 2000的长度来布置至少两个互连模块。例如，当以电缆的形式实施的FPCB 2000的长度为30cm时，可以布置至少两个互连模块，并且可以克服UFS主机100与UFS设备之间的物理距离的限制，同时保持信号的完整性。
虽然已经特别示出和描述了示例实施例，但是应当理解，在不脱离所附权利要求的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.一种互连模块设备，包括：
线路控制命令LCC检测电路，其被配置为识别LCC信号；
均衡器控制电路，其被配置为基于所述LCC信号来生成控制信号；
接收均衡器，其被配置为基于所述控制信号对从第一通用闪存UFS设备接收的第一信号执行接收均衡，以生成第二信号；以及
发送均衡器，其被配置为基于所述控制信号对所述第二信号执行发送均衡以生成第三信号，并将所述第三信号发送到第二UFS设备。
2.根据权利要求1所述的互连模块设备，其中，所述LCC信号与来自所述第一UFS设备的第一信号一起被依次地接收，
其中，所述LCC信号的幅度和所述LCC信号的脉冲宽度中的任何一个或任何组合不同于所述第一信号的幅度和脉冲宽度，并且
其中，所述LCC检测电路被配置为基于所述LCC信号的幅度和所述LCC信号的脉冲宽度中的任何一个或任何组合来识别所述LCC信号。
3.根据权利要求2所述的互连模块设备，其中，所述LCC信号指示所述第一UFS设备与所述第二UFS设备之间的数据发送/接收速率。
4.根据权利要求1所述的互连模块设备，其中，所述接收均衡器包括连续时间线性均衡器CTLE和判决反馈均衡器DFE，
其中，所述CTLE和所述DFE彼此级联，
其中，所述CTLE包括高通滤波器HPF，并且
其中，所述DFE包括具有至少一个抽头的有限脉冲响应FIR滤波器。
5.根据权利要求4所述的互连模块设备，其中，包括在所述DFE中的CTLE数量和抽头数量对应于针对所述第一UFS设备与所述互连模块设备之间的电连接而预先测量的信道质量。
6.根据权利要求1所述的互连模块设备，其中，所述发送均衡器包括具有至少一个抽头的前馈均衡器FFE，以及
其中，所述FFE被配置为基于所述至少一个抽头的系数来执行预加重。
7.根据权利要求6所述的互连模块设备，其中，所述FFE的所述至少一个抽头的系数对应于针对所述互连模块设备与所述第二UFS设备之间的电连接而预先测量的信道质量。
8.根据权利要求1所述的互连模块设备，其中，所述第一UFS设备与所述第二UFS设备之间的物理距离超过10cm。
9.一种通用闪存UFS系统，包括：
UFS主机；
UFS设备；以及
互连模块设备，其被配置为提供将所述UFS主机和所述UFS设备互连的下游UFS通道和上游UFS通道，
其中，所述UFS主机被配置为通过所述下游UFS通道向所述UFS设备发送第一信号和线路控制命令LCC信号，
其中，所述UFS设备被配置为通过所述上游UFS通道向所述UFS主机发送第二信号和所述LCC信号，并且
其中，所述UFS主机与所述UFS设备之间的物理距离等于或大于10cm。
10.根据权利要求9所述的UFS系统，其中，所述UFS主机被配置为将所述LCC信号与所述第一信号一起发送，
其中，所述UFS设备被配置为将所述LCC信号与所述第二信号一起发送，
其中，所述LCC信号指示所述UFS主机与所述UFS设备之间的功率模式改变和数据发送/接收速率，并且
其中，所述第二信号指示所述功率模式改变完成。
11.根据权利要求10所述的UFS系统，其中，所述LCC信号的幅度和所述LCC信号的脉冲宽度中的任何一个或任何组合不同于所述第一信号和所述第二信号的幅度和脉冲宽度。
12.根据权利要求9所述的UFS系统，其中，所述互连模块设备包括在所述下游UFS通道上的第一互连模块设备和在所述上游UFS通道上的第二互连模块设备。
13.根据权利要求12所述的UFS系统，其中，所述第一互连模块设备和所述第二互连模块设备各自包括：
LCC检测电路，其被配置为识别所述LCC信号；
均衡器控制电路，其被配置为基于所述LCC信号来生成控制信号；
接收均衡器，其被配置为基于所述控制信号对接收信号执行均衡；以及
发送均衡器，其被配置为基于所述控制信号对发送信号执行均衡。
14.根据权利要求13所述的UFS系统，其中，所述接收均衡器还包括连续时间线性均衡器CTLE和判决反馈均衡器DFE，
其中，所述CTLE和所述DFE彼此级联，
其中，所述CTLE包括具有高频带通传递函数的滤波器，并且
其中，所述DFE包括具有至少一个抽头的有限脉冲响应FIR滤波器。
15.根据权利要求14所述的UFS系统，其中，所述发送均衡器还包括具有至少一个抽头的前馈均衡器FFE，并且
其中，所述FFE被配置为根据所述至少一个抽头的系数来执行去加重。
16.根据权利要求15所述的UFS系统，其中，所述第一互连模块设备被配置为基于与所述第一信号一起从所述UFS主机接收的所述LCC信号来识别第一功率模式和第一数据速率，并且根据所述第一数据速率来控制所述第一互连模块设备的第一信号延迟值，并且
其中，所述第二互连模块设备被配置为基于与所述第二信号一起从所述UFS设备接收的所述LCC信号来识别第二功率模式和第二数据速率，并且根据所述第二数据速率来控制所述第二互连模块设备的第二信号延迟值。
17.根据权利要求16所述的UFS系统，其中，所述FFE的至少一个抽头系数对应于预先测量的发送信道的第一质量，
其中，所述发送信道包括所述第一互连模块设备与所述UFS设备之间的第一信道或者所述第二互连模块设备与所述UFS主机之间的第二信道，
其中，包括在所述DFE中的CTLE数量和抽头数量对应于预先测量的接收信道的第二质量，并且
其中，所述接收通道包括所述UFS主机与所述第一互连模块设备之间的第三通道或者所述UFS设备与所述第二互连模块设备之间的第四通道。
18.根据权利要求10所述的UFS系统，其中，所述第一信号和所述第二信号分别对应于PACP_PWR_req信号和PACP_PWR_cnf信号。
19.一种操作通用闪存UFS系统的方法，所述UFS系统包括UFS主机、UFS设备、经由第一互连模块设备将所述UFS主机和所述UFS设备互连的第一UFS通道、以及经由第二互连模块设备将所述UFS主机和所述UFS设备互连的第二UFS通道，所述方法包括：
由所述UFS主机向所述第一互连模块设备发送指示功率模式的改变的第一信号和线路控制命令LCC信号；
由所述第一互连模块设备基于所述LCC信号来识别第一数据速率，并且根据所述第一数据速率来控制包括在所述第一互连模块设备中的至少一个第一均衡器的第一信号延迟值；
由所述UFS设备向所述第二互连模块设备发送指示根据所述第一信号和所述LCC信号的功率模式改变完成的第二信号；以及
由所述第二互连模块设备基于所述LCC信号来识别第二数据速率，并且根据所述第二数据速率来控制包括在所述第二互连模块设备中的至少一个第二均衡器的第二信号延迟值，
其中，所述UFS主机与所述UFS设备之间的电连接的长度等于或大于10cm。
20.根据权利要求19所述的方法，其中，所述第一信号对应于指示所述功率模式改变的PACP_PWR_req信号，
其中，所述第二信号对应于指示所述功率模式改变完成的PACP_PWR_cnf信号，并且
其中，所述LCC信号还包括指示所述第一数据速率。
CN202111300234.4A 2020-11-13 2021-11-04 互连模块、包括互连模块的ufs系统以及操作ufs系统的方法 Pending CN114490482A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200152284A KR20220065587A (ko) 2020-11-13 2020-11-13 인터커넥트 모듈과 인터커넥트 모듈을 포함하는 ufs 시스템 및 이의 동작 방법
KR10-2020-0152284 2020-11-13

Publications (1)

Publication Number Publication Date
CN114490482A true CN114490482A (zh) 2022-05-13

Family

ID=81345570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111300234.4A Pending CN114490482A (zh) 2020-11-13 2021-11-04 互连模块、包括互连模块的ufs系统以及操作ufs系统的方法

Country Status (4)

Country Link
US (1) US11671287B2 (zh)
KR (1) KR20220065587A (zh)
CN (1) CN114490482A (zh)
DE (1) DE102021128091A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023229373A1 (ko) 2022-05-27 2023-11-30 주식회사 엘지에너지솔루션 전지 팩 및 이를 포함하는 디바이스

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5024969B2 (ja) 2009-03-31 2012-09-12 沖電線株式会社 反射特性利用による高速・長距離伝送システムおよびイコライザ
US9020418B2 (en) 2012-02-29 2015-04-28 Fairchild Semiconductor Corporation Methods and apparatus related to a repeater
US8902964B2 (en) 2012-09-29 2014-12-02 Intel Corporation Equalization effort-balancing of transmit finite impulse response and receive linear equalizer or receive decision feedback equalizer structures in high-speed serial interconnects
US10050623B2 (en) 2015-07-17 2018-08-14 Intel Corporation High performance repeater
US10510382B2 (en) * 2016-11-11 2019-12-17 Qualcomm Incorporated Hardware automated link control of daisy-chained storage device
US20190068397A1 (en) 2017-03-24 2019-02-28 Intel Corporation Method and system for protocol aware universal serial bus redriver
US10860449B2 (en) 2017-03-31 2020-12-08 Intel Corporation Adjustable retimer buffer
KR101817258B1 (ko) 2017-10-23 2018-01-10 (주)미래테크코리아 채널 이퀄라이저를 이용한 중장거리용 usb 연장 케이블
US11892956B2 (en) * 2019-12-31 2024-02-06 Micron Technology, Inc. Performance of memory system background operations

Also Published As

Publication number Publication date
KR20220065587A (ko) 2022-05-20
US11671287B2 (en) 2023-06-06
US20220158877A1 (en) 2022-05-19
DE102021128091A1 (de) 2022-05-19

Similar Documents

Publication Publication Date Title
US11907140B2 (en) Serial interface for semiconductor package
US10108574B2 (en) Electronic device, communication control circuit, and communication control method
US10229081B2 (en) System level crosstalk mitigation
US9954576B2 (en) System and method for PAM-4 transmitter bit equalization for improved channel performance
US9923740B2 (en) System aware transmitter adaptation for high speed serial interfaces
CN114726387A (zh) 接收多电平信号的接收器、包括接收器的存储器件和使用接收器接收数据的方法
US20120290757A1 (en) Electronic apparatus and universal serial bus 3.0 module
CN114490482A (zh) 互连模块、包括互连模块的ufs系统以及操作ufs系统的方法
US8234399B2 (en) Method and apparatus for automatic phy calibration based on negotiated link speed
US20220147254A1 (en) Ufs device, method of operating the ufs device, and system including the ufs device
US8180945B2 (en) USB add-on module
WO2008143937A2 (en) Asymmetric transmit/receive data rate circuit interface
US10630424B2 (en) Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
US10848263B2 (en) Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
US10061720B2 (en) Storage system and signal transfer method
US11126585B1 (en) Data storage device with improved interface transmitter training
US10630425B2 (en) Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
US9294317B1 (en) Equalizer-compensated AC-coupled termination
CN113129950B (zh) 信号接收电路、存储器存储装置及信号接收方法
CN101996676B (zh) 半导体存储器装置、控制器和半导体存储器系统
CN109213623B (zh) 降低快闪储存介面中传收数据错误方法及装置
US20070121496A1 (en) System and method for amplitude optimization in high-speed serial transmissions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination