CN111444125B - 一种扩展总线系统 - Google Patents

一种扩展总线系统 Download PDF

Info

Publication number
CN111444125B
CN111444125B CN202010410355.3A CN202010410355A CN111444125B CN 111444125 B CN111444125 B CN 111444125B CN 202010410355 A CN202010410355 A CN 202010410355A CN 111444125 B CN111444125 B CN 111444125B
Authority
CN
China
Prior art keywords
differential signal
module
bus
signal line
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010410355.3A
Other languages
English (en)
Other versions
CN111444125A (zh
Inventor
庞博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiaohua Semiconductor Co ltd
Original Assignee
Xiaohua Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiaohua Semiconductor Co ltd filed Critical Xiaohua Semiconductor Co ltd
Priority to CN202010410355.3A priority Critical patent/CN111444125B/zh
Publication of CN111444125A publication Critical patent/CN111444125A/zh
Application granted granted Critical
Publication of CN111444125B publication Critical patent/CN111444125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明提供了一种用于可编程逻辑控制器的扩展总线系统，包括用于可编程逻辑控制器的主中央控制器模块的总线以及用于一个或多个扩展模块的总线，所述扩展模块通过扩展总线系统串行级联。所述扩展总线系统包括扩展总线信号和低电压差分信号，以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射。

Description

一种扩展总线系统
技术领域
本发明涉及自动化控制领域，尤其涉及一种扩展总线系统。
背景技术
在自动化控制领域，由于控制对象的数量和功能多样性的需求，通常需要在中央处理器模块的基础上，支持多级扩展模块。现有的可编程逻辑控制器(Programmable LogicController(PLC))扩展总线或背板总线系统一般可分为两类。一种是对于中大型PLC等，可采用高性能主控芯片(例如，中央处理器(Central Processing Unit(CPU))等)加专用集成电路(Application Specific Integrated Circuit(ASIC))协议芯片和/或现场可编程门阵列(Field Programmable Gate Array(FPGA))的方式，进行主CPU模块和扩展模块之间的连接和通信。专用芯片通常价格昂贵，而且通信协议封装在芯片内部，对于未来产品的升级会有限制和风险。由于成本的原因，一般也很难应用于小型PLC系统。
另外一种是对于小型PLC等，通常直接采用微控制芯片(Microcontroller Unit(MCU))的低速总线外设作为主CPU模块和扩展模块之间的通信方式，例如RS485、控制器局域网络(Controller Area Network(CAN))等。这类总线系统速度比较慢，一般在1百万比特每秒(million bits per second(Mbps))以内。因此，扩展模块的连接数量、功能、性能等都会因此受到限制。而MCU的一些较高速总线接口，如串行外设接口(Serial PeripheralInterface(SPI))等，虽然可用于比较高速的数据传输，但信号通常用于印刷线路板上的短距离传送，不适用于长距离、电磁环境差的PLC等工控设备的CPU和扩展模块之间的总线连接。
发明内容
本发明的一个目的在于提供一种扩展总线系统及其装置、系统和方法。
依据本发明的一个方面，提供了一种扩展总线系统，包括用于一主控装置的第一总线；和/或分别用于一个或多个扩展装置的一个或多个第二总线；和/或用于所述扩展装置中的一个或多个之间和/或与主控装置通信的差分信号线。
依据本发明以上方面的扩展总线系统，所述差分信号线包括低电压差分信号线；和/或所述第一和第二总线包括时钟信号线、主发从收信号线、主收从发信号线、设备控制信号线、总线控制信号线、串行外设接口信号线、和/或多主通信总线控制信号线中的一个或多个。
依据本发明以上方面的扩展总线系统，所述主控装置和所述一个或多个扩展装置挂接在所述差分信号线上。
依据本发明的另一个方面，提供了一种装置，包括一控制模块；和/或一差分信号收发模块，用于把来自所述控制模块的总线信号转换成差分信号，以经由一差分信号线发送到连接在所述差分信号线上的其他装置，和/或用于把经由所述差分信号线接收到的差分信号转换成总线信号发送到所述控制模块。
依据本发明以上方面的装置，所述差分信号收发模块包括低电压差分信号收发模块；和/或所述差分信号收发模块包括用于接收所述差分信号和/或所述总线信号的接收模块，和/或用于把所述差分信号转换成总线信号和/或把总线信号转换成差分信号的转换模块，和/或用于发送所述差分信号和/或所述总线信号的发送模块。
依据本发明以上方面的装置，所述差分信号收发模块用于在所述装置作为主装置发送数据时，把来自控制模块的总线控制信号转换成第一差分信号以经由差分信号线通知差分信号线上的从装置，获得发送权限，和/或把来自控制模块的发送数据转换成第二差分信号经由差分信号线发送到差分信号线上的从装置；和/或所述差分信号收发模块用于在所述装置作为接收来自主装置的数据的从装置时，把从差分信号线上接收到的来自主装置的第一差分信号转换成总线控制信号，等待接收，和/或把从差分信号线上接收到的来自主装置的第二差分信号转换成第二总线信号，以使控制模块确定所述第二差分信号是广播数据、发给其他装置的数据或发给所述从装置的数据。
依据本发明以上方面的装置，所述装置包括用于可编程逻辑控制器的主控装置或扩展装置。
依据本发明的再一个方面，提供了一种系统，包括：主控装置；和/或一个或到多个扩展装置；和/或用于所述扩展装置中的一个或多个之间和/或与主控模块通信的差分信号线。
依据本发明以上方面的系统，还包括用于所述主控模块的第一总线；和/或分别用于所述一个或多个扩展模块的一个或多个第二总线；和/或所述第一和第二总线包括时钟信号线、主发从收信号线、主收从发信号线、设备控制信号线、总线控制信号线、串行外设接口信号线、和/或多主通信总线控制信号线中的一个或多个；和/或所述差分信号线包括低电压差分信号线，所述主控模块和所述一个或多个扩展模块挂接在所述低电压差分信号线上。
依据本发明以上方面的系统，所述主控模块和所述一个或多个扩展模块中的一个或多个包括一控制模块；和/或一差分信号收发模块，用于把来自所述控制模块的总线信号转换成差分信号，以经由所述差分信号线发送到连接在所述差分信号线上的其他装置，和/或用于把经由所述差分信号线接收到的差分信号转换成总线信号发送到所述控制模块。
依据本发明以上方面的系统，所述差分信号收发模块包括低电压差分信号收发模块；和/或所述差分信号收发模块包括用于接收所述差分信号和/或所述总线信号的接收模块，和/或用于把所述差分信号转换成总线信号和/或把总线信号转换成差分信号的转换模块，和/或用于发送所述差分信号和/或所述总线信号的发送模块。
依据本发明以上方面的系统，所述差分信号收发模块用于在所述装置作为主装置发送数据时，把来自控制模块的总线控制信号转换成第一差分信号以经由差分信号线通知差分信号线上的从装置，获得发送权限，和/或把来自控制模块的发送数据转换成第二差分信号经由差分信号线发送到差分信号线上的从装置；和/或所述差分信号收发模块用于在所述装置作为接收来自主装置的数据的从装置式，把从差分信号线上接收到的来自主装置的第一差分信号转换成总线控制信号，等待接收，和/或把从差分信号线上接收到的来自主装置的第二差分信号转换成第二总线信号，以使控制模块确定所述第二差分信号是广播数据、发给其他装置的数据或发给所述从装置的数据。
依据本发明的又一个方面，提供了一种方法，包括接收一主装置的第一总线信号；和/或把所述第一总线信号转换成第一低电压差分信号以发送到一个或多个从装置。
依据本发明的再一个方面，提供了一种方法，包括接收来自一主装置的第一低电压差分信号；和/或把所述第一低电压差分信号转换成第一总线信号以进行接收。
依据本发明的再一个方面，提供了一种计算设备，包括一个或多个处理器；与所述一个或多个处理器耦合的一个或多个存储器，所述存储器用于存储一个或多个指令，其中所述一个或多个响应于被执行而使得所述一个或多个处理器执行如以上所述方法的一个或多个步骤。
依据本发明的以上方面，由于本发明利用低成本的高速可扩展总线系统，因此即使不使用专用ASIC芯片，也可以达到比较高的通信速度，所以本发明既可以应用于大中型PLC系统以降低成本，也可应用于小型PLC系统，以提高扩展总线的速度，从而大大提升小型PLC的功能和性能，拓展其应用范围，甚至在某些领域可以替代价格较为昂贵的中大型PLC。
此外，通过本发明可实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射，以及低摆动电平幅度和高传输速率，可以在PLC通常所在的恶劣的电磁环境下进行可靠的传输，可实现至少3米距离的可靠高速通信。
由于本发明可把总线信号转为差分信号，通过把PLC的主CPU模块和若干扩展模块挂接在同一个基于差分信号的总线上，可实现远距离、高速、低成本、高可靠性的通信。不仅可实现传统PLC的CPU模块轮询扩展模块的通信，还可以实现多主通信，扩展模块也可以主动发起通信请求。
基于本发明，无需使用专用ASIC协议芯片，可实现较高的扩展总线速度，从而可以在保持较高的系统响应时间的前提上，连接更多的扩展模块，使得一个主CPU模块可以扩展到几百点的系统，在自动化应用场景下，有经济型和便利性。同时扩展总线系统速度的提升，使得扩展模块的种类和性能得到提升，可以在一个标准型主CPU模块的基础上，扩展更多对响应时有较高要求的模块，比如实时通信接口模块、运动控制模块，高速IO模块等，从而在保持成本基本不变的前提下，扩大了其应用场景和市场。
附图说明
图1示意地示出依据本发明一个实施例的系统的一个例子的方框图；
图2示意地示出依据本发明一个实施例的方法的一个例子的流程图；
图3示意地示出依据本发明一个实施例的设备的一个例子的方框图；
图4示意地示出依据本发明一个实施例的方法的一个例子的流程图；
图5示意地示出依据本发明一个实施例的方法的一个例子的流程图；
图6示意地示出依据本发明一个实施例的设备的一个例子的方框图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
虽然以下描述阐述可以例如在系统架构中示出的各个实现方式，但本文所描述的技术和/或布置的实现方式不限于特定系统架构和/或计算系统，并且可以通过用于相似目的的任何架构和/或计算系统得以实现。例如，采用例如一个多个集成电路芯片和/或封装的各种架构和/或各种计算设备和/或电子设备可以实现本文所描述的技术和/或布置。此外，虽然以下描述可以阐述大量具体细节(例如系统组件的逻辑实现方式、类型和相互关系、逻辑分区/集成选取等)，但可以在没有这些具体细节的情况下实践所要求的主题。在其它实例中，为了不模糊本文所公开的材料，可以并不详细地示出一些材料(例如控制结构和完整软件指令序列)。可以在硬件、固件、软件或其任何组合中实现本文所公开的材料。
本文所公开的材料也可以实现为可以由一个或多个处理器读取并且执行的机器可读介质或存储器上所存储的指令。计算机可读介质可以包括用于存储或发送机器(例如计算设备)可读的形式的信息的任何介质和/或机构。例如，机器可读介质可以包括只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质；光存储介质；闪存设备；和/或其它介质。在另一形式中，非瞬时性物品(例如非瞬时性计算机可读介质)可以用于以上所提及的任何示例或其它示例，包括可以通过“瞬时”方式临时保存数据的这些元件(例如RAM等)。
图1示出依据本发明一个实施例的系统的一个例子。依据本发明的一个实施例，所述系统100可包括PLC等设备的主控模块与扩展模块，和/或用于实现所述主控模块与扩展模块的高速通信的扩展总线系统。如图1所示，所述系统100可包括一扩展总线系统，包括用于主控模块110的第一总线114和分别用于一个或多个扩展模块1201到120N的一个或多个第二总线1241到124N(其中，N是表示模块数量的整数)，和/或用于所述扩展模块1201到120N中一个或多个之间和/或与主控模块110连接和/或通信的差分信号线130。例如，所述差分信号线130可包括低电压差分信号(Low Voltage Differential Signal(LVDS)线。
在一个实施例中，所述主控模块110可以是例如PLC的主CPU模块等控制模块。如图1所示，所述主控模块110可包括例如MCU 112等控制模块。所述一个或多个扩展模块1201到120N可通过所述扩展总线系统串行级联。所述一个或多个扩展模块1201到120N可分别包括MCU等控制模块1221到122N。在一个实施例中，所述扩展模块1201到120N可包括例如实时通信接口模块、运动控制模块、和/或高速IO模块等模块，但本发明不限于此。在其他实施例中，所述扩展模块1201到120N可包括各种模块。
在一个实施例中，所述扩展总线系统的物理层可利用低电压差分信号，例如可把低电压差分信号等小振幅差分信号用于所述主控模块110和一个或多个扩展模块1201到120N的点对点或一点对多点的连接，从而实现低功耗、低误码率、低串扰和低辐射等。在一个实施例中，低电压差分信号可具有较低摆动电平幅度(例如，-350mV～350mV)，和/或较高传输速率(例如，可达例如655Mbps)，但本发明不限于此，在其他实施例中，可利用其他摆动电平幅度和/或传输速率的低电压差分信号，以实现可靠高速通信。在一个实施例中，所述低电压差分信号可在PLC通常所在的恶劣电磁环境下进行可靠传输。例如，基于所述低电压差分信号的扩展信号总线通信可实现例如至少3米距离的可靠高速通信，但本发明不限于此，在其他实施例中，本发明可实现其他距离的可靠高速通信。
如图1所示，所述扩展总线系统还可利用基于例如MCU标准外设等的总线信号线，例如第一总线114和/或一个或多个第二总线1241到124N。例如，所述第一总线114和/或所述第二总线1241到124N可包括用于例如MCU等的串行外设接口(SPI)的信号线和/或用于多主通信的总线控制信号线和/或其他总线。在一个实施例中，可利用主频为例如168MHz的MCU等控制模块和/或速度为例如48Mbps的SPI接口等，但本发明不限于此，在其他实施例中，可通过选择MCU等主控器芯片的主频和/或通信接口，来进一步提高扩展总线系统的通信速度。
在一个实施例中，所述第一总线114和/或一个或多个第二总线1241到124N可包括时钟信号线、主发从收信号线、主收从发信号线、设备控制信号线、和/或总线控制信号线等各类总线中的一个或多个。来自主控模块110的总线信号118和/或一个或多个扩展模块1201到120N的总线信号1281到128N可分别由差分信号收发模块116和一个或多个差分信号收发模块1201到120N接收并转换成例如低电压差分信号。如图1所示，在一个实施例中，主控模块110和一个或多个扩展模块1201到120N可挂接在同一个基于差分信号的总线130上，以进行远距离、高速、低成本和高可靠性的通信。
在一个实施例中，主控模块110可以是例如PLC等设备的主CPU模块或主控模块等，但本发明不限于此。所述主控模块110可包括MCU 112或类似控制模块或控制部分，和/或用于把来自MCU 112的总线信号118转换成差分信号以经由差分信号线130上传送给其他模块，和/或用于把从差分信号线130接收到的差分信号转换成用于MCU 112的总线信号的差分信号收发器模块116。类似地，一个或多个扩展模块1201到120N可分别包括例如MCU 1221到122N或类似控制模块，和/或差分信号收发器模块1261到126N。在一个实施例中，差分信号收发器模块116和/或差分信号收发器模块1261到126N可包括低电压差分信号收发器模块。
如图1所示，所述主控模块110和所述一个或多个扩展模块1201到120N可挂接在同一个基于差分信号的总线130上，以实现远距离、高速、低成本、高可靠性的通信。在一个实施例中，所述基于差分信号的总线130可包括基于低电压差分信号的低电压差分信号线。
在一个实施例中，如图1所示的扩展总线系统可用于主控模块110(例如，PLC的主CPU模块等)轮询扩展模块1201到120N的通信，和/或用于多主通信，和/或用于扩展模块1201到120N经由所述扩展总线系统主动发起通信请求。
在一个实施例中，在主控模块110和扩展模块1201到120N中的任一模块需要发送数据时，该模块可利用一总线控制信号通知差分信号线130上的所有模块，以获得发送权限，其他设备则等待接收，所述需要发送数据的模块成为主模块，其他模块为从模块。所述主模块的数据可通过该模块的MCU的例如SPI接口等发出，经过该模块的差分信号收发器变为高速差分信号，其他从模块的差分信号收发器将接收到的差分信号转换为例如晶体管-晶体管逻辑(Transistor Transistor Logic(TTL))电平的SPI信号，进入从模块的MCU，以通过数据帧的内容区分是广播数据、发给其他模块的数据或者发给自己的数据。
在一个实施例中，虽然图1示出所述主控模块110和扩展模块1201到120N可包括分立的MCU和差分信号收发器模块，在另一个实施例中，所述MCU和差分信号收发器可以是集成的。虽然在图1中未示出，在一个实施例中，所述主控模块110和/或扩展模块1201到120N中的任一个可由硬件、软件、和/或固件或其各种组合来实现。
如图1所示，在一个实施例中，所述扩展总线系统可用于例如小型PLC系统等，而无需使用专用ASIC协议芯片，可实现较高的扩展总线速度，从而可保持较高的系统响应时间以及连接更多的扩展模块。例如，可把一个主CPU模块扩展到几百点的系统，从而在自动化应用场景下具有经济型和便利性。由于扩展总线系统速度的提升，可提升扩展模块的种类和性能，以在一个例如标准型主CPU模块的基础上，扩展例如实时通信接口模块、运动控制模块、和/或高速IO模块等更多对响应时有较高要求的模块，从而可保持成本基本不变并扩大其应用场景和市场。
图2示出依据本发明一个实施例的方法的一个例子的示意图。在一个实施例中，所述方法可用于图1所示一个模块与另一个模块或多个模块的通信，例如PLC的CPU模块等主控模块轮询扩展模块的通信、多主通信、和/或扩展模块主动发起通信请求等。如图2所示，所述第一模块230或第二模块240可分别包括图1所示主控模块110和/或扩展模块1201到120N中的一个或多个。
如图2所示，在第一模块230一侧，如果第一模块230需要发送数据，可利用一总线控制信号通知例如总线130上的其他模块，以获得发送权限和/或发送数据。在一个实施例中，在框202，第一模块230可生成一总线控制信号，以用于通知一个或多个第二模块240所述第一模块230需要发送数据。在框204，可把所述总线控制信号转换成第一差分信号。在框206，第一模块230可经由例如差分信号线130将所述第一差分信号传送到连接到所述差分信号线130的第二模块240，以获得发送权限。在一个实施例中，所述需要发送数据的第一模块230可作为主模块，等待接收的第二模块240可作为从模块。在框208，可将待发送的数据转换成第二差分信号。在框210，可经由差分信号线把所述第二差分信号具有差分信号线130发送到一个或多个第二模块240。
另一方面，如图2所示，在第二模块240一侧，在框212，第二模块240可经由例如差分信号线130接收来自第一模块230的第一差分信号。在214，第二模块240可把接收到的所述第一差分信号转换成例如SPI信号等第一总线信号。在框216，例如第二模块240的MCU可通过所述第一总线信号的数据帧的内容确定所述所述第一总线信号为总线控制信号，所述第二模块240可等待接收来自第一模块230的数据。在框218，第二模块240可接收来自第一模块230的第二差分信号。在框220，可把接收到的第二差分信号转换成例如SPI信号等第二总线信号，以获得所述第一模块230的数据。例如，第二模块240的MCU可通过数据帧的内容区分是广播数据、发给其他模块的数据或者发给所述第二模块240的数据等。
图3示出依据本发明一个实施例的模块的一个例子。在一个实施例中，所述模块300可用于例如图1所示主控模块110和/或扩展模块1201到120N中的任一个。在一个实施例中，所述模块300可利用硬件、软件、固件和/或其各种组合来实现。
如图3所示，在一个实施例中，所述模块300可包括例如MCU等控制模块310和/或经由总线312连接和/或通信的差分信号收发器320。在一个实施例中，所述总线312可包括时钟信号线、主发从收信号线、主收从发信号线、设备控制信号线和/或总线控制信号线或其他各种总线中的一个或多个。
在一个实施例中，所述差分信号收发器320可包括低电压差分信号收发器。如图3所示，所述差分信号收发器320可包括接收模块322、转换模块324和/或发送模块326。在一个实施例中，接口模块322可用于接收经由总线312来自控制模块310的总线信号或数据和/或接收经由差分信号线330来自其他模块的差分信号。转换模块324可用于把从控制模块310接收到的总线信号或数据转换成差分信号和/或把从差分信号线330接收的差分信号转换成总线信号或数据；和/或发送模块326，用于把转换成的总线信号经由总线312发送到MCU 310和/或把转换成的差分信号经由差分信号线330发送给挂接在差分信号线330上的其他模块。在一个实施例中，所述转换模块324可用于把低电压差分信号转换成例如可用于MCU 310的SPI信号或其他通信接口信号，和/或用于把SPI信号或其他通信接口信号转换成低电压差分信号。在一个实施例中，MCU 310可通过经由总线312接收到的数据帧的内容区分是广播数据、发给其他模块的数据，或发给所述模块300的数据等。
如图3所示，虽然图3中示出所述差分信号收发器模块320可包括分立的接收模块322、转换模块324和发送模块326，在另一个实施例中，接收模块、转换模块和/或发送模块可以是集成的。在一个实施例中，所述模块300可以是例如PLC的主控模块等。在另一个实施例中，所述模块300可以是扩展模块，例如实时通信接口模块、运动控制模块、高速输入输出(Input/Output(IO))模块等对响应时有较高要求的模块和/或其他模块，但本发明不限于此，而可利用各种其他扩展模块。在一个实施例中，所述MCU 310和/或差分信号收发器320可包括硬件、软件、固件和/或其各种组合。
图4示出依据本发明一个实施例的方法的一个例子。在一个实施例中，所述方法可用于例如差分信号收发器对总线信号进行转换和/或发送。
如图4所示，在一个实施例中，在框402，可接收例如来自一主模块的MCU等控制模块的总线信号或数据。例如，所述总线信号或数据可包括时钟信号、主发从收信号、主收从发信号、设备控制信号、和/或总线控制信号或其他总线信号或数据中的一个或多个。在另一个实施例中，所述总线信号或数据可包括例如MCU的SPI接口或其他通信接口信号、和/或用于多主通信的总线控制信号等。在框404，可把所述总线信号或数据转换成差分信号。在一个实施例中，可把所述总线信号或数据转换成低电压差分信号或其他差分信号等。在框406，可发送所述差分信号，例如经由一差分信号线把所述差分信号发送到连接到该差分信号线的一个或多个从模块。在一个实施例中，所述方法可用于实现点对点或一点对多点的通信。
图5示出依据本发明一个实施例的方法的一个例子。在一个实施例中，所述方法可用于例如差分信号收发器对差分信号进行转换和/或发送。
如图5所示，在一个实施例中，在框502，可接收例如经由一差分信号线来自例如一主模块的差分信号。例如，所述差分信号可包括例如低电压差分信号。在框504，可把所述差分信号转换成总线信号或数据。例如，所述总线信号或数据可包括时钟信号、主发从收信号、主收从发信号、设备控制信号、和/或总线控制信号或其他总线信号或数据中的一个或多个。在另一个实施例中，所述总线信号或数据可包括例如用于MCU的SPI接口信号或其他通信接口信号、和/或用于多主通信的总线控制信号等。在框506，可把所述总线信号发送到与所述差分信号收发器相连的MCU，例如经由一用于所述MCU的总线。在一个实施例中，所述MCU可通过接收到的数据帧的内容区分是广播数据、发给其他模块的数据或者发给自己的数据。在一个实施例中，所述方法可用于实现点对点或一点对多点的通信。
图6示出依据本发明一个实施例的示例设备600的一个例子。在一个实施例中，所述设备600可用于实现例如图1或3所示的主控模块和/或扩展模块，和/或MCU，和/或差分信号收发模块等中的一个或多个。在一个实施例中，所述设备600可包括一个多个集成电路芯片和/或封装的各种架构和/或各种计算设备和/或电子设备等。可包括一个或多个处理器602和/或与所述一个或多个处理器602耦合的一个或多个存储器604。在一个实施例中，所述一个或多个存储器604可包括随机存取存储器、动态随机存取存储器或静态随机存取存储器等各种存储设备。在一个实施例中，所述一个或多个存储器604可用于存储可由所述一个或多个处理器602读取和/或执行的一个或多个指令(例如，机器可读指令和/或计算机程序)。所述一个或多个指令还可存储于一非易失性机器可读存储介质上。响应于被执行，所述一个或多个指令使得所述一个或多个处理器602可实现如图1或3所示的一个或多个模块，和/或执行如以上参考图1到5所述的一个或多个操作。在一个实施例中，所述设备600还具有通信模块以与一个或多个装置进行通信。在一个实施例中，图6仅示出设备600的一个例子，而非对本发明的限制。
如上所述，依据本发明的各实施例，由于本发明利用低成本的高速可扩展总线系统，因此即使不使用专用ASIC芯片，也可以达到比较高的通信速度，所以本发明既可以应用于大中型PLC系统以降低成本，也可应用于小型PLC系统，以提高扩展总线的速度，从而大大提升小型PLC的功能和性能，拓展其应用范围，甚至在某些领域可以替代价格较为昂贵的中大型PLC。
此外，通过本发明可实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射，以及低摆动电平幅度和高传输速率，可以在PLC通常所在的恶劣的电磁环境下进行可靠的传输，可实现至少3米距离的可靠高速通信。
由于本发明可把总线信号转为差分信号，通过把PLC的主CPU模块和若干扩展模块挂接在同一个基于差分信号的总线上，可实现远距离、高速、低成本、高可靠性的通信。不仅可实现传统PLC的CPU模块轮询扩展模块的通信，还可以实现多主通信，扩展模块也可以主动发起通信请求。
基于本发明，无需使用专用ASIC协议芯片，可实现较高的扩展总线速度，从而可以在保持较高的系统响应时间的前提上，连接更多的扩展模块，使得一个主CPU模块可以扩展到几百点的系统，在自动化应用场景下，有经济型和便利性。同时扩展总线系统速度的提升，使得扩展模块的种类和性能得到提升，可以在一个标准型主CPU模块的基础上，扩展更多对响应时有较高要求的模块，比如实时通信接口模块、运动控制模块，高速IO模块等，从而在保持成本基本不变的前提下，扩大了其应用场景和市场。
以上所述仅为本发明的实施例，并不用以限制本发明。凡在本发明精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种包括扩展总线的装置，其特征在于包括：
一控制模块，采用MCU模块；和
一差分信号收发模块，用于把来自所述控制模块的总线信号转换成差分信号，以经由一差分信号线发送到连接在所述差分信号线上的其他装置，用于把经由所述差分信号线接收到的差分信号转换成总线信号发送到所述控制模块，所述差分信号收发模块用于在所述装置作为主装置发送数据时，把来自控制模块的总线控制信号转换成第一差分信号以经由差分信号线通知差分信号线上的从装置，获得发送权限，把来自控制模块的发送数据转换成第二差分信号经由差分信号线发送到差分信号线上的从装置；所述差分信号收发模块用于在所述装置作为接收来自主装置的数据的从装置时，把从差分信号线上接收到的来自主装置的第一差分信号转换成总线控制信号，等待接收，把从差分信号线上接收到的来自主装置的第二差分信号转换成第二总线信号，以使控制模块确定所述第二差分信号是广播数据、发给其他装置的数据或发给所述从装置的数据。
2.如权利要求1所述的装置，其特征在于所述差分信号收发模块包括低电压差分信号收发模块；所述差分信号收发模块包括用于接收所述差分信号和所述总线信号的接收模块，用于把所述差分信号转换成总线信号和把总线信号转换成差分信号的转换模块，用于发送所述差分信号和所述总线信号的发送模块。
3.如权利要求1或2所述的装置，其特征在于所述装置包括用于可编程逻辑控制器的主控装置或扩展装置。
4.一种扩展总线系统，其特征在于包括：
采用MCU的主控模块；
一个或多个采用MCU的扩展模块；和
用于所述扩展模块中的一个或多个之间和与所述主控模块通信的差分信号线，所述主控模块和所述一个或多个扩展模块中的一个或多个包括：
一控制模块；和
一差分信号收发模块，用于把来自所述控制模块的总线信号转换成差分信号，以经由所述差分信号线发送到连接在所述差分信号线上的其他扩展模块，用于把经由所述差分信号线接收到的差分信号转换成总线信号发送到所述控制模块，所述差分信号收发模块用于在所述模块作为主模块发送数据时，把来自控制模块的总线控制信号转换成第一差分信号以经由差分信号线通知差分信号线上的从模块，获得发送权限，把来自控制模块的发送数据转换成第二差分信号经由差分信号线发送到差分信号线上的从模块；所述差分信号收发模块用于在所述模块作为接收来自主模块的数据的从模块时，把从差分信号线上接收到的来自主模块的第一差分信号转换成总线控制信号，等待接收，把从差分信号线上接收到的来自主模块的第二差分信号转换成第二总线信号，以使控制模块确定所述第二差分信号是广播数据、发给其他模块的数据或发给所述从模块的数据。
5.如权利要求4所述的系统，其特征在于还包括用于所述主控模块的第一总线；分别用于所述一个或多个扩展模块的一个或多个第二总线；所述第一和第二总线包括时钟信号线、主发从收信号线、主收从发信号线、设备控制信号线、总线控制信号线、串行外设接口信号线、多主通信总线控制信号线中的一个或多个；所述差分信号线包括低电压差分信号线，所述主控模块和所述一个或多个扩展模块挂接在所述低电压差分信号线上。
6.如权利要求5所述的系统，其特征在于所述差分信号收发模块包括低电压差分信号收发模块；所述差分信号收发模块包括用于接收所述差分信号和所述总线信号的接收模块，用于把所述差分信号转换成总线信号和把总线信号转换成差分信号的转换模块，用于发送所述差分信号和所述总线信号的发送模块。
7.一种包括权利要求1的装置或权利要求4的系统的方法，其特征在于包括：
接收一主装置或主模块的第一总线信号，所述主装置或主模块采用MCU；
把所述第一总线信号转换成第一低电压差分信号以发送到一个或多个从装置或从模块；
接收来自所述主装置或主模块的第一低电压差分信号；
把所述第一低电压差分信号转换成第一总线信号以进行接收。
8.一种计算设备，其特征在于包括一个或多个处理器；与所述一个或多个处理器耦合的一个或多个存储器，所述存储器用于存储一个或多个指令，其中所述一个或多个响应于被执行而使得所述一个或多个处理器执行如以上权利要求7所述方法的一个或多个步骤。
CN202010410355.3A 2020-05-15 2020-05-15 一种扩展总线系统 Active CN111444125B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010410355.3A CN111444125B (zh) 2020-05-15 2020-05-15 一种扩展总线系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010410355.3A CN111444125B (zh) 2020-05-15 2020-05-15 一种扩展总线系统

Publications (2)

Publication Number Publication Date
CN111444125A CN111444125A (zh) 2020-07-24
CN111444125B true CN111444125B (zh) 2024-03-29

Family

ID=71655228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010410355.3A Active CN111444125B (zh) 2020-05-15 2020-05-15 一种扩展总线系统

Country Status (1)

Country Link
CN (1) CN111444125B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112506108B (zh) * 2020-12-15 2022-04-01 深圳市英威腾电气股份有限公司 基于fpga实现lvds通信的plc系统及其方法
CN113849433B (zh) * 2021-09-14 2023-05-23 深圳市昂科技术有限公司 一种总线控制器的执行方法、装置、总线控制器、计算机设备和存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001282714A (ja) * 2000-03-30 2001-10-12 Olympus Optical Co Ltd マルチカメラデータ転送方式及びデータ転送方式
CN201947266U (zh) * 2010-12-10 2011-08-24 华为技术有限公司 一种光模块管理系统和光模块
CN105573239A (zh) * 2016-01-11 2016-05-11 南京南瑞集团公司 一种高速背板总线通讯控制装置及方法
CN105635005A (zh) * 2016-03-23 2016-06-01 南京国电南自美卓控制系统有限公司 一种基于描述符的blvds总线数据传送装置及其方法
CN205563568U (zh) * 2016-04-22 2016-09-07 南京国电南自美卓控制系统有限公司 一种基于fpga的高速数据采集装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001282714A (ja) * 2000-03-30 2001-10-12 Olympus Optical Co Ltd マルチカメラデータ転送方式及びデータ転送方式
CN201947266U (zh) * 2010-12-10 2011-08-24 华为技术有限公司 一种光模块管理系统和光模块
CN105573239A (zh) * 2016-01-11 2016-05-11 南京南瑞集团公司 一种高速背板总线通讯控制装置及方法
CN105635005A (zh) * 2016-03-23 2016-06-01 南京国电南自美卓控制系统有限公司 一种基于描述符的blvds总线数据传送装置及其方法
CN205563568U (zh) * 2016-04-22 2016-09-07 南京国电南自美卓控制系统有限公司 一种基于fpga的高速数据采集装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
秦健 ; 李娟 ; 王东兴 ; 吴嘉 ; .用于在线控监测的PLC扩展总线的设计.微计算机信息.2009,(第28期),全文. *

Also Published As

Publication number Publication date
CN111444125A (zh) 2020-07-24

Similar Documents

Publication Publication Date Title
CN111444125B (zh) 一种扩展总线系统
CN203933593U (zh) 半双工rs-485隔离通讯电路
CN105141491B (zh) 一种实现自发自收的rs485通讯电路及方法
CN105141877A (zh) 一种基于可编程器件的信号转换装置
CN103346977A (zh) 一种数据资源的动态分配方法
CN106649171B (zh) 一种单总线全双工的数据通信方法及系统
CN113325768A (zh) 一种工控系统的通信控制装置、方法和工控系统
CN102799558A (zh) 基于cpci总线的rs422通讯模块
CN107168045A (zh) 一种基于EtherCAT的通信冗余控制系统
CN109491940A (zh) 一种tlk2711传输接口与usb3.0传输接口的转换电路及转换方法
CN213399265U (zh) 一种基于fpga实现的现场总线控制电路装置
CN213457745U (zh) 基于hsc串行总线接口的64路高速gpio控制板
CN209911956U (zh) 一种改进型双线转单线模块及串口转单线通讯电路
CN105656740A (zh) 一种rs422-can总线转换器
CN209860929U (zh) 一种通信总线结构
CN202602677U (zh) 车载网关控制器
CN216850741U (zh) 激光器光模块控制电路以及激光器
CN101662405B (zh) Can总线的通信电路
CN217509042U (zh) 一种无线传输系统
CN216904900U (zh) 一种pcie规格的反射内存光纤网络实时通信板卡
CN213342273U (zh) 基于INICnet互动的多媒体通讯系统
CN216904917U (zh) 一种pci-x规格的反射内存光纤网络实时通信板卡
CN220964923U (zh) 一种高速多协议通信板卡
CN216904902U (zh) 一种pxi规格的反射内存光纤网络实时通信板卡
CN110083565B (zh) Vpx总线信号接收处理系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220628

Address after: 201210 floor 10, block a, building 1, No. 1867, Zhongke Road, pilot Free Trade Zone, Pudong New Area, Shanghai

Applicant after: Xiaohua Semiconductor Co.,Ltd.

Address before: 201203 room 303-304, block a, No. 112, liangxiu Road, pilot Free Trade Zone, Pudong New Area, Shanghai

Applicant before: HUADA SEMICONDUCTOR Co.,Ltd.

GR01 Patent grant
GR01 Patent grant