CN201947266U

CN201947266U - 一种光模块管理系统和光模块

Info

Publication number: CN201947266U
Application number: CN2010206560396U
Authority: CN
Inventors: 易永江
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2010-12-10
Filing date: 2010-12-10
Publication date: 2011-08-24
Anticipated expiration: 2020-12-10

Abstract

本实用新型实施例提供一种光模块管理系统和光模块，所述系统包括：管理单元，通过第一差分信号总线收发器连接到差分信号总线上；至少一个光模块，每一个光模块包括一个光模块微控制器MCU，所述光模块MCU通过第二差分信号总线收发器连接所述差分信号总线；第一差分信号总线收发器，连接所述管理单元和所述差分信号总线；第二差分信号总线收发器，连接所述光模块和所述差分信号总线。本实用新型实施例提供的光模块管理系统和光模块，采用差分信号总线替代传统的单端开路总线，大大提高了光模块管理总线带宽，为智能光模块实现新的在线实时检测功能做好了准备。

Description

一种光模块管理系统和光模块

技术领域

本实用新型涉及光通信，尤其涉及一种光模块管理系统和光模块。

背景技术

近来光通信技术有一些新的发展趋势。在模块层面，嵌入式OTDR(optical time domain reflectometry，光时域反射计)开始被应用于PON(Passive Optical Network，无源光纤网络)网络系统中，用于更精确的故障诊断和定位，同时基于网络中大量嵌入式OTDR模块的分布式网络故障和性能损伤探测也开始成为可能。在系统层面，OFDM(Orthogonal Frequency Division Multiplexing，正交频分复用技术)/OFDMA(Orthogonal Frequency Division Multiple Access，正交频分多址)PON已经成为学术研究热点，这个技术需要系统了解更精确更细致的光模块物理层参数和实时测试数据。

目前，光通信技术的发展趋势对光模块的管理接口带宽提出了挑战。基于I2C(IIC，Inter-Integrated Circuit，集成电路内总线)总线实现的光模块管理的方案中，光模块管理接口速率太低，一股其标准传输速率只有100Kbps～200Kbps。另外，I2C总线信号都是采用漏极开路或集电极开路单端信号传输，必须通过一个上拉电阻或等效电路将它们连到电源电压，这种结构的问题是I2C总线所带负载很大，总线未来的速率提升空间有限，因此，无法支持将来光模块实施嵌入式实时光纤线路诊断功能，也无法支持新的光通信系统物理层对外交互所需要的带宽。

实用新型内容

本实用新型实施例提供了一种光模块管理系统和光模块，以提高光模块管理总线带宽。

一方面，本实用新型实施例提供了一种光模块管理系统，所述系统包括：

管理单元，通过第一差分信号总线收发器连接到差分信号总线上；

至少一个光模块，每一个光模块包括一个光模块微控制器MCU，所述光模块MCU通过第二差分信号总线收发器连接所述差分信号总线；

第一差分信号总线收发器，连接所述管理单元和所述差分信号总线；

第二差分信号总线收发器，连接所述光模块和所述差分信号总线。

另一方面，本实用新型实施例还提供了一种光模块，所述光模块包括：

光模块MCU，通过差分信号总线收发器连接到差分信号总线上；

差分信号总线收发器，用于连接所述光模块MCU和所述差分信号总线。

本实用新型实施例提供的光模块管理系统和光模块，采用差分信号总线替代传统的单端开路总线，大大提高了光模块管理总线带宽，为智能光模块实现新的在线实时检测功能做好了准备。

附图说明

此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，并不构成对本实用新型的限定。在附图中：

图1为本实用新型实施例的光模块管理系统的组成框图；

图2为本实用新型实施例的光模块管理系统的第一个实施方式的应用示意图；

图3为本实用新型实施例的光模块管理系统的第二个实施方式的应用示意图；

图4为本实用新型实施例的光模块管理系统的第三个实施方式的应用示意图；

图5为本实用新型实施例的光模块管理系统的第四个实施方式的应用示意图；

图6为本实用新型实施例的光模块管理系统的一个较佳实施方式的应用示意图；

图7A为本实用新型实施例的光模块的一个实施方式的组成框图；

图7B为本实用新型实施例的光模块的另外一个实施方式的组成框图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本实用新型实施例做进一步详细说明。在此，本实用新型的示意性实施例及其说明用于解释本实用新型，但并不作为对本实用新型的限定。

图1为本实用新型实施例提供的一种光模块管理系统的组成框图，请参照图1，该光模块管理系统包括：

管理单元11，该管理单元11通过第一差分信号总线收发器连接到差分信号总线上，用于根据上层软件的要求向连接到该差分信号总线上的光模块发送命令和接收光模块反馈的数据，以实现对连接到该差分信号总线上的光模块的管理。

其中，管理单元11可以通过CPU来实现。

至少一个光模块12，每一个光模块12包括一个光模块MCU(Micro Controller Unit，微控制器)121，每一个光模块MCU 121通过第二差分信号总线收发器连接到上述差分信号总线上，用于接收管理单元11发送的命令，并在确定管理单元11发送的命令的地址为本光模块的地址时，根据该命令执行相应的操作，并将对该命令的操作结果反馈给管理单元11。

第一差分信号总线收发器13，连接管理单元11和差分信号总线，用于将管理单元11发送的数据通过差分信号总线传送给光模块12，或者将光模块12通过差分信号总线发送的数据传送给管理单元11。

第二差分信号总线收发器14，连接光模块12和差分信号总线，用于将光模块12发送的数据通过差分信号总线传送给管理单元11，或者将管理单元11通过差分信号总线发送的数据传送给光模块12。

在一个实施例中，差分信号总线为一组，用于传输数据信号和时钟信号，这里的数据信号就包含了上述的命令、该命令的地址和反馈的数据。本实施例的第一差分信号总线收发器包括：第一差分发送器、第一接收放大器以及第一时钟数据恢复电路，其中，第一差分发送器连接差分信号总线和管理单元，用于将管理单元发送的数据传送到差分信号总线上，以便光模块接收；第一接收放大器连接差分信号总线以及第一时钟数据恢复电路，用于接收光模块通过差分信号总线发送的数据，并传送给第一时钟数据恢复电路，以便管理单元接收；第一时钟数据恢复电路连接第一接收放大器以及管理单元，用于将第一接收放大器发送的数据传送给管理单元。本实施例的第二差分信号总线收发器包括：第二差分发送器、第二接收放大器以及第二时钟数据恢复电路，其中，第二差分发送器连接差分信号总线以及光模块MCU，用于将光模块MCU发送的数据传送到差分信号总线上，以便管理单元接收；第二接收放大器连接差分信号总线以及第二时钟数据恢复电路，用于接收管理单元通过差分信号总线发送的数据，并传送给第二时钟数据恢复电路，以便光模块MCU接收；第二时钟数据恢复电路连接第二接收放大器以及光模块MCU，用于将第二接收放大器发送的数据传送给光模块MCU。在本实施例中，该第二差分信号总线收发器的第二差分发送器、第二接收放大器以及第二时钟数据恢复电路可以集成为一颗芯片，也可以与光模块MCU集成为一颗芯片，本实施例并不以此作为限制。

在另外一个实施例中，差分信号总线为两组，其中一组为差分信号数据总线，用于传输数据信号，同样的，上述的命令、该命令的地址和反馈的数据为数据信号；另外一组为差分信号时钟总线，用于传输时钟信号。本实施例的管理单元通过一个第一差分信号总线收发器与差分信号数据总线相连，通过另外一个第一差分信号总线收发器与差分信号时钟总线相连。本实施例的每一个光模块MCU通过一个第二差分信号总线收发器与差分信号数据总线相连，通过另外一个第二差分信号总线收发器与差分信号时钟总线相连。本实施例的第一差分信号总线收发器包括：第三差分发送器和第三接收放大器，其中，第三差分发送器连接差分数据总线或差分时钟总线以及管理单元，用于将管理单元发送的数据传送到差分数据总线或差分时钟总线上，以便光模块接收；第三接收放大器连接差分数据总线或差分时钟总线以及管理单元，用于接收光模块MCU通过差分数据总线或差分时钟总线发送的数据，并传送给管理单元。本实施例的第二差分信号总线收发器包括：第四差分发送器和第四接收放大器，其中，第四差分发送器连接差分数据总线或差分时钟总线以及光模块MCU，用于将光模块MCU发送的数据传送到差分数据总线或差分时钟总线上，以便管理单元接收；第四接收放大器连接差分数据总线或差分时钟总线以及管理单元，用于接收管理单元通过差分数据总线或差分时钟总线发送的数据，并传送给光模块MCU。

本实用新型实施例采用能够实现数百Mbps甚至Gbps的差分信号总线传输结构。差分信号是一对大小相等而极性相反的对称信号，差分信号总线用于传输有用的信号。接收端的差分放大器只对两路输入信号之间的差值起放大作用，而对两路输入信号共同对地的电位不起作用。差分信号总线在PCB上被安排成密近平行线，在差分信号传输过程中会遇到外部干扰信号，但是，由于两根差分信号总线始终在一起，因此干扰信号一股都会同时作用在两根信号线上，形成叠加在两根信号线上大小相等相位也相同的共模信号。到了接收端，差分放大器只对差分信号(有用信号)敏感，而对共模信号(干扰信号)形成抑制。这样，差分传输的信号就具备了很强的抗干扰能力，因此特别适用于中远距离通信或高速通信。

在本实施例中，差分信号总线可以是总线低压差分信号总线，也可以是多点低压差分信号总线。相应的，差分信号总线收发器，例如第一差分信号总线收发器或第二差分信号总线收发器分别为总线低压差分信号收发器和多点低压差分信号收发器。

其中，总线低压差分信号(BLVDS，Bus Low Voltage Differential Signal)，提供增强的驱动电流，以处理多点应用中所需的双重传输。BLVDS具备大约250mV的低压差分信号以及快速的过渡时间。这可以让系统达到自100Mbps至超过1Gbps的高数据传输速率。此外，低电压摆幅可以降低功耗和噪声至最小化。差分数据传输配置提供有源总线的+/-1V共模范围和热插拔器件。

其中，多点低压差分信号(MLVDS，Multipoint Low Voltage Differential Signal)将LVDS的优势，例如高速、低功耗、低EMI、简单端接和工业标准等扩展到了总线应用。MLVDS可以提供极佳的信号完整性、热交换及内置故障防护支持。LVDS的驱动器输出电流为3.5mA，MLVDS的驱动器输出电流是它的3倍，达11.3mA，并将输入电压门限从100mV减小到50mV，因此可以提供更好的信号完整性。在总线两端放置100Ω的端接电阻(匹配电阻)可以形成有效的50Ω阻抗，信号电压摆幅可达565mV，相比之下典型的LVDS摆幅只有350mV。MLVDS芯片可以用于速度高达125MHz的时钟和同步信号分配，也能用于速度高达250Mbps的数据和控制信号。

在本实施例中，管理单元与光模块的光模块MCU之间可以传输符合前导、地址、命令和数据等格式的内容，在此不再赘述。

在本实施例中，连接光模块MCU的第二差分信号总线收发器可以包含于该光模块中，也可以独立于该光模块以外。

本实用新型实施例提供的光模块管理系统采用差分信号总线替代单端开路总线，打破了制约光模块管理总线带宽的制约因素，大幅提高了光模块管理总线带宽。

为了使本实施例的光模块管理系统更加清楚易懂，以下结合不同类型的差分信号总线以及不同的差分信号总线的结构对本实施例的光模块管理系统进行详细说明。

图2为本实用新型实施例提供的光模块管理系统的一个实施方式的应用示意图，本实施例以管理单元为管理CPU为例。请参照图2，在本实施方式中，差分信号总线为一组BLVDS(Bus low voltage differential signal总线低压差分信号)总线，差分信号总线收发器为BLVDS收发器。

管理CPU 201通过BLVDS收发器202连接到BLVDS总线203上，光模块MCU 204通过一个BLVDS收发器205连接到BLVDS总线203上。由于采用一组BLVDS总线，因此，在BLVDS收发器202、205中，除了包括差分发送器和接收放大器以外，还包括时钟恢复电路，其具体的连接关系如前所述，在此不再赘述。在该BLVDS总线203的两端，分别设置有匹配电阻206，该匹配电阻206典型值可以是100欧姆。

再请参照图2，本实施方式的光模块管理系统利用总线低压差分信号技术提升了光模块管理总线的带宽，管理CPU 201和光模块的光模块MCU 204都通过BLVDS收发器连接到BLVDS管理总线上，也即BLVDS总线203上，BLVDS收发器202、205里面包含了BLVDS差分发送器、接收放大器和时钟数据恢复电路。管理CPU 201通过总线低压差分信号总线203管理着多个光模块。整个系统中只有管理CPU 201是主器件，所有光模块MCU 204都是系统中的从器件。每次总线访问都由主器件发起。

其中，对于管理CPU 201需要读取光模块MCU 204中的一个寄存器的情况，管理CPU 201将会发出一个读命令，该命令通过BLVDS收发器202发送到BLVDS总线203上。该BLVDS总线203上的所有光模块MCU 204都通过BLVDS收发器202接收到该命令，当某一个光模块MCU 204发现命令中的器件地址是自己的地址时，就执行读寄存器命令，并返回寄存器值给管理CPU 201。返回命令的发送方式同上，在此不再赘述。

其中，对于管理CPU 201需要实时读取光纤线路检测数据的情况，管理CPU 201将会发出一个线路检测命令，该命令通过BLVDS收发器202发送到BLVDS总线203上。该BLVDS总线203上的所有光模块MCU 204都通过BLVDS收发器205接收到该命令，当某一个光模块MCU 204发现命令中的器件地址是自己的地址时，就执行线路检测命令，启动光模块中的线路检测电路，并将检测数据实时传送给管理CPU 201。检测结束后，光模块MCU 204向管理CPU 201返回命令，返回命令的发送方式同上，在此不再赘述。

图3为本实用新型实施例提供的光模块管理系统的另外一个实施方式的应用示意图，本实施例也以管理单元为管理CPU为例。请参照图3，在本实施方式中，差分信号总线为一组MLVDS(Multipoint low voltage differential signal总线低压差分信号)总线，差分信号总线收发器为MLVDS收发器。

管理CPU 301通过BLVDS收发器302连接到BLVDS总线303上，光模块MCU 304也通过一个BLVDS收发器305连接到BLVDS总线303上。由于采用一组MLVDS总线，因此，在该MLVDS收发器302、305中，除了包括差分发送器和接收放大器以外，也包括时钟恢复电路，其具体的连接关系如前所述，在此不再赘述。在该BLVDS总线303的两端，分别设置有匹配电阻306，该匹配电阻306典型值可以是100欧姆。

再请参照图3，本实施方式的光模块管理系统利用多点低压差分信号技术提升了光模块管理总线的带宽，管理CPU 301和光模块的光模块MCU 304都通过MLVDS收发器连接到MLVDS管理总线上，MLVDS收发器里面包含了MLVDS差分发送器、接收放大器和时钟数据恢复电路。管理CPU 301通过多点低压差分信号总线303管理着多个光模块。整个系统中只有管理CPU 301是主器件，所有光模块MCU 304都是系统中的从器件。每次总线访问都由主器件发起。总线访问的方式与图2所示实施例相同，在此不再赘述。

在图2和图3所示的实施例中，通过时钟数据恢复电路将时钟从数据中恢复出来，由于时钟从数据中恢复需要一定的时间，因此，在本实施例中，每次管理CPU要向光模块发送数据，或者光模块向管理CPU反馈数据，都要先发送一些前导码用于时钟恢复。在本实施例中，该前导码的长度可变。

图4为本实用新型实施例提供的光模块管理系统的另外一个实施方式的应用示意图，本实施例也以管理单元为管理CPU为例。请参照图4，在本实施方式中，差分信号总线为两组BLVDS(Bus low voltage differential signal总线低压差分信号)总线，其中一组为BLVDS时钟总线，用于传输时钟信号；另外一组为BLVDS数据总线，用于传输数据信号，这里的数据信号可以是管理CPU发送的命令、地址，或者管理CPU接收到的反馈数据。相应的，在本实施例中，差分信号总线收发器为BLVDS收发器。

管理CPU 401通过一个BLVDS收发器402连接到BLVDS时钟总线403上，通过另外一个BLVDS收发器404连接到BLVDS数据总线405上。光模块MCU 406也通过两个BLVDS收发器407、408分别连接到BLVDS时钟总线403和BLVDS数据总线405上。由于采用两组BLVDS总线分别传输数据信号和时钟信号，因此，在该BLVDS收发器402、404、407、408中，仅包括差分发送器和接收放大器，其具体的连接关系如前所述，在此不再赘述。在该BLVDS时钟总线403的两端，以及该BLVDS数据总线405的两端，也分别设置有匹配电阻409，该匹配电阻409典型值可以是100欧姆。

再请参照图4，本实施方式的光模块管理系统在时钟数据分离的情况下，利用总线低压差分信号技术提升了光模块管理总线的带宽，管理CPU 401和光模块MCU 406都通过两个BLVDS收发器分别连接到BLVDS时钟总线和BLVDS数据总线上，BLVDS收发器里面包含了BLVDS差分发送器、接收放大器。管理CPU 401通过两组总线低压差分信号403和405管理着多个光模块。整个系统中只有管理CPU 401是主器件，所有光模块MCU 406都是系统中的从器件。

在本实施例中，每次总线访问都由主器件发起。总线主从器件之间的一次数据传送称为一帧，由启动信号、地址码、若干数据字节、应答位以及停止信号等组成。通讯启动时，主器件发送一个启动信号、从机的地址码和读写信号；通讯停止时，主器件发送一个停止信号。在数据传送过程中，当时钟总线上是高电平时，必须保证数据总线上的数据稳定；传送一个字节的数据，必须由接收方发一个应答信号。在发送时，首先发送最高位。每次传送开始有启动信号，结束时有停止信号。在总线传送完1个字节后，可以通过对时钟总线的控制，使传送暂停，这时可在应答信号后使时钟总线变低电平，控制总线暂停。

图5为本实用新型实施例提供的光模块管理系统的另外一个实施方式的应用示意图，本实施例也以管理单元为管理CPU为例。请参照图5，在本实施方式中，差分信号总线为两组MLVDS(Multipoint low voltage differential signal总线低压差分信号)总线，其中一组为MLVDS时钟总线，用于传输时钟信号；另外一组为MLVDS数据总线，用于传输数据信号，这里的数据信号可以是管理CPU发送的命令、数据，或者管理CPU接收到的反馈数据。相应的，在本实施例中，差分信号总线收发器为MLVDS收发器，并且为两个。

管理CPU 501通过一个MLVDS收发器502连接到MLVDS时钟总线503上，通过另外一个MLVDS收发器504连接到MLVDS数据总线505上。光模块MCU 506也通过两个MLVDS收发器507、508分别连接到MLVDS时钟总线503和MLVDS数据总线505上。由于采用两组MLVDS总线分别传输数据信号和时钟信号，因此，在该MLVDS收发器502、504、507、508中，仅包括差分发送器和接收放大器，其具体的连接关系如前所述，在此不再赘述。在该MLVDS时钟总线503的两端，以及该MLVDS数据总线505的两端，也分别设置有匹配电阻509，关于匹配电阻的作用在此不再赘述。

再请参照图5，本实施方式的光模块管理系统在时钟数据分离的情况下，利用多点低压差分信号技术提升了光模块管理总线的带宽，管理CPU 501和光模块MCU 506都通过两个MLVDS收发器分别连接到MLVDS时钟总线和MLVDS数据总线上，MLVDS收发器里面包含了MLVDS差分发送器、接收放大器。管理CPU 501通过两组总线低压差分信号503和505管理着多个光模块。整个系统中只有管理CPU 501是主器件，所有光模块MCU 506都是系统中的从器件。总线访问的方式与图4所示实施例相同，在此不再赘述。

图6为本实用新型实施例的光模块管理系统的一个较佳实施方式的应用示意图，本实施例也以管理单元为管理CPU为例。请参照图6，在本实施例中，通过一组差分信号总线601传输数据信号和时钟信号，在该差分信号总线601的两端，设置有匹配电阻RT 602。管理CPU603通过差分信号收发器连接到该差分信号总线601上，该差分信号收发器包括一个时钟数据恢复电路CDR 604、一个接收放大器605和一个差分发送器606。多个光模块MCU也分别通过差分信号收发器连接到差分信号总线601上，以节点N的光模块MCU为例，该节点N的光模块MCU 607通过差分信号收发器连接到该差分信号总线601上，这里的差分信号收发器也包括一个时钟数据恢复电路CDR 608、一个接收放大器609和一个差分发送器610。

请继续参照图6，在本实施例中，时钟数据恢复电路CDR 604、接收放大器605和差分发送器606可以集成为一颗芯片；时钟数据恢复电路CDR 608、接收放大器609和差分发送器610可以集成为一颗芯片，专门负责光模块管理接口高速总线传输。在本实施例中，时钟数据恢复电路CDR 604、接收放大器605和差分发送器606还可以与管理CPU 603集成为一颗芯片；时钟数据恢复电路CDR 608、接收放大器609和差分发送器610还可以与光模块MCU 607集成为一颗芯片。

本实用新型实施例提供的光模块管理系统采用差分信号总线替代单端开路总线，打破了制约光模块管理总线带宽的制约因素，大幅提高了光模块管理总线带宽；考虑光模块引脚的兼容性，本实用新型实施例提出了时钟从数据恢复的解决方法，这样既保证了高带宽，又能与以前的光模块引脚标准兼容。

图7A和图7B为本实用新型实施例提供的一种光模块的两个实施方式的组成框图，请参照图7A和图7B，这两个实施方式的光模块包括：

光模块MCU 71，通过差分信号总线收发器72连接到差分信号总线上，用于接收连接到该差分信号总线上的管理单元通过该差分信号总线发送的命令，并在确定该命令的地址为本光模块的地址时，根据该命令执行相应的操作，并将操作结果反馈给管理单元；

差分信号总线收发器72，用于连接光模块MCU 71和该差分信号总线，用于将管理单元通过该差分信号总线发送的命令传送给光模块MCU 71，或者将光模块MCU 71反馈的数据通过该差分信号总线发送给管理单元。

在图7A所示的实施方式中，差分信号总线收发器72包括：

差分发送器721，连接该差分信号总线以及光模块MCU 71，用于将光模块MCU 71发送的数据传送到该差分信号总线上，以便管理单元接收；

接收放大器722，连接该差分信号总线以及时钟数据恢复电路723，用于接收管理单元通过该差分信号总线发送的数据，并传送给时钟数据恢复电路723，以便光模块MCU接收；

时钟数据恢复电路723，连接接收放大器722以及光模块MCU 71，用于将接收放大器722传送的数据传送给光模块MCU 71。

在图7B所示的实施方式中，差分信号总线包括差分数据总线和差分时钟总线，则该差分信号总线收发器72包括：

差分发送器724，连接所述差分数据总线或所述差分时钟总线以及所述光模块MCU，用于将所述光模块MCU发送的数据传送到所述差分数据总线或所述差分时钟总线上，以便所述管理单元接收；

接收放大器725，连接所述差分数据总线或所述差分时钟总线以及所述光模块MCU，用于接收所述管理单元通过所述差分数据总线或所述差分时钟总线发送的数据，并传送给所述光模块MCU。

在图7A和图7B所示的实施方式中，差分信号总线可以为总线低压差分信号总线，则差分信号总线收发器为总线低压差分信号收发器；差分信号总线也可以为多点低压差分信号总线，则差分信号总线收发器为多点低压差分信号收发器。

本实施例的光模块与前述图1-图6所示的光模块管理系统中的光模块的组成和功能相同，由于在图1-图6所示的实施例中，已经对该光模块进行了详细说明，在此不再赘述。

通过本实施例的光模块，采用差分信号总线替代传统的单端开路总线，大大提高了光模块管理总线带宽，为智能光模块实现新的在线实时检测功能做好了准备。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

以上所述的具体实施例，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施例而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims

1.一种光模块管理系统，其特征在于，所述系统包括：

2.根据权利要求1所述的系统，其特征在于：

所述差分信号总线为一组；

所述第一差分信号总线收发器包括：第一差分发送器、第一接收放大器以及第一时钟数据恢复电路，其中：所述第一差分发送器连接所述差分信号总线和所述管理单元；所述第一接收放大器连接所述差分信号总线以及所述第一时钟数据恢复电路；所述第一时钟数据恢复电路连接所述第一接收放大器以及所述管理单元；

所述第二差分信号总线收发器包括：第二差分发送器、第二接收放大器以及第二时钟数据恢复电路，其中：所述第二差分发送器连接所述差分信号总线以及所述光模块MCU；所述第二接收放大器连接所述差分信号总线以及所述第二时钟数据恢复电路；所述第二时钟数据恢复电路连接所述第二接收放大器以及所述光模块MCU。

3.根据权利要求1所述的系统，其特征在于：

所述差分信号总线为两组，其中一组为差分数据总线；另一组为差分时钟总线；

所述管理单元通过两个第一差分信号总线收发器分别连接所述差分数据总线和所述时钟数据总线，所述第一差分信号总线收发器包括：第三差分发送器、第三接收放大器，其中：所述第三差分发送器连接所述差分数据总线或所述差分时钟总线以及所述管理单元；所述第三接收放大器连接所述差分数据总线或所述差分时钟总线以及所述管理单元；

所述光模块MCU通过两个第二差分信号总线收发器分别连接所述差分数据总线和所述时钟数据总线，所述第二差分信号总线收发器包括：第四差分发送器、第四接收放大器，其中：所述第四差分发送器连接所述差分数据总线或所述差分时钟总线以及所述光模块MCU；所述第四接收放大器连接所述差分数据总线或所述差分时钟总线以及所述光模块MCU。

4.根据权利要求2或3所述的系统，其特征在于，所述差分信号总线为总线低压差分信号总线，所述第一差分信号总线收发器和所述第二差分信号总线收发器为总线低压差分信号收发器。

5.根据权利要求2或3所述的系统，其特征在于，所述差分信号总线为多点低压差分信号总线，所述第一差分信号总线收发器和所述第二差分信号总线收发器为多点低压差分信号收发器。

6.根据权利要求1所述的系统，其特征在于，连接所述光模块MCU的第二差分信号总线收发器包含于所述光模块中，或者独立于所述光模块以外。

7.一种光模块，其特征在于，所述光模块包括：

8.根据权利要求7所述的光模块，其特征在于，所述差分信号总线收发器包括：

差分发送器，连接所述差分信号总线以及所述光模块MCU；

接收放大器，连接所述差分信号总线以及时钟数据恢复电路；

时钟数据恢复电路，连接所述接收放大器以及所述光模块MCU。

9.根据权利要求7所述的光模块，其特征在于，所述差分信号总线包括差分数据总线和差分时钟总线，所述差分信号总线收发器包括：

差分发送器，连接所述差分数据总线或所述差分时钟总线以及所述光模块MCU；

接收放大器，连接所述差分数据总线或所述差分时钟总线以及所述光模块MCU。

10.根据权利要求7所述的光模块，其特征在于：

所述差分信号总线为总线低压差分信号总线，所述差分信号总线收发器为总线低压差分信号收发器；或者，

所述差分信号总线为多点低压差分信号总线，所述差分信号总线收发器为多点低压差分信号收发器。