CN102447692A

CN102447692A - 用于slpi协议的模拟前端协议转换器/适配器

Info

Publication number: CN102447692A
Application number: CN2011102873009A
Authority: CN
Inventors: L·萨拉; D·拉涅里; K·J·赫尔弗里赫
Original assignee: Maxim Integrated Products Inc
Current assignee: Maxim Integrated Products Inc
Priority date: 2010-09-30
Filing date: 2011-09-15
Publication date: 2012-05-09
Anticipated expiration: 2031-09-15
Also published as: US20120082166A1; US8730978B2; CN102447692B; DE102011082417B4; DE102011082417A1

Abstract

在一个实施例中，用于SLPI PHY的模拟前端(AFE)桥接器包括：AFE LINK侧电路，其具有不符合SLPI PHY技术规范的至少一对差分LINK侧节点；AFE PHY侧电路，其具有符合SLPI PHY技术规范的一对差分PHY侧节点，其中，AFE PHY侧电路耦合到AFE LINK侧电路；以及，耦合到AFE PHY侧电路的终端控制电路。一种将传统LINK电路桥接到SLPI PHY电路的方法包括：使用传统LINK协议与传统LINK电路进行通信；使用SLPY PHY协议在差分对上与SLPI PHY电路进行通信；将传统LINK电路的输出转换成SLPI PHY电路的输入；将SLPI PHY电路的输出转换成传统LINK电路的输入；控制差分对的终端。

Description

用于SLPI协议的模拟前端协议转换器/适配器

背景技术

开放系统互联模型(OSI模型)是国际标准化组织在开放系统互联方面所努力的结果。OSI模型将通信系统再分成称为“层”的多个部分，每层执行概念上类似的功能的集合，这些功能向其上面的层提供服务，并且从其下面的层接收服务。在每一层上，“实例”向其上面的层的实例提供服务并从其下面的层请求服务。

OSI模型具有两个主要部分：被称为“基本参考模型”或“七层模型”的网络的抽象模型和一组具体的协议。这些协议使得一个主机中的实体能够与另一主机中相同层处的对应实体相互作用。

七层模型下的前三层被称为“媒体层”。剩余的四层被称为“主机层”。更具体地说，层1是物理(“PHY”)层，层2是数据链路(“LINK”或者有时“MAC”)层，层3是网络层，层4是传输层，层5是会话层，层6是表示层，以及层7是应用层。

PHY层将LINK层设备连接到诸如光纤或铜线缆之类的物理介质。PHY层通常是通信系统的最复杂的部分，并且其定义了针对设备的电气和物理技术规范。特别地，PHY层定义了设备和诸如铜线缆或光缆之类的传输介质之间的关系。这包括引脚的排列、电压、线缆规格、集线器、中继器、网络适配器、主机总线适配器(存储区域网中使用的HBA)等。

由PHY层执行的主要功能和服务包括：1)到通信介质的连接的建立和终止；2)参与通信资源被共享的过程；以及3)用户设备中的数字数据与在通信网络上发送的相应的信号之间的调制或转换。

PHY层存在于许多接口技术中，例如Wi-Fi、以太网、USB、IrDA、SATA、SDRAM以及闪存接口。例如，PHY芯片被集成到大多数主机中的通用串行总线(USB)或嵌入式系统，并且提供接口的数字和经调制的部分之间的桥接。

图1示出了例如USB接口的LINK层电路SOC 10和PHY层电路ULPIPHY 12。在这个示例中，电路10和电路12使用超低引脚数接口(“ULPI”)技术规范进行通信。首字母缩写“SOC”代表“片上系统”。

SOC 10包括链路逻辑14、ULPI链路封装16和UART 18，所有的这些都耦合到处理器总线20。链路逻辑14通过56线UTMI+总线22耦合到ULPI链路封装，并且UART 18通过线24耦合到ULPI链路封装16。

ULPI PHY 12包括通过UTMI+总线30耦合到一起的ULPI PHY封装逻辑26和UTMI+PHY 28。PHY频率参考32耦合到UTMI+PHY 28。在这个示例中，UTMI+PHY 28的输出包括VBUS、D+、D-、ID和GND。ULPI链路封装还直接耦合到处理器总线20。

ULPI技术规范要求12个引脚或线以将SOC 10和ULPI PHY 12连接。这12个引脚包括STP线34、clk(60MHz)线36、8比特数据总线38(“数据[7:0]”)、DIR线40和NXT线42。ULPI链路封装16使用这12条线或引脚与ULPI PHY封装逻辑26通信。

图2示出了SLPI电路44，其被设计成实现在过去几年一直在开发的被称为串行链路外围接口(“SLPI”)的新的PHY技术规范。串行链路PHY接口(SLPI)技术规范于2010年9月10日作为修订版0.82t被公布，通过引用的方式将其并入本文。发行版本9.0预计于2010年12月发布。

继续参考图2，SLPI电路44包括SOC电路46和PHY电路48。SOC电路46的前端可以具有与图1的SOC 10类似的设计，其中，相同的附图标记对应相同的元件。然而，SOC电路46的后端包括SLPI桥接器(bridge)50，SLPI桥接器50具有符合新SLPI标准的差分输出slpi_dp和slpi_dn。桥接器50包括桥接内核52、差分发射机54、两个差分接收机56和58、空闲/保持电路60以及两个终端电阻62和64。

PHY电路48包括PHY内核66、差分发射机68、两个差分接收机70和72、空闲/保持电路74以及两个终端电阻76和78。PHY电路48还包括PHY定时器80、差分发射机82和差分接收机84。在这个示例中，PHY电路48的输出包括与图1的UTMI+PHY 28相同的引脚或线，即VBUS、D+、D-、ID和GND。

与ULPI技术规范提供的通信系统相比，SLPI技术规范将提供具有多个改进的通信系统，该通信系统包括：1)较低数量的输入线(SLPI的2条相对于ULPI的12条)；2)单端信号(SLPI是完全差分和终止的，其产生较低的辐射、改善的抗扰性和较长的踪迹)；3)较低的功率(例如，SLPI可以使用500μA相对于ULPI的15mA)；4)较少的时序限制(SLPI针对PHY和LINK具有独立的时钟参考)；5)较小的封装(例如，SLPI可以是4x4WLP，而ULPI不能小于5x5WLP)；以及6)对链路到链路(Link-2-Link)通信的本地支持。

由于SLPI与ULPI相比的许多优势，可预见的是，在未来几年中SLPI将最终取代ULPI用于大多数的应用。然而，新的SLPI技术规范需要新的协议和新的电气总线两者(2条线，完全差分，动态终止)，从诸如结合ULPI技术规范使用的低压差分信号(“LVDS”)或微幅差分信号(“RSDS”)之类的任何现有的差分接口无法获得这些。这是很不幸的，因为使用通用输入/输出(“GPIO”)连接例如作为实现ULPI协议的LINK电路的现场可编程门阵列(“FPGA”)是相对容易的，但其没有一个可以被适配成与SLPI电气总线技术规范兼容。因此，配备有GPIO/LVDS/RSDS I/O的FPGA或专用集成电路(ASIC)将无法与SLPI PHY通信。

采用一项新的标准通常要花费数年。在SLPI标准的情况中，可预料的是，在链路(LINK)侧的FPGA和ASIC被修改成适应新的SLPI电气标准之前，由于如上面所给出的其许多优势，SLPI PHY将变得可用。

在阅读下面的说明书以及对绘制的几幅图的研究之后，现有技术的这些和其它限制对本领域的技术人员将变得显而易见。

发明内容

在一个实施例中，通过举例而非限制的侧式给出的一种用于SLPI PHY的模拟前端(“AFE”)桥接器包括：AFE LINK侧电路，其具有不符合SLPIPHY技术规范的至少一对差分LINK侧节点；以及，AFE PHY侧电路，其具有符合SLPI PHY技术规范的一对差分PHY侧节点，其中，AFE PHY侧电路耦合到AFE LINK侧电路。可选地，AFE桥接器可以包括耦合到AFEPHY侧电路的终端控制电路。

在一个实施例中，通过举例而非限制的方式给出的一种将传统LINK电路桥接到SLPI PHY电路的方法包括：使用传统LINK协议与传统LINK电路进行通信；使用SLPY PHY协议在差分对上与SLPI PHY电路进行通信；将传统LINK电路的输出转换成SLPI PHY电路的输入；将SLPI PHY电路的输出转换成传统LINK电路的输入；以及，控制所述差分对的终端。

在一个实施例中，通过举例而非限制的侧式给出的一种桥接装置包括：使用传统LINK协议与传统LINK电路进行通信的模块；使用SLPY PHY协议在差分对上与SLPI PHY电路进行通信的模块；将传统LINK电路的输出转换成SLPI PHY电路的输入的模块；将SLPI PHY电路的输出转换成传统LINK电路的输入的模块；以及，控制所述差分对的终端的模块。

在一个实施例中，通过举例而非限制的侧式给出的一种USB SLPI PHY包括：LINK侧AFE，其包括至少一对不符合SLPI PHY技术规范的差分LINK侧节点；耦合到该AFE的SLPI FSM；以及，耦合到所述SLPI FSM的USB AFE。

在一个实施例中，通过举例而非限制的侧式给出的一种USB电路包括：不符合SLPI PHY协议的传统LINK电路；SLPI PHY电路；以及，耦合在传统LINK电路和SLPI PHY电路之间的SLPI AFE桥接电路(bridgecircuit)。

在一个实施例中，通过举例而非限制的侧式给出的一种USB电路包括：使用传统协议进行通信的传统LINK电路；以及，SLPI PHY电路，其包括耦合到传统LINK电路以使用传统协议进行通信的AFE协议转换电路。

示例性实施例的优点在于SLPI PHY可以与不具有对SLPI总线的本地支持而要求作为USB LINK的FPGA或ASIC一起使用。这允许较早地采用SLPI PHY，以及在利用SLPI PHY的通信系统中的较低成本的替代选择。

另一示例性实施例的优点在于可以将SLPI模拟前端添加到SLPI PHY，以使其与诸如LVDS之类的其它通信接口兼容。该实施例允许经修改的SLPI PHY变得几乎与其它PHY技术规范类型插接兼容。

在阅读下面的说明书以及对绘制的几幅图的研究之后，本文所公开的这些和其它实施例以及优点和其它特征对本领域的技术人员将变得显而易见。

附图说明

现在将参考附图对几个示例性实施例进行描述，其中，用相同的附图标记给出相同的部件。这些示例性实施例旨在举例说明本发明，而非对本发明进行限制。这些附图包括以下图：

图1是示例性的现有技术ULPI LINK和ULPI PHY电路的框图；

图2是示例性的现有技术SLPI LINK和SLPI PHY电路的框图；

图3是示例性的LINK、SLPI AFE和SLPI PHY电路的框图；

图4是另一示例性的LINK、SLPI AFE和SLPI PHY电路的框图；

图5是示例性LINK、SLPI AFE和SLPI PHY电路的框图，其类似于图3，但是除了在SLPI AFE中添加了隔离网络；

图6是在4条线的LVDS上的示例性LINK和SLPI PHY的框图；

图7是在2条线的LVDS电路上的示例性LINK和SLPI PHY的框图；

图8是类似于图6的在4条线的LVDS电路上的、具有隔离网络的示例性LINK和SLPI PHY的框图；以及

图9是可以在某些示例性实施例中使用的示例性终端控制电路的示意图。

具体实施方式

针对现有技术对图1和2进行了描述。然而，针对这两个现有技术的图所描述的电路的部分可以包括在本申请所描述的某些实施例的电路中。

图3是通过举例而非限制的方式给出的USB电路86的框图，该USB电路86包括传统LINK电路88、SLPI AFE桥接电路90和SLPI PHY电路92。传统LINK电路88可以使用例如ASIC或FPGA技术实现，并且使用传统协议即不使用SLPI协议进行通信。例如，传统LINK电路88可以使用GPIO、LVDS和/或RSDS接口进行通信。在这个示例中，传统LINK电路88包括6线LVDS接口，该6线LVDS接口包括：速度(SPEED)线91、SLPI_TXEN线92、LVDS_RXDP线94、LVDS_RXDM线96、LVDS_TXDP线98和LVDS_TXDM线100。降压电阻102耦合在线94和线96之间，并且降压电阻104耦合在线98和线100之间。

SLPI AFE(“模拟前端”)桥接电路90包括：AFE LINK侧电路106、AFE PHY侧电路108和可选的终端控制电路110。在这个非限制性的示例中，AFE LINK侧电路包括两对不符合SLPI PHY技术规范的差分LINK侧节点112和114。在这个示例中，差分LINK侧节点112和节点114符合LVDS接口技术规范。AFE PHY侧电路108包括一对符合SLPI PHY技术规范的差分PHY侧节点116。AFE PHY侧电路108耦合到AFE LINK侧电路106。如由虚线118所表示的，终端控制电路110耦合到AFE PHY侧电路108。将针对图9对终端控制电路110的非限制性示例进行更加详细的讨论。

在这个示例中，AFE LINK侧电路106包括第一差分输出转换器120和第一差分输入转换器122。如本申请所使用的，“差分输出转换器”指的是在一对差分线上从电路(例如，SLPIAFE桥接电路90)输出信号的差分驱动器，“差分输入转换器”指的是将来自一对差分线的差分信号输入到电路中的差分驱动器。

AFE PHY侧电路108包括第二差分输出转换器124和第二差分输入转换器126。在这个示例性实施例中，第一差分输出转换器120耦合到第二差分输入转换器126，并且第一差分输入转换器122耦合到第二差分输出转换器124。

AFE PHY侧电路108还包括一对终端电阻128和130。更具体地说，在这个示例中，第一终端电阻128耦合到该对差分PHY侧节点116中的第一节点132，而第二终端电阻130耦合到该对差分PHY侧节点116中的第二节点134。如稍后将更加详细讨论的，可选的终端控制电路110对第一终端电阻和第二终端电阻的影响进行控制。在这个示例性实施例中，SPEED输入耦合到终端控制电路110，并且SLPI_TXEN输入耦合到AFE PHY侧电路108。

在一个实施例中，通过举例而非限制的方式给出的两对差分LINK侧节点112和114符合LVDS技术规范。例如，节点112携带LVDS_RXDP和LVDS_RXDM信号，并且耦合到第一差分输出转换器120，而节点114携带LVDS_TXDP和LVDS_TXDM信号耦合到第一差分输入转换器122。

SLPI PHY电路92符合前面提到的SLPI PHY技术规范。简单地说，在这个非限制性示例中，SLPI PHY电路92包括：SLPI AFE电路136、终端控制电路140、SLPI FSM电路142和USB AFE电路144。

USB电路86的操作包括SLPI AFE桥接电路90使用诸如LVDS之类的传统LINK协议与传统LINK电路88进行通信。SLPI AFE桥接电路90还使用SLPY PHY协议在差分对116上与SLPI PHY 92进行通信。SLPI AFE桥接电路90将传统LINK电路88的输出转换成SLPI PHY电路92的输入，并且将SLPI PHY电路92的输出转换成所述传统LINK电路88的输入。此外，示例性SLPI AFE桥接电路90控制差分对116的终端。在一个示例性实施例中，对所述终端的控制至少部分地基于USB电路88的传输速度。

图4是通过举例而非限制的方式给出的可供选择的USB电路86’的框图。图4中相同的附图标记对应于图3中相同的附图标记。图3和图4的实施例之间的主要区别在于：在图3的实施例中，传统LINK电路和SLPIAFE桥接电路之间的通信所使用的协议是6线LVDS接口，而在图4的实施例中其是4线BLVDS接口。BLVDS协议需要较少的线(因此需要较少的引脚)，因为用于LVDS的协议需要两个单工差分信号对，而用于BLVDS的协议需要一个双工差分信号对。

在图4的示例中，传统LINK电路88’包括分别在线91和线92上的信号SPEED和信号SLPI_TXEN以及在线146和线148上的双工差分信号LVDS_RXDP和LVDS_RXDM。在这个示例中，两个降压电阻150和152在线146和线148的端部附近处跨接在线146和线148之间。另外在这个示例中，AFE LINK侧电路106’包括耦合到单对差分LINK侧节点158的第一差分输出转换器154和第一差分输入转换器156。USB电路86’以与USB电路86大致相同的方式操作，但是需要更少的连接线。

图5是通过举例而非限制性的方式给出的另一可供选择的USB电路86”的框图。图5中相同的附图标记对应于图3和图4中相同的附图标记。特别地，图5的实施例类似于图3的实施例，但是不同之处在于已将隔离网络160添加到SLPI AFE桥接电路90”。在这个示例性实施例中，隔离网络160将AFE LINK侧电路106和AFE PHY侧电路108相耦合。同样通过举例的方式，隔离网络160将SPEED线91耦合到终端控制电路110，并将SLPI_TXEN线92耦合到AFE PHY侧电路108。

如本领域的技术人员将意识到的，隔离网络160可以采用多种形式。例如，隔离网络可以包括光隔离网络。通过提供诸如隔离网络160之类的隔离网络，传统LINK电路88可以与SLPI PHY 92电隔离，以减少USB电路86”内的噪声、串扰等。

图6是通过举例而非限制性的方式给出的另一可供选择的USB电路162的框图。图6中相同的附图标记对应于前面的图中的相同的附图标记。该示例性实施例包括传统LINK电路88和USB SLPI PHY 92’。SLPI PHY92’包括SLPI FSM 142和USB AFE 144。SLPI FSM 142耦合到LINK侧AFE164，LINK侧AFE 164具有两个不符合SLPI PHY技术规范的差分LINK侧节点112和114。在这个示例中，LINK侧AFE 164包括差分输出转换器166和差分输入转换器168。在这个非限制性示例中，LINK技术规范是4线LVDS技术规范，其被使得仿效LVDS电气连接上的SLPI协议。

图6的实施例具有在不需要SLPI AFE桥接电路的情况下，与传统LINK电路88一起进行操作的优点。该实施例也不需要SPEED和RX/TX信号，减少了线的数量。在替代性的实施例中，可以在LINK侧AFE 164和SLPIFSM 142之间可选地提供具有上述隔离电路的特征的隔离电路165。

图7是通过举例而非限制性的方式给出的另一可供选择的USB电路162’的框图。相同的附图标记对应于前面的图中的相同的附图标记。该示例性实施例包括传统LINK电路88’和USB SLPI PHY 92”。SLPI PHY 92”包括SLPI FSM 142和USB AFE 144。SLPI FSM 142耦合到LINK侧AFE 164’，LINK侧AFE 164’具有单对不符合SLPI PHY技术规范的差分LINK侧节点158。在这个示例中，LINK侧AFE 164’包括差分输出转换器166’和差分输入转换器168’。在这个非限制性示例中，LINK技术规范是2线LVDS，其被使得仿效BLVDS电气连接上的SLPI协议。在替代性的实施例中，如之前所描述的，可以在LINK侧AFE 164’和SLPI FSM 142之间可选地提供隔离电路165。

图8是通过举例而非限制性的方式给出的另一可供选择的USB电路162”的框图。图6”的相同的附图标记对应于前面的图中的相同的附图标记。除了将隔离网络166插在差分对线112和114中以外，该示例性实施例非常类似于图6的实施例。上面已提到了电隔离的某些示例性优点。由于隔离网络在传统LINK电路88和SLPI PHY 92’的电路之外，因此可以方便地采用诸如变压器之类的磁隔离技术。可供选择地，还可以方便地使用其它隔离技术。

图9是示例性并且可选的终端电路110的示意图。图9中相同的附图标记对应于前面的图中的相同的附图标记。通过举例而非限制性的方式给出的终端电路110包括：S/R触发器(flip-flop)170、与(AND)门180以及电子开关182。作为输入，到触发器170的S输入具有SLPI HS分组上升沿。到触发器170的R输入耦合到SLPI HS分组EOP。AND门180的一个输入耦合到SPEED线90，而AND门180的另一输入耦合到触发器180的Q输出。如由虚线118所示出的，AND门180的输出控制电子开关182。电子开关(其可以方便地为MOSFET晶体管)耦合在终端电阻128和终端电阻130之间以控制设备的终端阻抗。

如下面所说明的，可以提供终端电路110以减少设备的功耗。如本领域的技术人员所意识到的，还可以采用其它电路来达到此目的。此外，可以省去终端电路110以降低设备的成本，尤其当设备要在具有固有的较低的功耗率的模式下使用时。

在这个示例中，终端控制110按以下方式操作。在FS中，终端总是被断开以省电。在HS中，以这样的方式对终端进行动态控制，以使得一检测到某些SLPI业务(traffic)便将其连接，以及在检测到分组结束(EOP)之后的适当的时刻将其断开。这具有令人满意的影响，即，仅当这样做是最为有利时，例如，在出于诸如发送USB数据或在HS处执行寄存器文件访问之类的目的传送SLPI分组的期间，才使用流入到终端电阻128和130的附加的DC电流。

然而应注意的是，在某些示例性实施例中，SPEED和TX_EN信号可以由LINK直接控制，在其它示例中，这些信号可以由另一接口例如作为非限制性示例的I2C接口来控制。在这个示例中，可以利用例如通过I2C接口对例如SLPI AFE桥接器的寄存器文件的专用比特进行写操作来共同地和/或独立地控制上述信号。因此，这种配置允许多种组合，例如，SPEED信号可以被直接地控制，而TX_EN信号可以由I2C控制，或者TX_EN信号可以被直接地控制而SPEED信号可以由I2C控制，或者SPEED信号和TX_EN信号均可以由I2C控制。应注意到的是，除了I2C接口之外，还有可以用于灵活地控制诸如SPEED和TX_EN之类的信号的多种接口标准，SPI接口是另一非限制性的示例。

虽然已使用特定的术语和设备对各个实施例进行了描述，但这种描述仅是出于举例说明的目的。所使用的语言是描述性语言而非限制性的。应理解的是，在不背离下面的权利要求中给出的本发明的精神或范围的前提下，本领域的普通技术人员可以做出改变和变更。另外，应理解的是，各个其它实施例的各个方面可以整个或部分地互换。因此，旨在没有限制或禁止反悔的前提下，依据本发明的实质精神和范围对权利要求进行解释。

Claims

1.一种用于SLPI PHY的模拟前端桥接器包括：

AFE LINK侧电路，其具有不符合SLPI PHY技术规范的至少一对差分LINK侧节点；以及

AFE PHY侧电路，其具有符合SLPI PHY技术规范的一对差分PHY侧节点，其中，所述AFE PHY侧电路耦合到所述AFE LINK侧电路。

2.根据权利要求1所述的用于SLPI PHY的模拟前端桥接器，还包括：耦合到所述AFE PHY侧电路的终端控制电路。

3.根据权利要求2所述的用于SLPI PHY的模拟前端桥接器，其中，所述AFE LINK侧电路包括第一差分输出转换器和第一差分输入转换器，并且其中，所述AFE PHY侧电路包括第二差分输出转换器和第二差分输入转换器。

4.根据权利要求3所述的用于SLPI PHY的模拟前端桥接器，其中，所述第一差分输出转换器耦合到所述第二差分输入转换器，并且其中，所述第一差分输入转换器耦合到所述第二差分输出转换器。

5.根据权利要求4所述的用于SLPI PHY的模拟前端桥接器还包括：

第一终端电阻，其将所述第二差分输出转换器耦合到所述一对差分PHY侧节点中的第一节点；以及

第二终端电阻，其将所述第二差分输出转换器耦合到所述一对差分PHY侧节点中的第二节点。

6.根据权利要求5所述的用于SLPI PHY的模拟前端桥接器，其中，所述终端控制电路控制所述第一终端电阻和所述第二终端电阻。

7.根据权利要求6所述的用于SLPI PHY的模拟前端桥接器，还包括：耦合到所述终端控制电路的SPEED输入和耦合到所述AFE PHY侧电路的SLPI_TXEN输入。

8.根据权利要求7所述的用于SLPI PHY的模拟前端桥接器，其中，所述至少一对差分LINK侧节点符合LVDS技术规范。

9.根据权利要求8所述的用于SLPI PHY的模拟前端桥接器，其中，所述AFE LINK侧电路具有两对差分LINK侧节点，所述两对差分LINK侧节点包括：携带耦合到所述第一差分输出转换器的LVDS_RXDP信号和LVDS_RXDM信号的第一对差分LINK侧节点，以及携带耦合到所述第一差分输入转换器的LVDS_TXDP信号和LVDS_TXDM信号的第二对差分LINK侧节点。

10.根据权利要求7所述的用于SLPI PHY的模拟前端桥接器，其中，所述至少一对差分LINK侧节点符合BLVDS技术规范。

11.根据权利要求10所述的用于SLPI PHY的模拟前端桥接器，其中，所述AFE LINK侧电路具有携带耦合到所述第一差分输出转换器和所述第一差分输入转换器的LVDS_RXDP信号和LVDS_RXDM信号的单对差分LINK侧节点。

12.根据权利要求7所述的用于SLPI PHY的模拟前端桥接器，其中，所述AFE PHY侧电路通过隔离网络耦合到所述AFE LINK侧电路。

13.一种将传统LINK电路桥接到SLPI PHY电路的方法，包括：

使用传统LINK协议与传统LINK电路进行通信；

使用SLPY PHY协议在差分对上与SLPI PHY电路进行通信；

将所述传统LINK电路的输出转换成所述SLPI PHY电路的输入；

将所述SLPI PHY电路的输出转换成所述传统LINK电路的输入；以及

控制所述差分对的终端。

14.根据权利要求13所述的将传统LINK电路桥接到SLPI PHY电路的方法，其中，控制终端是基于所述传统LINK电路和所述SLPI PHY电路之间的传输速度的。

15.根据权利要求14所述的将传统LINK电路桥接到SLPI PHY电路的方法，还包括：将所述传统LINK电路与所述SLPI PHY电路电隔离。

16.根据权利要求15所述的将传统LINK电路桥接到SLPI PHY电路的方法，其中，到所述传统LINK电路的接口是6线LVDS接口和4线BLVDS接口中的一种。

17.一种桥接装置，包括：

使用传统LINK协议与传统LINK电路进行通信的模块；

使用SLPY PHY协议在差分对上与SLPI PHY电路进行通信的模块；

将所述传统LINK电路的输出转换成所述SLPI PHY电路的输入的模块；

将所述SLPI PHY电路的输出转换成所述传统LINK电路的输入的模块；以及

控制所述差分对的终端的模块。

18.根据权利要求17所述的桥接装置，其中，所述控制终端的模块是基于所述传统LINK电路和所述SLPI PHY电路之间的传输速度的。

19.根据权利要求18所述的桥接装置，还包括隔离网络。

20.根据权利要求19所述的桥接装置，其中，所述与传统LINK电路进行通信的模块包括6线LVDS接口和4线BLVDS接口中的一种。

21.一种USB SLPI PHY，包括：

LINK侧AFE，其包括不符合SLPI PHY技术规范的至少一对差分LINK侧节点；

SLPI FSM，其耦合到所述AFE；以及

USB AFE，其耦合到所述SLPI FSM。

22.根据权利要求21所述的USB SLPI PHY，其中，所述LINK侧AFE包括差分输出转换器和差分输入转换器。

23.根据权利要求22所述的USB SLPI PHY，其中，所述至少一对差分LINK侧节点符合LVDS技术规范。

24.根据权利要求23所述的USB SLPI PHY，其中，所述至少一对差分LINK侧节点包括：具有耦合到所述差分输出转换器的LVDS_RXDP节点和LVDS_RXDM节点的第一对差分LINK侧节点，以及具有耦合到所述差分输入转换器的LVDS_TXDP节点和LVDS_TXDM节点的第二对差分LINK侧节点。

25.根据权利要求22所述的USB SLPI PHY，其中，所述至少一对差分LINK侧节点符合BLVDS技术规范。

26.根据权利要求25所述的USB SLPI PHY，其中，所述至少一对差分LINK侧节点是单对差分LINK侧节点，所述单对差分LINK侧节点包括耦合到所述差分输出转换器和所述差分输入转换器的LVDS_RXDP节点和LVDS_RXDM节点。

27.一种USB电路，包括：

不符合SLPI PHY协议的传统LINK电路；

SLPI PHY电路；以及

耦合在所述传统LINK电路和所述SLPI PHY电路之间的SLPI AFE桥接电路。

28.根据权利要求27所述的USB电路，其中，所述LINK电路，其中，到所述传统LINK电路的接口是6线LVDS接口和4线BLVDS接口中的一种。

29.根据权利要求28所述的USB电路，其中，所述SLPI AFE桥接电路包括隔离网络。

30.根据权利要求28所述的USB电路，还包括：配置在所述传统LINK电路和所述SLPI AFE桥接电路之间的隔离网络。

31.根据权利要求28所述的USB电路，还包括：耦合在所述接口的两条线之间的至少一个降压电阻。

32.一种USB电路，包括：

使用传统协议进行通信的传统LINK电路；以及

SLPI PHY电路，其包括耦合到所述传统LINK电路以使用所述传统协议进行通信的AFE协议转换电路。

33.根据权利要求32所述的USB电路，其中，到所述传统LINK电路的接口是4线LVDS接口和2线BLVDS接口中的一种。

34.根据权利要求33所述的USB电路，其中，所述SLPI PHY电路包括隔离网络。

35.根据权利要求34所述的USB电路，还包括：配置在所述传统LINK电路和所述SLPI PHY电路之间的隔离网络。

36.根据权利要求33所述的USB电路，还包括：耦合在所述接口的两条线之间的至少一个降压电阻。