CN204719747U - 串行外设接口的兼容设备、串行外设接口及主机设备 - Google Patents
串行外设接口的兼容设备、串行外设接口及主机设备 Download PDFInfo
- Publication number
- CN204719747U CN204719747U CN201520428800.3U CN201520428800U CN204719747U CN 204719747 U CN204719747 U CN 204719747U CN 201520428800 U CN201520428800 U CN 201520428800U CN 204719747 U CN204719747 U CN 204719747U
- Authority
- CN
- China
- Prior art keywords
- input terminal
- peripheral interface
- serial peripheral
- output
- operation module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
本实用新型涉及一种串行外设接口的兼容设备、串行外设接口及主机设备。串行外设接口的兼容设备包括逻辑运算模块、输入引脚和输出引脚，输出引脚分别连接主机设备的输出端和逻辑运算模块的第一输入端，输入引脚连接逻辑运算模块的第二输入端，且第一输入端和第二输入端均连接高电平，逻辑运算模块的输出端连接主机设备的输入端。逻辑运算模块通过第一输入端连接高电平、第二输入端接收从机设备的从机信号或者第一输入端接收从机信号、第二输入端连接高电平，将从机信号输出至主机设备的输入端。逻辑运算模块还通过主机设备的输出端连接输出引脚，将主机信号输出至输出引脚，实现了对三线模式和四线模式的兼容，提高了主机设备的灵活运用性。
Description
技术领域
本实用新型涉及通信技术领域，特别是涉及一种串行外设接口的兼容设备、串行外设接口及主机设备。
背景技术
SPI(Serial Peripheral Interface串行外设接口)是一种高速的、全双工、同步的通信总线，用于主机设备和从机设备之间的通信。SPI需要占用主机设备芯片管脚的四根线，包括MOSI(Master Output/Slave Input主机输出/从机输入)、MISO(Master Input/Slave Output主机输入/从机输出)、CS和SCLK，其中CS为片选信号管脚，片选信号是由主机设备控制从机设备是否选中的使能信号；SCLK为时钟信号管脚，由主机设备产生时钟信号。
SPI的工作模式包括四线模式和三线模式，四线模式下使用上述四根线，三线模式下MOSI与MISO管脚短路，即MOSI与MISO合并成一条线，既用于主机输入、从机输出，又用于从机输出。但是主机设备的控制机制在四线模式和三线模式下存在差异，因此，一旦主机设备定型后，只能支持一种模式的串行外设接口，使得主机设备的灵活运用性不高。
实用新型内容
基于此，有必要针对上述问题，提供一种兼容三线模式和四线模式的串行外设接口的兼容设备、串行外设接口及主机设备。
一种串行外设接口的兼容设备，包括逻辑运算模块、输入引脚和输出引脚，所述输出引脚分别连接主机设备的输出端和所述逻辑运算模块的第一输入端，所述输入引脚连接所述逻辑运算模块的第二输入端，且所述逻辑运算模块的第一输入端和第二输入端均连接高电平，所述逻辑运算模块的逻辑输出端连接所述主机设备的输入端；
所述逻辑运算模块通过所述第一输入端连接高电平、第二输入端接收从机设备的从机信号或者所述逻辑运算模块通过所述第一输入端接收所述从机信号、第二输入端连接高电平，将所述从机信号输出至所述主机设备的输入端；
所述逻辑运算模块还通过所述主机设备的输出端连接输出引脚，将主机信号输出至输出引脚。
一种串行外设接口，包括上述的串行外设接口的兼容设备。
一种主机设备，包括上述的串行外设接口的兼容设备。
一种主机设备，包括上述的串行外设接口。
上述串行外设接口的兼容设备、串行外设接口及主机设备，逻辑运算模块通过连接主机设备的输出端和输入端，实现将主机设备的输出端的主机信号输出至输出引脚以发送至从机设备，将从机信号输出至主机设备的输入端以使主机设备接收从机信号，即主机设备的输出端单独负责主机信号的输出，主机设备的输入端单独负责从机信号的接收，从而主机设备的同一套控制机制可以同时用于串行外设接口的三线模式和四线模式，提高了主机设备的灵活运用性。
附图说明
图1为本实用新型串行外设接口的兼容设备的结构示意图；
图2为串行外设接口的四线模式的连接示意图；
图3为串行外设接口的四线模式下串行外设接口的兼容设备的工作示意图；
图4为串行外设接口的三线模式的连接示意图；
图5串行外设接口的三线模式下串行外设接口的兼容设备的工作示意图。
具体实施方式
参考图1，本实用新型较佳实施例的一种串行外设接口的兼容设备，包括逻辑运算模块110、输出引脚130和输入引脚150，输出引脚130分别连接主机设备的输出端A和逻辑运算模块110的第一输入端a，输入引脚150连接逻辑运算模块110的第二输入端b，且逻辑运算模块110的第一输入端a和第二输入端b均连接高电平，逻辑运算模块110的逻辑输出端c连接主机设备的输入端B。
逻辑运算模块110通过第一输入端a连接高电平、第二输入端b接收从机设备的从机信号或者逻辑运算模块110通过第一输入端a接收从机信号、第二输入端b连接高电平，将从机信号输出至主机设备的输入端B。逻辑运算模块110还通过主机设备的输出端A连接输出引脚130，将主机信号输出至输出引脚130。
其中一实施例中，逻辑运算模块110包括逻辑与门电路，逻辑与门电路的两个输入端分别为第一输入端a和第二输入端b，逻辑与门电路的与门输出端为逻辑运算模块110的逻辑输出端c。通过逻辑与门电路对第一输入端a和第二输入端b输入的信号进行与运算后输出，当第一输入端a为高电平时，逻辑与门电路的输出信号为第二输入端b接收的信号，当第二输入端b为高电平时，逻辑与门电路的输出信号为第一输入端a接收的信号，因此，不管是第一输入端a接收从机信号还是第二输入端b接收从机信号，都可以实现将从机信号输出至主机设备的输入端B，实现了串行外设接口三线模式与四线模式的兼容。
其中一实施例中，第一输入端a通过第一上拉电阻114连接高电平。具体地，第二输入端b通过第二上拉电阻116连接高电平。可以理解，在其他实施例中，第一输入端a和第二输入端b还可以通过其他方式连接高电平。
具体地，主机设备为SPI主机设备，从机设备为SPI从机设备。主机设备和设备支持串行外设接口。
其中一实施例中，参考图2，主机设备与从机设备通过四线模式的串行外设接口连接，具体地，SPI主机设备与SPI从机设备通过四线模式的串行外设接口连接。具体地，四线模式下，串行外设接口包括CS、SCLK、MOSI和MISO四条信号线。其中，CS线、SCLK线、MOSI线和MISO线分别连接主机设备的四个引脚。
参考图3，主机设备的输出端A和逻辑运算模块110的第一输入端a通过输出引脚130连接串行外设接口的MOSI线，逻辑运算模块110的第一输入端a还连接高电平，逻辑运算模块110的第二输入端b通过输入引脚150连接串行外设接口的MISO线。
逻辑运算模块110通过第一输入端a连接高电平、第二输入端b连接从机信号，将从机信号输出至主机设备的输入端B，通过主机设备的输出端A连接输出引脚130，将主机信号输出至输出引脚130。当主机设备需要输出主机信号的时候，主机信号从主机设备的输出端A输出至输出引脚130，通过输出引脚130连接的MOSI线传输至从机设备，实现了四线模式下主机信号的输出。当主机设备需要接收从机信号的时候，逻辑与门电路的第一输入端a由于上拉电阻的原因一直是高电平，主机设备的输出端A为高阻状态，第二输入端b通过连接输入引脚150接收MISO线发送的从机信号；逻辑与门电路的逻辑输出端c的输出信号等于第二输入端b的输入信号，这样就实现了四线模式下的从机信号的输入。
其中一实施例中，参考图4，主机设备与从机设备通过三线模式的串行外设接口连接，具体地，SPI主机设备与SPI从机设备通过三线模式的串行外设接口连接。具体地，三线模式下，串行外设接口包括CS、SCLK和MOSI/MISO三条信号线。其中，CS线和SCLK线分别连接主机设备的两个引脚，MOSI线和MISO线共用主机设备的一个引脚。
参考图5，逻辑与门电路的第一输入端a和主机设备的输出端A通过输出引脚130连接串行外设接口的MOSI线/MISO线，第二输入端b处于悬空状态。
逻辑运算模块110通过第一输入端a接收从机信号、第二输入端b连接高电平，将从机信号输出至主机设备的输入端B，通过主机设备的输出端A连接输出引脚130，将主机信号输出至输出引脚130。当主机设备需要输出主机信号的时候，主机信号从主机设备的输出端A输出至输出引脚130，通过输出引脚130连接的MOSI线传输至从机设备，实现了三线模式下主机信号的输出。当主机设备需要接收从机信号的时候，MISO线通过连接输出引脚130将从机信号输出至第一输入端a；由于第二输入端b外部悬空，而内部连接上拉电阻，逻辑与门电路的第二输入端b则一直是高电平，所以逻辑与门电路的逻辑输出端c的输出信号等于第一输入端a的输入信号，这样就实现了三线模式下的从机信号的输入。
上述的一种串行外设接口的兼容设备，逻辑运算模块110通过连接主机设备的输出端A和输入端B，实现将主机设备的输出端A的主机信号输出至输出引脚130以发送至从机设备，将从机信号输出至主机设备的输入端B以使主机设备接收从机信号，即主机设备的输出端A单独负责主机信号的输出，主机设备的输入端B单独负责从机信号的接收，从而主机设备的同一套控制机制可以同时用于串行外设接口的三线模式和四线模式，提高了主机设备的灵活运用性。
一种串行外设接口，包括上述的串行外设接口的兼容设备。
一种主机设备，包括上述的串行外设接口的兼容设备。
一种主机设备，包括上述的串行外设接口。
上述的串行外设接口和主机设备，同样可以兼容三线模式和四线模式，提高了主机设备的灵活运用性。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种串行外设接口的兼容设备，其特征在于，包括逻辑运算模块、输入引脚和输出引脚，所述输出引脚分别连接主机设备的输出端和所述逻辑运算模块的第一输入端，所述输入引脚连接所述逻辑运算模块的第二输入端，且所述逻辑运算模块的第一输入端和第二输入端均连接高电平，所述逻辑运算模块的逻辑输出端连接所述主机设备的输入端；
所述逻辑运算模块通过所述第一输入端连接高电平、第二输入端接收从机设备的从机信号或者所述逻辑运算模块通过所述第一输入端接收所述从机信号、第二输入端连接高电平，将所述从机信号输出至所述主机设备的输入端；
所述逻辑运算模块还通过所述主机设备的输出端连接输出引脚，将主机信号输出至输出引脚。
2.根据权利要求1所述的串行外设接口的兼容设备，其特征在于，所述主机设备与所述从机设备通过四线模式的串行外设接口连接；
所述逻辑运算模块通过所述第一输入端连接高电平、第二输入端连接所述从机信号，将所述从机信号输出至所述主机设备的输入端，通过所述主机设备的输出端连接输出引脚，将主机信号输出至输出引脚。
3.根据权利要求1所述的串行外设接口的兼容设备，其特征在于，所述主机设备与所述从机设备通过三线模式的串行外设接口连接；
所述逻辑运算模块通过所述第一输入端接收所述从机信号、第二输入端连接高电平，将所述从机信号输出至所述主机设备的输入端，通过所述主机设备的输出端连接输出引脚，将主机信号输出至输出引脚。
4.根据权利要求1所述的串行外设接口的兼容设备，其特征在于，所述第一输入端通过第一上拉电阻连接高电平。
5.根据权利要求1所述的串行外设接口的兼容设备，其特征在于，所述第二输入端通过第二上拉电阻连接高电平。
6.根据权利要求1所述的串行外设接口的兼容设备，其特征在于，所述逻辑运算模块包括逻辑与门电路，所述逻辑与门电路的两个输入端分别为所述第一输入端和第二输入端，所述逻辑与门电路的与门输出端为所述逻辑运算模块的所述逻辑输出端。
7.根据权利要求1所述的串行外设接口的兼容设备，其特征在于，所述主机设备为SPI主机设备，所述从机设备为SPI从机设备。
8.一种串行外设接口，其特征在于，包括权利要求1-7中任意一项所述的串行外设接口的兼容设备。
9.一种主机设备，其特征在于，包括如权利要求1-7任意一项所述的串行外设接口的兼容设备。
10.一种主机设备，其特征在于，包括如权利要求8所述的串行外设接口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520428800.3U CN204719747U (zh) | 2015-06-18 | 2015-06-18 | 串行外设接口的兼容设备、串行外设接口及主机设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520428800.3U CN204719747U (zh) | 2015-06-18 | 2015-06-18 | 串行外设接口的兼容设备、串行外设接口及主机设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204719747U true CN204719747U (zh) | 2015-10-21 |
Family
ID=54318723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520428800.3U Expired - Lifetime CN204719747U (zh) | 2015-06-18 | 2015-06-18 | 串行外设接口的兼容设备、串行外设接口及主机设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204719747U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104978294A (zh) * | 2015-06-18 | 2015-10-14 | 珠海市杰理科技有限公司 | 串行外设接口的兼容设备、串行外设接口及主机设备 |
-
2015
- 2015-06-18 CN CN201520428800.3U patent/CN204719747U/zh not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104978294A (zh) * | 2015-06-18 | 2015-10-14 | 珠海市杰理科技有限公司 | 串行外设接口的兼容设备、串行外设接口及主机设备 |
| CN104978294B (zh) * | 2015-06-18 | 2018-11-16 | 珠海市杰理科技股份有限公司 | 串行外设接口的兼容设备、串行外设接口及主机设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9952996B2 (en) | Devices and methods for providing concurrent superspeed communication and four-lane displayport communication via a USB type-C receptacle | |
| CN110413552B (zh) | 双TypeC接口盲插识别方法、装置、设备及存储介质 | |
| CN102629241B (zh) | 一种i2c总线隔离电路及i2c总线系统 | |
| CN108780430B (zh) | 通过交替模式连接发送通用串行总线(usb)数据 | |
| CN208044591U (zh) | 一种sata与pcie共用的转接装置及服务器 | |
| CN108513688A (zh) | 一种转接装置以及设备识别方法和设备识别装置 | |
| US20120054392A1 (en) | Data read and write device and method for usb ports of 1-wire devices | |
| CN204719747U (zh) | 串行外设接口的兼容设备、串行外设接口及主机设备 | |
| CN105281782B (zh) | 通用串行器架构 | |
| US9547615B2 (en) | Peripheral protocol negotiation | |
| CN204721475U (zh) | 一种控制电路 | |
| CN104978294B (zh) | 串行外设接口的兼容设备、串行外设接口及主机设备 | |
| TWI648636B (zh) | C型通用序列匯流排傳輸線及傳輸裝置 | |
| CN102545953B (zh) | Uart功能扩展电路及其控制方法 | |
| CN104142905A (zh) | 一种扩展集成电路总线iic的方法及设备 | |
| CN108804361A (zh) | 一种基于vpx总线架构的pcie交换装置 | |
| CN204408496U (zh) | 一种信号传输电路 | |
| CN103645689B (zh) | 一种基于差分信号的单总线传输装置 | |
| CN203733110U (zh) | 内部整合电路与其控制电路 | |
| CN205581857U (zh) | 一种实现spi总线上存在多个主设备的装置 | |
| CN204652542U (zh) | 一种基于mtk平台的usb扩展电路 | |
| CN106531217A (zh) | 用于可编程逻辑器件中的flash器件编程方法及系统 | |
| CN105260335A (zh) | 扩展光接口的数据处理系统及方法 | |
| CN108932210B (zh) | 串行周边接口的数据传送装置与数据接收装置 | |
| TWM321548U (en) | Control device for level shift of IIC |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP03 | Change of name, title or address |
Address after: 519085 Guangdong city of Zhuhai province Jida West Road No. 107 Building 9 Building (1-4) Patentee after: ZHUHAI JIELI TECHNOLOGY Co.,Ltd. Address before: 519085 Guangdong city of Zhuhai province Jida West Road No. 107 Building 9 Building Patentee before: ZHUHAI JIELI TECHNOLOGY Co.,Ltd. |
|
| CP02 | Change in the address of a patent holder |
Address after: 519000 No. 333, Kexing Road, Xiangzhou District, Zhuhai City, Guangdong Province Patentee after: ZHUHAI JIELI TECHNOLOGY Co.,Ltd. Address before: Floor 1-107, building 904, ShiJiHua Road, Zhuhai City, Guangdong Province Patentee before: ZHUHAI JIELI TECHNOLOGY Co.,Ltd. |
|
| CP02 | Change in the address of a patent holder | ||
| CX01 | Expiry of patent term |
Granted publication date: 20151021 |