CN205581857U - 一种实现spi总线上存在多个主设备的装置 - Google Patents
一种实现spi总线上存在多个主设备的装置 Download PDFInfo
- Publication number
- CN205581857U CN205581857U CN201521069204.7U CN201521069204U CN205581857U CN 205581857 U CN205581857 U CN 205581857U CN 201521069204 U CN201521069204 U CN 201521069204U CN 205581857 U CN205581857 U CN 205581857U
- Authority
- CN
- China
- Prior art keywords
- main equipment
- equipment
- spi
- bus
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Bus Control (AREA)
Abstract
本实用新型公开了一种实现SPI总线上存在多个主设备的装置：包括多个主设备，所述多个主设备通过串行外设接口SPI与一个从设备相连接，所述每个主设备与串行外设接口SPI之间设置有逻辑芯片。本装置是通过简单的电路设计实现SPI总线上存在多个主设备，并且可以彼此独立的对从设备进行控制的方法，做到各个主设备彼此隔离不受影响。
Description
技术领域
本实用新型涉及电路控制领域，尤其涉及一种实现SPI总线上存在多个主设备的装置。
背景技术
标准的SPI总线定义了一主多从的工作模式，但是在系统应用中，信息管理越来越集中，越来越多出现多个主设备需要分时的访问从设备的情况，如果简单地将多个主设备挂接在一条总线上，会出现时序的混乱，数据的异常，即使各个主设备之间可以分时的使用总线，也存在某一个主设备异常导致总线电平不可控的情况，所以一种实现SPI总线上存在多个主设备，并且可以彼此独立的对从设备进行控制的可靠方法在实际应用中变得越来越有价值。
实用新型内容
本实用新型公开了一种实现SPI总线上存在多个主设备的装置：包括多个主设备，所述多个主设备通过串行外设接口SPI与一个从设备相连接，所述每个主设备与串行外设接口SPI之间设置有逻辑芯片。
所述串行外设接口SPI的SS选通信号线、CLK时钟输出信号线、MOSI数据线和MISO数据线与从设备端相连接，所述串行外设接口SPI的CS线、CLK线、TX线和RX线与逻辑芯片端相连接。
所述逻辑芯片采用型号为74HC125的四路驱动芯片。
由于采用了上述技术方案，本实用新型提供的一种实现SPI总线上存在多个主设备的装置，是通过简单的电路设计实现SPI总线上存在多个主设备，并且可以彼此独立的对从设备进行控制的方法，做到各个主设备彼此隔离不受影响。主要适用于信号网络比较复杂的系统使用，由于其结构简单，不仅便于生产，而且成本非常低廉适于广泛推广。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型的结构示意图；
图2(a)为本实用新型的电路原理图；
图2(b)为本实用新型的电路原理图；
图2(c)为本实用新型的电路原理图；
图2(d)为本实用新型的电路原理图
具体实施方式
为使本实用新型的技术方案和优点更加清楚，下面结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚完整的描述：
如图1所示的一种实现SPI总线上存在多个主设备的装置,包括多个主设备1，多个主设备1通过串行外设接口SPI与一个从设备2相连接，每个主设备1与串行外设接口SPI之间设置有逻辑芯片3。
串行外设接口SPI是一种全双工通讯总线，同步数据传输，MOSI(主输出从输入数据线)、MISO(主输入从输出数据线)、CLK(主输出同步时钟线)和SS(从设备片选使能线)四线组成。通过将需要的从机的SS引脚拉低，主机启动一次通讯过程。主机和从机将需要发送的数据放入相应的移位寄存器。主机在SCK引脚上产生时钟脉冲以交换数据。主机的数据从主机的MOSI移出，从从机的MOSI移入；从机的数据从从机的MISO移出，从主机的MISO移入。主机通过将从机的SS拉高实现与从机的同步。
如图2(a)、图2(b)、图2(c)和图2(d)所示，所述串行外设接口SPI的SS选通信号线、CLK时钟输出信号线、MOSI数据线和MISO数据线与从设备2端相连接，所述串行外设接口SPI的CS线、CLK线、TX线和RX线与逻辑芯片3端相连接。
所述逻辑芯片3采用型号为74HC125的四路驱动芯片。我们可以用74系列逻辑芯片将各个主设备隔离开，然后将逻辑芯片的输出挂接在总线上，分时控制从设备2。当某一个主设备1获得总线的使用权时，才将逻辑芯片3使用，因为逻辑芯片3相比较来说比较可靠，即使总线上某一主控设备1出现异常，逻辑芯片3也可以将它和总线断开，不会影响其他设备正常使用总线，这样就可靠很多。电路中74HC125四路驱动芯片，三态输出。在每一个主设备1与总线间增加一片74HC125做隔离，74HC125的使能管脚上拉。当主设备1没有得到总线控制权时，74HC125输出高阻，总线不会受本主设备影响；当主设备1得知自己获得总线的控制权时，74HC125使能，主设备1可以正常读写从设备2。
以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，根据本实用新型的技术方案及其实用新型构思加以等同替换或改变，都应涵盖在本实用新型的保护范围之内。
Claims (3)
1.一种实现SPI总线上存在多个主设备的装置，其特征在于：包括多个主设备(1)，所述多个主设备(1)通过串行外设接口SPI与一个从设备(2)相连接，所述每个主设备(1)与串行外设接口SPI之间设置有逻辑芯片(3)。
2.根据权利要求1所述的一种实现SPI总线上存在多个主设备的装置，其特征还在于：所述串行外设接口SPI的SS选通信号线、CLK时钟输出信号线、MOSI数据线和MISO数据线与从设备(2)端相连接，所述串行外设接口SPI的CS线、CLK线、TX线和RX线与逻辑芯片(3)端相连接。
3.根据权利要求1所述的一种实现SPI总线上存在多个主设备的装置，其特征还在于：所述逻辑芯片(3)采用型号为74HC125的四路驱动芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201521069204.7U CN205581857U (zh) | 2015-12-18 | 2015-12-18 | 一种实现spi总线上存在多个主设备的装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201521069204.7U CN205581857U (zh) | 2015-12-18 | 2015-12-18 | 一种实现spi总线上存在多个主设备的装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205581857U true CN205581857U (zh) | 2016-09-14 |
Family
ID=56881927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201521069204.7U Active CN205581857U (zh) | 2015-12-18 | 2015-12-18 | 一种实现spi总线上存在多个主设备的装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205581857U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107301138A (zh) * | 2017-06-01 | 2017-10-27 | 深圳震有科技股份有限公司 | 一种串行总线桥接方法及串行总线系统 |
-
2015
- 2015-12-18 CN CN201521069204.7U patent/CN205581857U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107301138A (zh) * | 2017-06-01 | 2017-10-27 | 深圳震有科技股份有限公司 | 一种串行总线桥接方法及串行总线系统 |
| CN107301138B (zh) * | 2017-06-01 | 2019-05-17 | 深圳震有科技股份有限公司 | 一种串行总线桥接方法及串行总线系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005228311A (ja) | 開放形コアプロトコルを基盤とするバスシステム | |
| CN103454996A (zh) | 主从机系统及其控制方法 | |
| CN105446930A (zh) | 一种单选择端spi主从式多机双向通信方法 | |
| US20160196232A1 (en) | Commissioning Method, Master Control Board, and Service Board | |
| CN104657303B (zh) | 单总线数据通信方法 | |
| CN104933004A (zh) | 使用spi总线扩展cpu模块的系统及方法 | |
| CN105373511B (zh) | 一种与多个光模块可同时通信的装置和方法 | |
| CN104834620A (zh) | 串行外设接口spi总线电路、实现方法以及电子设备 | |
| Liu et al. | IP design of universal multiple devices SPI interface | |
| CN108052473A (zh) | 串行通信装置 | |
| CN105786741B (zh) | 一种soc高速低功耗总线及转换方法 | |
| CN205581857U (zh) | 一种实现spi总线上存在多个主设备的装置 | |
| CN107370651B (zh) | 一种spi从机之间的通信方法 | |
| CN104133792B (zh) | 精简串行总线通信方法及系统 | |
| CN110888831B (zh) | 一种多电源域异步通信装置 | |
| CN107239423A (zh) | 一种基于扩展iic接口的装置 | |
| CN102123068A (zh) | 一种交调仪多总线通信系统 | |
| CN209118268U (zh) | 一种高鲁棒性spi总线驱动电路 | |
| CN208128284U (zh) | 一种基于s698pm的以太网转多路同步串口接口通讯设备 | |
| CN106199177A (zh) | 用于电能表的通用接口 | |
| CN207367195U (zh) | 一种iic接口扩展板 | |
| CN207543138U (zh) | 一种多工业总线的数据传输系统 | |
| CN206627797U (zh) | 一种基于Modbus的多路数据采集系统 | |
| CN201793290U (zh) | 提升机行程指示装置 | |
| TWI648636B (zh) | C型通用序列匯流排傳輸線及傳輸裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |