DE102011082417B4

DE102011082417B4 - Analoger frontend-protokoll-konverter/adapter für slpi-protokoll

Info

Publication number: DE102011082417B4
Application number: DE102011082417.0A
Authority: DE
Inventors: Leonardo Sala; Danilo Ranieri; Kenneth Jay Helfrich
Original assignee: Maxim Integrated Products Inc
Current assignee: Maxim Integrated Products Inc
Priority date: 2010-09-30
Filing date: 2011-09-09
Publication date: 2023-12-14
Anticipated expiration: 2031-09-10
Also published as: US8730978B2; DE102011082417A1; CN102447692B; CN102447692A; US20120082166A1

Abstract

In einem Ausführungsbeispiel umfasst eine analoge Frontend-(AFE)-Brücke für ein SLPI PHY: eine AFE LINK-seitige Schaltung mit zumindest einem Paar von differenziellen LINK-seitigen Knoten, die nicht SLPI PHY-Spezifikationen entsprechen; eine AFE PHY-seitige Schaltung mit einem Paar von differenziellen PHY-seitigen Knoten, die SLPI PHY-Spezifikationen entsprechen, wobei die AFE PHY-seitige Schaltung mit der AFE LINK-seitigen Schaltung gekoppelt ist; und eine Anschlusssteuerungsschaltung, die mit der AFE PHY-seitigen Schaltung gekoppelt ist. Ein Verfahren des Überbrückens einer Vorgänger-LINK-Schaltung zu einer SLPI PHY-Schaltung umfasst: Kommunizieren mit einer Vorgänger-LINK-Schaltung mit einem Vorgänger-LINK-Protokoll; Kommunizieren mit einer SLPI PHY-Schaltung mit einem SLPY PHY-Protokoll über ein differenzielles Paar; Umwandeln von Ausgaben der Vorgänger-LINK-Schaltung in Eingaben der SLPI PHY-Schaltung; Umwandeln von Ausgaben der SLPI PHY-Schaltung in Eingaben der Vorgänger-LINK-Schaltung; Steuern eines Anschlusses des differenziellen Paars.

Description

HINTERGRUND
Das „Open-Systems-Interconnections“-Modell (OSI-Modell) ist ein Produkt der Bemühungen der Open Systems Interconnection der Internationalen Organisation für Standardisierung. Das OSI-Modell unterteilt Kommunikationssysteme in Teile, die „Schichten“ genannt werden, wovon jede eine Sammlung von begrifflich ähnlichen Funktionen durchführt, die Dienste für eine Schicht über ihr bereitstellen und die Dienste von einer Schicht unter ihr empfangen. Auf jeder Schicht stellt eine „Instanz“ Dienste für die Instanzen bei einer Schicht über ihr bereit und fordert Dienste von einer Schicht unter ihr an.
Das OSI-Modell hat zwei Hauptkomponenten: ein abstraktes Modell eines Netzwerks bzw. einer Vernetzung, das als das „Basisreferenzmodell“ oder „7-Schichten-Modell“ bekannt ist, und einen Satz von spezifischen Protokollen. Protokolle ermöglichen einer Entität in einem Host mit einer entsprechenden Entität auf der gleichen Schicht in einem anderen Host zu interagieren.
Die ersten drei Schichten in dem 7-Schichten-Modell werden als die „Medienschichten“ bezeichnet. Die verbleibenden vier Schichten sind als die „Host-Schichten“ bekannt. Genauer ist Schicht 1 die Bitübertragungsschicht („Physical Layer, PHY“), Schicht 2 ist die Sicherungsschicht („Data Link Layer, LINK“ oder manchmal „MAC“), Schicht 3 ist die Vermittlungsschicht („Network Layer“), Schicht 4 ist die Transportschicht („Transport Layer“), Schicht 5 ist die Sitzungsschicht („Session Layer“), Schicht 6 ist die Darstellungsschicht („Presentation Layer“) und Schicht 7 ist die Anwendungsschicht („Application Layer“).
Die PHY-Schicht verbindet eine Vorrichtung einer LINK-Schicht mit einem physischen Medium, wie etwa einer optischen Glasfaser oder einem Kupferkabel. Die PHY-Schicht ist oft der komplizierteste Teil des Kommunikationssystems und definiert die elektrischen und physischen Spezifikationen für Vorrichtungen. Insbesondere definiert die PHY-Schicht die Beziehung zwischen einer Vorrichtung und einem Übertragungsmedium, wie etwa einem Kupferkabel oder einem optischen Kabel. Dies umfasst das Layout von Pins bzw. Kontakten, Spannungen, Kabelspezifikationen, Hubs, Verstärker bzw. Repeater, Netzwerkadapter, Hostbusadaptern (HBA, die in Speicherbereichsnetzwerken verwendet werden) usw.
Die Hauptfunktionen und Dienste, die durch die PHY-Schicht durchgeführt werden, umfassen: 1) die Herstellung und Beendigung einer Verbindung zu einem Kommunikationsmedium; 2) Teilnahme in dem Prozess, wodurch Kommunikationsressourcen geteilt werden; und 3) Modulation oder Umwandlung zwischen digitalen Daten in einem Benutzerendgerät und den entsprechenden Signalen, die über ein Kommunikationsnetzwerk übertragen werden.
PHY-Schichten sind in vielen Schnittstellentechnologien wie etwa Wi-Fi, Ethernet, USB, IrDA, SATA, SDRAM und Flashspeicherschnittstellen vorhanden. Zum Beispiel ist in den meisten Universal Serial Bus (USB) - Steuerungen in Hosts oder eingebetteten Systemen (Embedded Systems) ein PHY-Chip integriert, und stellt die Brücke zwischen den digitalen und den modulierten Teilen der Schnittstelle bereit.
Aus der US 2009/0070515 A1 ist es bekannt, zwei Pseudo-PHY-Schnittstellen mit Hilfe einer Brücke zu verbinden. Aus Sicht eines Hosts und eines Geräts kommunizieren der Host und das Gerät über eine PHY-Schnittstelle. Die Brücke vermeidet jedoch die tatsächliche Verwendung einer USB-PHY-Schnittstelle. Es können damit ein Host und ein Gerät unter Verwendung einer PHY-losen Brücke miteinander verbunden werden, wobei dieselbe Schnittstelle verwendet oder zwischen verschiedenen Schnittstellen unter Verwendung eines Wrappers übersetzt wird. Zu solchen PHY-losen Brücken gehören eine UTMI-zu-UTMI-Brücke, eine UTMI-zu-ULPI-Brücke, eine ULPI-zu-UTMI-Brücke und eine ULPI-zu-ULPI-Brücke, die jeweils die Notwendigkeit einer USB-PHY-Schnittstelle vermeiden.
Gemäß US 2008/0320202 A1 kann ein USB-Gerät, das PHY- und LINK-Teile umfasst, die über eine ULPI-Schnittstelle miteinander verbunden sind, die Energiesparfunktionen eines LPM-Zusatzes nutzen. Ein beispielhaftes System kann einen ersten Bus (bei dem es sich um einen standardmäßigen ULPI-Universal Serial Bus Transceiver Macrocell Low-Pin Interface-Bus handeln kann) und einen zweiten Bus (bei dem es sich um einen USB-Bus handeln kann), einen allgemein als Transceiver bezeichneten Sender/Empfänger (bei dem es sich um einen USB-Link handeln kann), der mit dem ersten Bus gekoppelt ist, und ein Gerät (bei dem es sich um ein ULPI PHY-ULPI Physical Layer Device handeln kann), das mit dem ersten Bus und dem zweiten Bus gekoppelt ist, umfassen. Der Transceiver (Sender/Empfänger) kann so konfiguriert sein, dass er auf dem ersten Bus als Teil der Datenübertragung einen reservierten PID-Code (der ein erweitertes PID-Token einer Link Power Management-LPM-Extension Token Transaction sein kann) und ein oder mehrere entsprechende Pakete (die ULPI-Universal Serial Bus Transceiver Macrocell Low-Pin Interface-extended Transaction Packets sein können) im Anschluss an die Übertragung des ersten Codes überträgt.
US 6,766,406 B1 offenbart ein Verfahren zum Betreiben einer anwendungsspezifischen integrierten Schaltung mit feldprogrammierbarem universellen seriellen Bus. Dabei wird ein programmierbarer Logikkern mit einem Array dynamisch konfigurierbarer arithmetischer Logikeinheiten konfiguriert, um eine Schnittstelle mit einem universellen seriellen Busfunktionskern zu bilden. Mindestens eine Funktion wird auf Anwendungsebene implementiert, die in der Lage ist, eine Protokollumwandlung in mindestens ein Prozessorbusprotokoll durchzuführen. Daten werden über einen universellen seriellen Bus mit dem universellen seriellen Busfunktionskern gesendet und empfangen.
US 2003/0196022 A1 beschreibt eine Brückenschaltung zur Verwendung in einer Computing-Plattform. Die Brückenschaltung umfasst eine Mehrzahl von Signalanschlüssen, wobei mindestens ein Signalanschluss mit einer Schnittstelle zu einer Vorrichtung gekoppelt werden kann, die außerhalb eines Host-Systems angeordnet ist. Mindestens ein Signalanschluss der genannten Mehrzahl von Signalanschlüssen kann mit einer Host-Schnittstelle gekoppelt werden. Mindestens ein Signalanschluss der genannten Mehrzahl von Signalanschlüssen kann mit einer Schnittstelle zu einer Vorrichtung gekoppelt werden, die in einem Host-System angeordnet ist. Dabei ist die Brückenschaltung so angeordnet, dass sie einen Host bereitstellt mit Zugang zu einer oder mehreren IEEE 1394-konformen Vorrichtungen in dem Host-System.
1 stellt eine LINK-Schichtschaltung SOC 10 und eine PHY-Schichtschaltung ULPI PHY 12 von zum Beispiel einer USB-Schnittstelle dar. Schaltungen 10 und 12 kommunizieren in diesem Beispiel unter Verwendung der „Ultra Low Pin-counlnterface“ („ULPI“) Spezifikation. Die Abkürzung „SOC“ steht für „System on Chip“.
SOC 10 umfasst eine Verbindungslogik 14, einen ULPI-Link-Wrapper bzw. ULPI-Verbindungs-Wrapper 16 und einen UART 18, die alle mit einem Prozessorbus 20 gekoppelt sind. Verbindungslogik 14 ist durch eine Leitung 56, UTMI+ Bus 22 mit dem ULPI-Link-Wrapper gekoppelt und UART 18 ist durch eine Leitung 24 mit dem ULPI-Link-Wrapper 16 gekoppelt.
ULPI PHY 12 umfasst eine ULPI PHY-Wrapper-Logik 16 und ein UTMI+ PHY 28, die durch einen UTMI+ Bus 30 miteinander gekoppelt sind. Eine PHY-Frequenzreferenz 32 ist mit der UTMI+ PHY 28 gekoppelt. Der Ausgang von UTMI+ PHY 28 umfasst in diesem Beispiel VBUS, D+, D-, ID und GND. Der ULPI-Link-Wrapper ist ebenso direkt mit dem Prozessorbus 20 gekoppelt.
Die ULPI-Spezifikation benötigt zwölf Kontakte oder Leitungen, um die SOC 10 und die ULPI PHY 12 zu verbinden. Diese zwölf Kontakte umfassen eine STP-Leitung 34, eine clk-(60MHz)-Leitung 36, einen Acht-Bit-Datenbus 38 („Daten[7:0]“), eine DIR-Leitung 40 und eine NXT-Leitung 42. Der ULPI-Link-Wrapper 16 kommuniziert mit dem ULPI PHY-Wrapper 26 unter Verwendung dieser zwölf Leitungen oder Kontakte.
2 stellt einen SLPI-Schaltkreis 44 dar, der entworfen ist, um eine neue PHY-Spezifikation zu implementieren, die als „Serial Link Peripheral Interface“ („SLPI“) bekannt ist, welche seit den letzten Jahren in der Entwicklung ist. Die Spezifikation einer seriellen Verbindungs-PHY-Schnittstelle „Serial Link PHY Interface“ (SLPI), die hierin durch Bezugnahme enthalten ist, wurde am 10. September 2010 als Revision 0.82t veröffentlicht. Eine Veröffentlichungsrevision 9.0 wird im Dezember 2010 erwartet.
Weiter Bezug nehmend auf 2 umfasst ein SLPI-Schaltkreis 44 eine SOC-Schaltung 46 und eine PHY-Schaltung 48. Der Frontend bzw. Eingang der SOC-Schaltung 46 kann ähnlich entworfen werden wie der SOC 10 von 1, wobei gleiche Bezugszeichen gleichen Elementen entsprechen. Der Backend bzw. Ausgang der SOC-Schaltung 46 umfasst jedoch eine SLPI-Brücke 50, welche differenzielle Ausgänge slpi_dp and slpi_dn umfasst, die dem neuen SLPI-Standard entsprechen. Die Brücke 50 umfasst einen Brückenkern 52, einen differenziellen Transmitter 54, zwei differenzielle Empfänger 56 und 56, eine Idle/Hold-Schaltung 60 und zwei Anschlusswiderstände („termination resistors“) 62 und 64.
Die PHY-Schaltung 48 umfasst einen PHY-Kern 66, einen differenziellen Transmitter 68, zwei differenzielle Empfänger 70 und 72, eine Idle/Hold-Schaltung 74 und zwei Anschlusswiderstände 76 und 78. Die PHY-Schaltung 48 umfasst ebenso einen PHY-Zeitgeber 80, einen differenziellen Transmitter 82 und einen differenziellen Empfänger 84. Der Ausgang der PHY-Schaltung 48 umfasst die gleichen Kontakte oder Leitungen wie der UTMI+ PHY 28 von 1, nämlich VBUS, D+, D-, ID und GND in diesem Beispiel.
Die SLPI-Spezifikation wird ein Kommunikationssystem bereitstellen, das eine Anzahl von Verbesserungen gegenüber der ULPI-Spezifikation aufweist, umfassend: 1) eine geringere Anzahl von Eingangsdrähten (zwei mit SLPI gegenüber zwölf mit ULPI); 2) eine einpolige Signalisierung („single ended signaling“), (SLPI ist vollständig differenziell und abgeschlossen, was geringere Emissionen, eine verbesserte Immunität und längere Spuren („traces“) ergibt); 3) niedrigere Energie (zum Beispiel kann SLPI 500 µA verwenden, gegenüber 15 mA mit ULPI); 4) weniger Zeitbeschränkungen (SLPI hat unabhängige Taktreferenzen für PHY und LINK); 5) einen kleineren Fußabdruck („footprint“) (SLPI kann zum Beispiel 4 x 4 WLP sein, während ULPI nicht kleiner als 5 x 5 WLP sein kann); und 6) native Unterstützung für Link-2-Link-Kommunikation.
Aufgrund der vielen Vorteile von SLPI gegenüber ULPI wird erwartet, dass SLPI ULPI letztendlich für die meisten Anwendungen in den kommenden Jahren ersetzen wird. Die neue SLPI-Spezifikation erfordert jedoch sowohl ein neues Protokoll als auch einen neuen elektrischen Bus (zwei Drähte, volldifferenziell, dynamisch abgeschlossen), die nicht von einer der existierenden differenziellen Schnittstellen abgeleitet werden können, wie etwa Low Voltage Differential Signaling, („LVDS“) oder Reduced Swing Differential Signaling, („RSDS“), die in Verbindung mit der ULPI-Spezifikation verwendet werden. Dies ist bedauerlich, da es relativ einfach ist, zum Beispiel Field Programmable Gate Arrays („FPGAs“) als LINK-Schaltungen, die ULPI-Protokolle unter Verwendung von General Purpose Input/Outputs („GPIOs“) implementieren, zu verbinden, wobei keine von diesen angepasst werden kann, um mit der elektrischen SLPI-Busspezifikation kompatibel zu sein. Folglich werden FPGAs oder anwendungsspezifische integrierte Schaltungen (ASICs), die mit GPIO/LVDS/RSDS I/Os ausgestattet sind, nicht dazu in der Lage sein, mit einer SLPI PHY zu kommunizieren.
Üblicherweise nimmt es einige Jahre in Anspruch, einen neuen Standard einzuführen. Im Falle der SLPI-Spezifikation wird erwartet, dass SLPI PHYs aufgrund derer vieler Vorteile, wie vorstehend dargelegt, verfügbar werden, bevor die LINK-seitigen FPGAs und ASICs modifiziert werden, um den neuen elektrischen SLPI-Standard aufzunehmen.
Diese und andere Beschränkungen des Stands der Technik werden dem Fachmann nach dem Lesen der folgenden Beschreibung und einem Studium der vielen Figuren der Zeichnungen ersichtlich.
Aufgabe der vorliegenden Erfindung ist es somit, eine Vorrichtung und ein Verfahren zu schaffen, mit denen es möglich ist, dass eine nicht SLPI PHY-Schaltung mit einer SLPI PHY-Schaltung kommunizieren kann.
KURZFASSUNG
In einem Ausführungsbeispiel, das als Beispiel und nicht als Beschränkung dargelegt wird, umfasst eine analoge Frontend-(„AFE“)-Brücke für ein SLPI PHY eine AFE LINK-seitige Schaltung mit zumindest einem Paar von differenziellen LINK-seitigen Knoten, die nicht einer SLPI PHY-Spezifikation entsprechen, und eine AFE PHY-seitige Schaltung mit einem Paar von differenziellen PHY-seitigen Knoten, die SLIP PHY-Spezifikationen entsprechen, wobei die AFE PHY-seitige Schaltung mit der AFE LINK-seitigen Schaltung gekoppelt ist. Optional kann die AFE-Brücke eine Anschlusssteuerungsschaltung („termination control circuit“) umfassen, die mit der AFE PHY-seitigen Schaltung gekoppelt ist.
In einem Ausführungsbeispiel, das als Beispiel und nicht als Beschränkung dargelegt wird, umfasst ein Verfahren des Überbrückens bzw. Überleitens einer Vorgänger-LINK-Schaltung („legacy LINK circuit“) zu einer SLPI PHY-Schaltung, mit: Kommunizieren mit einer Vorgänger-LINK-Schaltung mit einem Vorgänger-LINK-Protokoll („legacy LINK protocol“); Kommunizieren mit einer SLPI PHY-Schaltung mit einem SLPI PHY-Protokoll über ein differenzielles Paar; Umwandeln von Ausgaben der Vorgänger-LINK-Schaltung in Eingaben der SLPI PHY-Schaltung; Umwandeln von Ausgaben der SLPI PHY-Schaltung in Eingaben der Vorgänger-LINK-Schaltung; und Steuern eines Anschlusses („termination“) des differenziellen Paars.
In einem Ausführungsbeispiel, das als Beispiel und nicht als Beschränkung dargelegt wird, umfasst eine Brückenvorrichtung: Eine Einrichtung zum Kommunizieren mit einer Vorgänger-LINK-Schaltung mit einem Vorgänger-LINK-Protokoll; eine Einrichtung zum Kommunizieren mit einer SLPI PHY-Schaltung mit einem SLPI PHY-Protokoll über ein differenzielles Paar; eine Einrichtung zum Umwandeln von Ausgaben der Vorgänger-LINK-Schaltung in Eingaben der SLPI PHY-Schaltung; eine Einrichtung zum Umwandeln der Ausgaben der SLPI PHY-Schaltung in Eingaben der Vorgänger-LINK-Schaltung; und eine Einrichtung zum Steuern eines Anschlusses des differenziellen Paars.
In einem Ausführungsbeispiel, das als Beispiel und nicht als Beschränkung dargelegt wird, umfasst ein USB SLPI PHY: eine LINK-seitige AFE, das zumindest ein Paar von differenziellen LINK-seitigen Knoten umfasst, die nicht den SLPI PHY-Spezifikationen entsprechen; ein SLPI FSM, das mit dem AFE gekoppelt ist; und ein USB AFE, das mit dem SLPI FSM gekoppelt ist.
In einem Ausführungsbeispiel, das als Beispiel und nicht als Beschränkung dargelegt ist, umfasst eine USB-Schaltung: eine Vorgänger-LINK-Schaltung, die nicht den SLPI PHY-Protokollen entspricht; eine SLPI PHY-Schaltung; und eine SLPI AFE-Brückenschaltung, die zwischen der Vorgänger-LINK-Schaltung und der SLPI PHY-Schaltung gekoppelt ist.
In einem Ausführungsbeispiel, das als Beispiel und nicht als Beschränkung dargelegt ist, umfasst eine USB-Schaltung: eine Vorgänger-LINK-Schaltung, die mit einem Vorgänger-Protokoll kommuniziert; und eine SLPI PHY-Schaltung, die eine AFE-Protkollumwandlungsschaltung umfasst, die mit der Vorgänger-LINK-Schaltung gekoppelt ist, um mit dem Vorgänger-Protokoll zu kommunizieren.
Ein Vorteil eines beispielhaften Ausführungsbeispiels ist, dass ein SLPI PHY mit FPGAs oder ASICs, die als ein USB-LINK anfragen, die keine native Unterstützung für den SLPI-Bus aufweisen, verwendet werden kann. Dies erlaubt eine frühere Anpassung von SLPI PHYs und kostengünstigere Alternativen in Kommunikationssystemen, die SLPI PHYs verwenden.
Ein Vorteil eines anderen beispielhaften Ausführungsbeispiels ist, dass ein analoger SLPI-Frontend zu einem SLPI PHY hinzugefügt werden kann, um ihn mit anderen Kommunikationsschnittstellen, wie etwa LVDS kompatibel zu machen. Dieses Ausführungsbeispiel erlaubt es, dass das modifizierte SLPI PHY nahezu steckerkompatibel mit anderen PHY-Spezifikationsarten wird.
Diese und andere Ausführungsbeispiele und Vorteile und andere Merkmale, die hierin offenbart sind, werden dem Fachmann bei einem Lesen der folgenden Beschreibung und einem Studium der mehreren Figuren der Zeichnungen ersichtlich.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Mehrere beispielhafte Ausführungsbeispiele werden nun mit Bezug auf die Zeichnungen beschrieben, wobei gleiche Komponenten mit gleichen Bezugszeichen versehen sind. Die beispielhaften Ausführungsbeispiele sind dazu gedacht, die Erfindung darzustellen und nicht zu beschränken. Die Zeichnungen umfassen die folgenden Figuren:

1 ist ein Blockdiagramm einer beispielhaften ULPI LINK- und ULPI PHY-Schaltung des Standes der Technik;
2 ist ein Blockdiagramm einer beispielhaften SLPI LINK- und SLPI PHY-Schaltung des Standes der Technik;
3 ist ein Blockdiagramm einer beispielhaften LINK-, SLPI AFE und SLPI PHY-Schaltung;
4 ist ein Blockdiagramm einer weiteren beispielhaften LINK-, SLPI AFE und SLPI PHY-Schaltung;
5 ist ein Blockdiagramm einer beispielhaften LINK-, SLPI AFE und SLPI PHY-Schaltung ähnlich zu 3, aber mit der Hinzufügung eines Isolationsnetzwerks in dem SLPI AFE;
6 ist ein Blockdiagramm eines beispielhaften LINK und SLPI PHY über vier-adriges LVDS;
7 ist ein Blockdiagramm eines beispielhaften LINK und SLPI PHY über eine zwei-adrige LVDS-Schaltung;
8 ist ein Blockdiagramm eines beispielhaften LINK und SLPI PHY über eine vier-adrige LVDS-Schaltung ähnlich zu 6 mit einem Isolationsnetzwerk; und
9 ist ein Schema einer beispielhaften Anschlusssteuerungsschaltung, die in bestimmten beispielhaften Ausführungsbeispielen verwendet werden kann.

DETAILLIERTE BESCHREIBUNGEN
1 und 2 wurden mit Bezug auf den Stand der Technik beschrieben. Jedoch können Abschnitte der Schaltkreise, die mit Bezug auf diese zwei Figuren des Standes der Technik beschrieben wurden, in Schaltkreisen von bestimmten Ausführungsbeispielen, die hierin beschrieben werden, enthalten sein.
3 ist ein Blockdiagramm einer USB-Schaltung 86, die als Beispiel und nicht als Beschränkung dargelegt ist, die eine Vorgänger-LINK-Schaltung 88, eine SLPI AFE-Brückenschaltung 90 und eine SLPI PHY-Schaltung 92 umfasst. Die Vorgänger-LINK-Schaltung 88 kann zum Beispiel mit ASIC- oder FPGA-Technologien implementiert werden und kommuniziert mit einem Vorgängerprotokoll, das heißt nicht mit einem SLPI PHY-Protokoll. Zum Beispiel kann die Vorgänger-LINK-Schaltung 88 unter Verwendung von GPIO-, LVDS- und/oder RSDS-Schnittstellen kommunizieren. In diesem Beispiel umfasst die Vorgänger-LINK-Schaltung 88 eine 6-adrige LVDS-Schnittstelle mit einer SPEED-Leitung 91, einer SLPI_TXEN-Leitung 92, einer LVDS_RXDP-Leitung 94, einer LVDS_RXDM-Leitung 96, einer LVDS_TXDP-Leitung 98 und einer LVDS_TXDM-Leitung 100. Ein Spannungsabfallwiderstand 102 ist zwischen Leitungen 94 und 96 gekoppelt und ein Spannungsabfallwiderstand 104 ist zwischen Leitungen 98 und 100 gekoppelt.
Eine SLPI AFE („Analoge Frontend“) - Überbrückungsschaltung 90 umfasst eine AFE LINK-seitige Schaltung 106, eine AFE PHY-seitige Schaltung 108 und eine optionale Anschlusssteuerungsschaltung 110. Die AFE LINK-seitige Schaltung, umfasst in diesem nicht beschränkenden Beispiel zwei Paare von differenziellen LINK-seitigen Knoten 112 und 114, die nicht den SLPI PHY-Spezifikationen entsprechen. In diesem Beispiel entsprechen die differenziellen LINK-seitigen Knoten 112 und 114 den LVDS-Schnittstellenspezifikationen. Die AFE PHY-seitige Schaltung 108 umfasst ein Paar von differenziellen PHY-seitigen Knoten 116, die den SLPI PHY-Spezifikationen entsprechen. Die AFE PHY-seitige Schaltung 108 ist mit der AFE LINK-seitigen Schaltung 106 gekoppelt. Die Anschlusssteuerungsschaltung 110 ist mit der AFE PHY-seitigen Schaltung 108 gekoppelt, wie durch eine gestrichelte Linie 118 angedeutet ist. Ein nicht beschränkendes Beispiel einer Anschlusssteuerungsschaltung 110 wird detaillierter mit Bezug auf 9 diskutiert.
Eine AFE LINK-seitige Schaltung 106 umfasst in diesem Ausführungsbeispiel einen ersten differenziellen Ausgangskonverter 120 und einen ersten differenziellen Eingangskonverter 122. Wie hierin verwendet bezieht sich ein „differenzieller Ausgangskonverter“ auf einen differenziellen Treiber, der ein Signal auf einem Paar von differenziellen Leitungen von der Schaltung (wie etwa einer SLPI AFE-Brückenschaltung 90) ausgibt und bezieht sich ein „differenzieller Eingangskonverter“ auf einen differenziellen Treiber, der ein differenzielles Signal von einem Paar von differenziellen Leitungen in die Schaltung eingibt.
Eine AFE PHY-seitige Schaltung 108 umfasst einen zweiten differenziellen Ausgangskonverter 124 und einen zweiten differenziellen Eingangskonverter 126. In diesem beispielhaften Ausführungsbeispiel ist der erste differenzielle Ausgangskonverter 120 mit dem zweiten differenziellen Eingangskonverter 126 gekoppelt und ist der erste differenzielle Eingangskonverter 122 mit dem zweiten differenziellen Ausgangskonverter 124 gekoppelt.
Die AFE PHY-seitige Schaltung 108 umfasst weiterhin ein Paar von Anschlusswiderständen 128 und 130. Genauer ist in diesem Beispiel ein erster Anschlusswiderstand 128 mit einem ersten Knoten 132 des Paars von differenziellen PHY-seitigen Knoten 116 gekoppelt und ist ein zweiter Anschlusswiderstand 130 mit einem zweiten Knoten 132 des Paars von differenziellen PHY-seitigen Knoten 116 gekoppelt. Die optionale Anschlusssteuerungsschaltung 110 steuert den Effekt des ersten Anschlusswiderstandes und des zweiten Anschlusswiderstandes, wie nachfolgend detaillierter diskutiert wird. In diesem beispielhaften Ausführungsbeispiel ist der SPEED-Eingang mit der Anschlusssteuerungsschaltung 110 gekoppelt und ist der SLPI_TXEN-Eingang mit der AFE PHY-seitigen Schaltung 108 gekoppelt.
In einem Ausführungsbeispiel, das als Beispiel und nicht als Beschränkung dargelegt ist, entsprechen die zwei Paare von differenziellen LINK-seitigen Knoten 112 und 114 den LVDS-Spezifikationen. Zum Beispiel tragen die Knoten 112 die LVDS_RXDP- und LVDS_RXDM-Signale und sind mit dem ersten differenziellen Ausgangskonverter 120 gekoppelt und tragen die Knoten 114 die LVDS_TXDP- und LVDS_TXDM-Signale, die mit dem ersten differenziellen Eingangskonverter 122 gekoppelt sind.
Die SLPI PHY-Schaltung 92 entspricht den vorstehend erwähnten SLPI PHY-Spezifikationen. Kurz gesagt, in diesem nicht beschränkenden Beispiel umfasst die SLPI PHY-Schaltung 92 eine SLPI AFE-Schaltung 136, eine Anschlusssteuerungsschaltung 140, eine SLPI FSM-Schaltung 142 und eine USB AFE-Schaltung 144.
Die Operation der USB-Schaltung 86 umfasst eine Kommunikation der SLPI AFE-Brückenschaltung 90 mit einer Vorgänger-LINK-Schaltung 88 mit einem Vorgänger-LINK-Protokoll, wie etwa LVDS. Die SLPI AFE-Brückenschaltung 90 kommuniziert ebenso mit einem SLPI PHY 92 mit einem SLPI PHY-Protokoll über ein differenzielles Paar 116. Die SLPI AFE-Brückenschaltung 90 wandelt Ausgaben der Vorgänger-LINK-Schaltung 88 in Eingaben der SLPI PHY-Schaltung 92 um und wandelt Ausgaben der SLPI PHY-Schaltung 92 in Eingaben der Vorgänger-LINK-Schaltung 88 um. Des Weiteren steuert die beispielhafte SLPI AFE-Brückenschaltung 90 den Anschluss des differenziellen Paars 116. In einem beispielhaften Ausführungsbeispiel basiert die Steuerung des Anschlusses zumindest teilweise auf der Übertragungsgeschwindigkeit der USB-Schaltung 88.
4 ist ein Blockdiagramm einer alternativen USB-Schaltung 86', die als Beispiel und nicht als Beschränkung dargelegt ist. Gleiche Bezugszeichen in 4 entsprechen gleichen Bezugszeichen in 3. Der Hauptunterschied zwischen den Ausführungsbeispielen von 3 und 4 liegt darin, dass das Protokoll, das zur Kommunikation zwischen der Vorgänger-LINK-Schaltung und der SLPI AFE-Brückenschaltung verwendet wird, in dem Ausführungsbeispiel von 3 eine 6-adrige LVDS-Schnittstelle ist, und in dem Ausführungsbeispiel in 4 eine 4-adrige BLVDS-Schnittstelle ist. Das BLVDS-Protokoll benötigt weniger Drähte (und daher Kontakte), weil das Protokoll für LVDS zwei Simplex-Differenzialsignalepaare („simplex differential signal pairs“) benötigt und das Protokoll für BLVDS ein Duplex-Differenzialsignalpaar („duplex differential signal pair“) benötigt.
In dem Beispiel von 4 umfasst eine Vorgänger-LINK-Schaltung 88' entsprechend die Signale SPEED und SLPI_TXEN auf Leitungen 91 und 92 und die Duplexdifferenzialsignale LVDS_RXDP und LVDS_RXDEM auf Leitungen 146 und 148. Zwei Spannungsabfallswiderstände 150 und 152 sind in diesem Beispiel über Leitungen 146 und 148 in der Nähe derer Enden gekoppelt. Ebenso umfasst in diesem Beispiel eine AFE LINK-seitige Schaltung 106' einen ersten differenziellen Ausgangskonverter 154 und einen ersten differenziellen Eingangskonverter 156, die mit einem einzelnen Paar von differenziellen LINK-seitigen Knoten 158 gekoppelt sind. Die USB-Schaltung 86' arbeitet im Wesentlichen auf die gleiche Weise wie die USB-Schaltung 86, aber benötigt weniger Verbindungsdrähte.
5 ist ein Blockdiagramm einer weiteren alternativen USB-Schaltung 86", die als Beispiel und nicht als Beschränkung dargelegt ist. Gleiche Bezugszeichen in 5 entsprechen gleichen Bezugszeichen in 3 und 4. Das Ausführungsbeispiel von 5 ist insbesondere ähnlich dem Ausführungsbeispiel von 3, aber unterscheidet sich dadurch, dass ein Isolationsnetzwerk 160 zu der SLPI AFE-Brückenschaltung 90" hinzugefügt wurde. In diesem beispielhaften Ausführungsbeispiel koppelt das Isolationsnetzwerk 160 die AFE LINK-seitige Schaltung 106 und die AFE PHY-seitige Schaltung 108. Ebenso als Beispiel koppelt das Isolationsnetzwerk 160 die SPEED-Leitung 91 mit der Anschlusssteuerungsschaltung 110 und die SLPI_TXEN-Leitung 92 mit der AFE PHY-seitigen Schaltung 108.
Das Isolationsnetzwerk 160 kann eine Vielzahl von Formen annehmen, wie durch den Fachmann anerkannt wird. Zum Beispiel kann das Isolationsnetzwerk ein optisches Isolationsnetzwerk umfassen. Durch Bereitstellen eines Isolationsnetzwerks, wie etwa dem Isolationsnetzwerk 160, kann die Vorgänger-LINK-Schaltung 88 von dem SLPI PHY 92 elektrisch isoliert werden, was ein Rauschen, Übersprechen usw. innerhalb der USB-Schaltung 86" reduziert.
6 ist ein Blockdiagramm einer weiteren alternativen USB-Schaltung 162, die als Beispiel und nicht als Beschränkung dargelegt ist. Gleiche Bezugszeichen in 6 entsprechen gleichen Bezugszeichen in den vorhergehenden Figuren. Dieses beispielhafte Ausführungsbeispiel umfasst eine Vorgänger-LINK-Schaltung 88 und ein USB SLPI PHY 92'. Das SLPI PHY 92' umfasst ein SLPI FSM 142 und ein USB AFE 144. Das SLPI FSM 142 ist mit einer LINK-seitigen AFE 164 gekoppelt, die zwei differenzielle LINK-seitige Knoten 112 und 114 umfasst, die nicht den SLPI PHY-Spezifikationen entsprechen. In diesem Beispiel umfasst der LINK-seitige AFE 164 einen differenziellen Ausgangskonverter 166 und einen differenziellen Eingangskonverter 168. In diesem nicht beschränkenden Beispiel ist die LINK-Spezifikation eine 4-adrige LVDS-Spezifikation, die dazu gebracht wird, das SLPI-Protokoll über eine elektrische LVDS-Verbindung zu emulieren.
Das Ausführungsbeispiel von 6 besitzt den Vorteil, dass es mit einer Vorgänger-LINK-Schaltung betriebsbereit ist, ohne eine SLPI AFE-Brückenschaltung zu benötigen. Dieses Ausführungsbeispiel benötigt ebenso keine SPEED und RX/TX-Signale, was eine Drahtanzahl reduziert. In einem anderen Ausführungsbeispiel kann eine Isolationsschaltung 165, die die Charakteristika der vorstehend beschriebenen Isolationsschaltungen aufweist, optional zwischen der LINK-seitigen AFE 164 und dem SLPI FSM 142 bereitgestellt werden.
7 ist ein Blockdiagramm einer weiteren alternativen USB-Schaltung 162', die als Beispiel und nicht als Beschränkung dargelegt ist. Gleiche Bezugszeichen entsprechen gleichen Bezugszeichen in den vorhergehenden Figuren. Dieses beispielhafte Ausführungsbeispiel umfasst eine Vorgänger-LINK-Schaltung 88' und ein USB SLPI PHY 92". Das SLPI PHY 92" umfasst ein SLPI FMS 142 und ein USB AFE 144. Das SLPI FSM 142 ist mit einer LINK-seitigen AFE 164' gekoppelt, die ein einzelnes Paar von differenziellen LINK-seitigen Knoten 158 umfasst, das nicht den SLPI PHY-Spezifikationen entspricht. In diesem Beispiel umfasst die LINK-seitige AFE 164' einen differenziellen Ausgangskonverter 166' und einen differenziellen Eingangskonverter 168'. In diesem nicht beschränkenden Beispiel ist die LINK-Spezifikation ein 2-adriges LVDS, das dazu gebracht wird, ein SLPI-Protokoll über eine elektrische BLVDS-Verbindung zu emulieren. In einem anderen Ausführungsbeispiel kann optional eine Isolationsschaltung 165, wie vorstehend beschrieben, zwischen dem LINK-seitigen AFE 164' und dem SLPI FSM 142 bereitgestellt werden.
8 ist ein Blockdiagramm einer weiteren alternativen USB-Schaltung 162", die als Beispiel und nicht als Beschränkung dargelegt ist. Gleiche Bezugszeichen von 8 entsprechen gleichen Bezugszeichen in den vorhergehenden Figuren. Dieses beispielhafte Ausführungsbeispiel ist sehr ähnlich dem Ausführungsbeispiel von 6, mit der Ausnahme der Einfügung eines Isolationsnetzwerks 166 in die differenziellen Paarleitungen 112 und 114. Bestimmte beispielhafte Vorteile der elektrischen Isolation wurden vorstehend erwähnt. Da das Isolationsnetzwerk extern zu dem Schaltkreis der Vorgänger-LINK-Schaltung 88 und dem SLPI PHY 92' ist, können in geeigneter Weise magnetische Isolationstechnologien, wie etwa Transformer, eingesetzt werden. Alternativ können ebenso in geeigneter Weise auch andere Isolationstechnologien verwendet werden.
9 ist ein Schema einer beispielhaften und optionalen Anschlussschaltung 110. Gleiche Bezugszeichen in 9 entsprechen gleichen Bezugszeichen in den vorhergehenden Figuren. Die Anschlussschaltung 110, die als Beispiel und nicht als Beschränkung dargelegt ist, umfasst ein S/R-Flip-Flop 170, ein AND-Gatter 180 und einen elektrischen Schalter 182. Der S-Eingang zum Flip-Flop 170 besitzt, als einen Eingang, eine steigende Flanke des SLPI HS-Pakets („SLPI HS packet rising edge“). Der R-Eingang zum Flip-Flop 170 ist mit dem SLPI HS-Paket EOP gekoppelt. Ein Eingang eines AND-Gatters 180 ist mit der SPEED-Leitung 90 gekoppelt und der andere Eingang des AND-Gatters 180 ist mit dem Q-Ausgang des Flip-Flops 170 gekoppelt. Der Ausgang des AND-Gatters 180 steuert den elektronischen Schalter 182, wie durch die gestrichelte Linie 118 gezeigt ist. Der elektronische Schalter, der in geeigneter Weise ein MOSFET-Transistor sein kann, ist zwischen Anschlusswiderständen 128 und 130 gekoppelt, um die Anschlussimpedanz der Vorrichtung zu steuern.
Die Anschlussschaltung 110 kann bereitgestellt werden, um den Energieverbrauch der Vorrichtung, wie nachstehend beschrieben, zu reduzieren. Andere Schaltungen können ebenso für diesen Zweck eingesetzt werden, wie durch den Fachmann anerkannt wird. Des Weiteren kann eine Anschlussschaltung 110 ausgelassen werden, um die Kosten der Vorrichtung zu verringern, speziell, wenn die Vorrichtung in Betriebsarten zu verwenden ist, die eine naturgemäß geringere Rate eines Energieverbrauchs aufweisen.
Die Anschlusssteuerung 110 arbeitet in diesem Beispiel wie folgt. In FS sind die Anschlüsse immer getrennt, um Energie zu sparen. In HS werden die Anschlüsse dynamisch auf solch eine Weise gesteuert, dass diese verbunden werden, sobald ein SLPI-Verkehr erfasst wird, und diese nach einer geeigneten Zeit nach einer Erfassung des Endes des Packets (EOP, „End of Packet“) getrennt werden. Dies hat den wünschenswerten Effekt, dass zusätzlicher Gleichstrom, der in die Anschlusswiderstände 128 und 130 fließt, nur verwendet wird, wenn es am günstigsten ist, dies zu tun, zum Beispiel während der Übertragung eines SLPI-Pakets für solche Zwecke wie zum Übertragen von USB-Daten oder Durchführen eines Registerdatenzugriffs bei HS.
Es sollte angemerkt werden, dass während in bestimmten beispielhaften Ausführungsbeispielen SPEED- und TX_EN-Signale direkt durch den LINK gesteuert werden können, in anderen Beispielen diese Signale durch andere Schnittstellen zum Beispiel eine PC-Schnittstelle, als ein nichtbeschränkendes Beispiel, gesteuert werden können. In diesem Beispiel können die Signale zusammen und/oder unabhängig zum Beispiel durch Schreiben durch die PC-Schnittstelle zu dedizierten Bit(s) einer Registerdatei von zum Beispiel einer SLPI AFE-Brücke gesteuert werden. Diese Konfiguration erlaubt deshalb verschiedene Kombinationen, zum Beispiel kann das SPEED-Signal direkt gesteuert werden, und kann das TX_EN-Signal durch I2C gesteuert werden, oder kann das TX_EN-Signal direkt gesteuert werden und kann das SPEED-Signal durch I2C gesteuert werden, oder können sowohl das SPEED-Signal als auch das TX_EN-Signal durch I2C gesteuert werden. Es sei angemerkt, dass es neben der PC-Schnittstelle eine Vielzahl von Schnittstellenstandards gibt, die verwendet werden können, um Signale wie etwa SPEED und TX_EN flexibel zu steuern, wobei die SPI-Schnittstelle ein weiteres nichtbeschränkendes Beispiel ist.
Obwohl verschiedene Ausführungsbeispiele unter Verwendung spezifischer Ausdrücke und Vorrichtungen beschrieben wurden, dient solch eine Beschreibung nur der Darstellung. Die verwendeten Wörter sind eher Wörter einer Beschreibung als Wörter einer Beschränkung. Es ist zu verstehen, dass Änderungen und Variationen durch den Fachmann vorgenommen werden können, ohne sich vom Geist oder vom Umfang der vorliegenden Erfindung zu entfernen, der in den folgenden Ansprüchen dargelegt ist. Zusätzlich sollte verstanden werden, dass Aspekte von verschiedenen anderen Ausführungsbeispielen entweder als Ganzes oder in Teilen untereinander ausgetauscht werden können. Es ist deshalb erwünscht, dass die Ansprüche gemäß dem wahren Geist und Umfang der Erfindung interpretiert werden, ohne eine Beschränkung oder Verwirkung.

Claims

Analoge Frontend-Brücke für ein SLPI PHY, mit: einer AFE LINK-seitigen Schaltung (106) mit zumindest einem Paar von differenziellen LINK-seitigen Knoten (112, 114, 158), die nicht SLPI PHY-Spezifikationen entsprechen; und einer AFE PHY-seitigen Schaltung (108) mit einem Paar von differenziellen PHY-seitigen Knoten (116), die SLPI PHY-Spezifikationen entsprechen, wobei die AFE PHY-seitige Schaltung (108) mit der AFE LINK-seitigen Schaltung (106) gekoppelt ist.
Analoge Frontend-Brücke für ein SLPI PHY gemäß Anspruch 1, weiterhin mit einer Anschlusssteuerungsschaltung (110), die mit der AFE PHY-seitigen Schaltung (108) gekoppelt ist.
Analoge Frontend-Brücke für ein SLPI PHY gemäß Anspruch 2, wobei die AFE LINK-seitige Schaltung (106) einen ersten differenziellen Ausgangskonverter (120) und einen ersten differenziellen Eingangskonverter (122) aufweist und wobei die AFE PHY-seitige Schaltung (108) einen zweiten differenziellen Ausgangskonverter (124) und einen zweiten differenziellen Eingangskonverter (126) umfasst.
Analoge Frontend-Brücke für ein SLPI PHY gemäß Anspruch 3, wobei der erste differenzielle Ausgangskonverter (120) mit dem zweiten differenziellen Eingangskonverter (126) gekoppelt ist und wobei der erste differenzielle Eingangskonverter (122) mit dem zweiten differenziellen Ausgangskonverter (124) gekoppelt ist.
Analoge Frontend-Brücke für ein SLPI PHY gemäß Anspruch 4, weiterhin mit einem ersten Anschlusswiderstand (128), der den zweiten differenziellen Ausgangskonverter (124) mit einem ersten Knoten (132) des Paares von differenziellen PHY-seitigen Knoten (116) koppelt, und einem zweiten Anschlusswiderstand (130), der den zweiten differenziellen Ausgangskonverter (124) mit einem zweiten Knoten (132) des Paars von differenziellen PHY-seitigen Knoten (116) koppelt.
Analoge Frontend-Brücke für ein SLPI PHY gemäß Anspruch 5, wobei die Anschlusssteuerungsschaltung (140) den ersten Anschlusswiderstand (128) und den zweiten Anschlusswiderstand (130) steuert.
Analoge Frontend-Brücke für ein SLPI PHY gemäß Anspruch 6, weiterhin mit einem SPEED-Eingang, der mit der Anschlusssteuerungsschaltung (140) gekoppelt ist, und einem SLPI_TXEN-Eingang, der mit der AFE PHY-seitigen Schaltung (108) gekoppelt ist.
Analoge Frontend-Brücke für ein SLPI PHY gemäß Anspruch 7, wobei zumindest ein Paar von differenziellen LINK-seitigen Knoten (112, 114) den LVDS-Spezifikationen entspricht.
Analoge Frontend-Brücke für ein SLPI PHY gemäß Anspruch 8, wobei die AFE LINK-seitige Schaltung (106) zwei Paare von differenziellen LINK-seitigen Knoten (112, 114) aufweist, die ein erstes Paar von differenziellen LINK-seitigen Knoten (112), die ein LVDS_RXDP-Signal und ein LVDS_RXDM-Signal tragen, das mit dem ersten differenziellen Ausgangskonverter (120) gekoppelt ist, und ein zweites Paar von differenziellen LINK-seitigen Knoten (114), die ein LVDS_TXDP-Signal und ein LVDS_TXDM-Signal tragen, das mit dem ersten differenziellen Eingangskonverter (122) gekoppelt ist, umfasst.
Analoge Frontend-Brücke für ein SLPI PHY gemäß Anspruch 7, wobei das zumindest eine Paar von differenziellen LINK-Knoten (112, 114) den BLVDS-Spezifikationen entspricht.
Analoge Frontend-Brücke für ein SLPI PHY gemäß Anspruch 10, wobei die AFE LINK-seitige Schaltung (106) ein einzelnes Paar von differenziellen LINK-seitigen Knoten (112), die ein LVDS_RXDP-Signal und ein LVDS_RXDM-Signal tragen, das mit dem ersten differenziellen Ausgangskonverter (120) und dem ersten differenziellen Eingangskonverter (122) gekoppelt ist, umfasst.
Analoge Frontend-Brücke für ein SLPI PHY gemäß Anspruch 7, wobei die AFE PHY-seitige Schaltung (108) durch ein Isolationsnetzwerk (160) mit der AFE LINK-seitigen Schaltung (106) gekoppelt ist.
Verfahren des Überbrückens einer Vorgänger-LINK-Schaltung (88) zu einer SLPI PHY-Schaltung (92), mit: Kommunizieren mit einer Vorgänger-LINK-Schaltung (88) mit einem Vorgänger-LINK-Protokoll; Kommunizieren mit einer SLPI PHY-Schaltung (92) mit einem SLPY PHY-Protokoll über ein differenzielles Paar; Umwandeln von Ausgaben der Vorgänger-LINK-Schaltung (88) in Eingaben der SLPI PHY-Schaltung (92); Umwandeln von Ausgaben der SLPI PHY-Schaltung (92) in Eingaben der Vorgänger-LINK-Schaltung (88); und Steuern eines Anschlusses des differenziellen Paares.
Verfahren des Überbrückens einer Vorgänger-LINK-Schaltung zu einer SLPI PHY-Schaltung (92) gemäß Anspruch 13, wobei ein Steuern eines Anschlusses auf einer Geschwindigkeit einer Übertragung zwischen der Vorgänger-LINK-Schaltung (88) und der SLPI PHY-Schaltung (92) basiert.
Verfahren des Überbrückens einer Vorgänger-LINK-Schaltung zu einer SLPI PHY-Schaltung (92) gemäß Anspruch 14, weiterhin mit einem elektrischen Isolieren der Vorgänger-LINK-Schaltung (88) von der SLPI PHY-Schaltung (92).
Verfahren des Überbrückens einer Vorgänger-LINK-Schaltung (88) zu einer SLPI PHY-Schaltung (92) gemäß Anspruch 15, wobei eine Schnittstelle zu der Vorgänger-LINK-Schaltung (88) eine einer 6-adrigen LVDS-Schnittstelle und einer 4-adrigen BLVDS-Schnittstelle ist.
Brückenvorrichtung, mit: einer Einrichtung zum Kommunizieren mit einer Vorgänger-LINK-Schaltung (88) mit einem Vorgänger-LINK-Protokoll; einer Einrichtung zum Kommunizieren mit einer SLPI PHY-Schaltung (92) mit einem SLPY PHY-Protokoll über ein differenzielles Paar; einer Einrichtung zum Umwandeln von Ausgaben der Vorgänger-LINK-Schaltung (88) in Eingaben der SLPI PHY-Schaltung (92); einer Einrichtung zum Umwandeln von Ausgaben der SLPI PHY-Schaltung (92) in Eingaben der Vorgänger-LINK-Schaltung (88); und einer Einrichtung zum Steuern eines Anschlusses eines differenziellen Paars.
Brückenvorrichtung gemäß Anspruch 17, wobei die Einrichtung zum Steuern eines Anschlusses auf einer Geschwindigkeit einer Übertragung zwischen der Vorgänger-LINK-Schaltung (88) und der SLPI PHY-Schaltung (92) basiert.
Brückvorrichtung gemäß Anspruch 18, weiterhin mit einem Isolationsnetzwerk (160).
Brückenvorrichtung gemäß Anspruch 19, wobei die Einrichtung zum Kommunizieren mit einer Vorgänger-LINK-Schaltung (88) eine einer 6-adrigen LVDS-Schnittstelle und einer 4-adrigen BLVDS-Schnittstelle umfasst.
USB SLPI PHY, mit: einem LINK-seitigen AFE mit zumindest einem Paar von differenziellen LINK-seitigen Knoten (112, 114), die nicht SLPI PHY-Spezifikationen entsprechen; einem SLPI FSM, der mit dem AFE gekoppelt ist; und einem USB AFE, der mit dem SLPI FSM gekoppelt ist.
USB SLPI PHY gemäß Anspruch 21, wobei der LINK-seitige AFE einen differenziellen Ausgangskonverter (154) und einen differenziellen Eingangskonverter (156) aufweist.
USB SLPI PHY gemäß Anspruch 22, wobei das zumindest eine Paar von differenziellen LINK-seitigen Knoten (112, 114) den LVDS-Spezifikationen entspricht.
USB SLPI PHY gemäß Anspruch 23, wobei das zumindest eine Paar von differenziellen LINK-seitigen Knoten (112, 114) ein erstes Paar von differenziellen LINK-seitigen Knoten (112) mit einem LVDS_RXDP-Knoten und LVDS_RXDM-Knoten, das mit dem differenziellen Ausgangskonverter (154) gekoppelt ist, und ein zweites Paar von differenziellen LINK-seitigen Knoten (114) mit einem LVDS_TXDP-Knoten und einem LVDS_TXDM-Knoten, das mit dem differenziellen Eingangskonverter (156) gekoppelt ist, umfasst.
USB SLPI PHY gemäß Anspruch 22, wobei das zumindest eine Paar von differenziellen LINK-seitigen Knoten (112, 114) den BLVDS-Spezifikationen entspricht.
USB SLPI PHY gemäß Anspruch 25, wobei das zumindest eine Paar von differenziellen LINK-seitigen Knoten (112, 114) ein einzelnes Paar von differenziellen LINK-seitigen Knoten (112) ist, mit einem LVDS_RXDP-Knoten und einem LVDS_RXDM-Knoten, die mit dem differenziellen Ausgangskonverter (154) und dem differenziellen Eingangskonverter (156) gekoppelt sind.
USB-Schaltung, mit: einer Vorgänger-LINK-Schaltung (88), die nicht den SLPI PHY-Protokollen entspricht; einer SLPI PHY-Schaltung (92); und einer SLPI AFE-Brückenschaltung (90), die zwischen der Vorgänger-LINK-Schaltung (88) und der SLPI PHY-Schaltung (92) gekoppelt ist.
USB-Schaltung gemäß Anspruch 27, wobei eine Schnittstelle zu der Vorgänger-LINK-Schaltung (88) eine einer 6-adrigen LVDS-Schnittstelle und einer 4-adrigen BLVDS-Schnittstelle ist.
USB-Schaltung gemäß Anspruch 28, wobei die SLPI AFE-Brücke (90) ein Isolationsnetzwerk (166) umfasst.
USB-Schaltung gemäß Anspruch 28, weiterhin mit einem Isolationsnetzwerk (166), das zwischen der Vorgänger-LINK-Schaltung (88) und der SLPI AFE-Brückenschaltung (90) angeordnet ist.
USB-Schaltung gemäß Anspruch 28, weiterhin mit zumindest einem Spannungsabfallwiderstand (150, 152), der zwischen zwei Drähten der Schnittstelle gekoppelt ist.
USB-Schaltung, mit: einer Vorgänger-LINK-Schaltung (88), die mit einem Vorgänger-Protokoll kommuniziert; und einer SLPI PHY-Schaltung (92) mit einer AFE-Protokollumwandlungsschaltung, die mit der Vorgänger-LINK-Schaltung (88) gekoppelt ist, um mit dem Vorgänger-Protokoll zu kommunizieren.
USB-Schaltung gemäß Anspruch 32, wobei eine Schnittstelle zu der Vorgänger-LINK-Schaltung (88) eine einer 4-adrigen LVDS-Schnittstelle und einer 2-adrigen BLVDS-Schnittstelle ist.
USB-Schaltung gemäß Anspruch 33, wobei die SLPI PHY-Schaltung (92) ein Isolationsnetzwerk (160) umfasst.
USB-Schaltung gemäß Anspruch 34, weiterhin mit einem Isolationsnetzwerk (160), das zwischen der Vorgänger-LINK-Schaltung (88) und der SLPI PHY-Schaltung (92) angeordnet ist.
USB-Schaltung gemäß Anspruch 33, weiterhin mit zumindest einem Spannungsabfallwiderstand (150, 152), der zwischen zwei Drähten der Schnittstelle gekoppelt ist.