DE60027854T2

DE60027854T2 - System und Verfahren zur geräuscharmen Steuerung von Radiofrequenzgeräten

Info

Publication number: DE60027854T2
Application number: DE60027854T
Authority: DE
Inventors: Barton G. Solana Beach Shaler; Steve Poway Caras
Original assignee: Northrop Grumman Corp
Current assignee: Northrop Grumman Systems Corp
Priority date: 1999-12-09
Filing date: 2000-11-29
Publication date: 2006-09-14
Anticipated expiration: 2020-11-30
Also published as: EP1111513B1; EP1111513A3; EP1111513A2; DE60027854D1; US6557062B1

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung betrifft allgemein Funk- bzw. Radiofrequenz-Vorrichtungen und im Besonderen eine nichtrauschende Steuerung von Radiofrequenzvorrichtungen ohne die Verwendung von freischwingenden Taktgebern.
Verwandter Stand der Technik
In modernen integrierten Luftfahrtelektroniksystemen werden digitale Vorrichtungen, wie beispielsweise Signalprozessoren, Datenprozessoren und Controller, häufig verwendet, um Radiofrequenz (RF)-Geräte zu steuern, wie beispielsweise Empfänger, Sender und Antennenelektronik. Diese Systeme werden bei einer großen Vielfalt von Luftfahrtelektronikanwendungen eingesetzt, einschließlich bei erdgestützten und luftgestützten Umfeldern für militärische und kommerzielle Anwender. Digital gesteuerte RF-Vorrichtungen finden auch Anwendung außerhalb der Luftfahrtelektronik, wie beispielsweise in der Telekommunikationsindustrie. Beispielsweise umfassen Basisstationen für Mobilfunktelefone häufig RF-Vorrichtungen, welche durch digitale Hardware gesteuert werden.
Die Aufgabe des Steuern von RF-Vorrichtungen unter Verwendung digitaler Hardware ist schwierig. Die digitale Hardware muss die notwendige Steuerung ohne Einkoppeln von digitalem Rauschen in die empfindliche RF-Schaltung bereitstellen. Darüber hinaus ist die genaue zeitliche Ausführung von Befehlen durch die RF-Vorrichtungen kritisch. Jedoch arbeiten, um das digitale Rauschen zu minimieren, viele RF-Vorrichtungen ohne freischwingenden Taktgeber. Als ein Ergebnis weisen diese Vorrichtungen kein Maß bzw. Gefühl für die Zeit auf.
Eine kritische Komponente jedes RF-Steuersystems ist der Bus, über welchen Befehle und Daten gesendet werden. Die meisten kommerziell erhältlichen Datenbusse betonen hohe Geschwindigkeit und Durchsatz oder Langstreckendurchgänge, was alles zur RF-Steuerung nicht benötigt wird. Datenbusse neigen auch dazu, mehr digitales Rauschen zu erzeugen, was sie zur Verwendung bei der RF-Steuerung unerwünscht macht.
Herkömmliche serielle Kommunikationsbus-Techniken beruhen auf einem Takt-Puls-Datenschema. Diese Techniken können Takt- und Datensignale auf getrennten Leitungen bereitstellen oder ein Datensignal bereitstellen, welches mit einer Taktinformation kodiert ist. Alternativ können Daten asynchron mit einem Taktsig nal übertragen werden, welches lokal durch den Empfänger erzeugt wird. Alle diese Techniken verlangen, dass die Empfänger Daten zu dem bestimmten Zeitpunkt sichten, welcher einer Taktkante zugeordnet ist. Keine dieser Techniken stellt eine RF-Steuerung mit ausreichend niedrigem Rauschen bereit, um mit hoch empfindlichen RF-Vorrichtungen zusammenzuarbeiten.
Das Dokument US 5,497,362 offenbart einen Steuerbus zwischen einem Speicherplatten-Controller und einer Speicherplatten-Antriebsvorrichtung. Der Steuerbus umfasst unter anderen Verbindungen eine bidirektionale Datenleitung und eine erste Taktleitung vom Controller zur Antriebsvorrichtung, welche während der Datenübertragung vom Controller zum Antrieb aktiviert wird. Eine zweite Taktleitung von der Antriebsvorrichtung zum Controller wird von der Antriebsvorrichtung während der Übertragung von Daten zurück zum Controller aktiviert.
Es besteht daher ein Bedürfnis an einem verbesserten System und Verfahren für eine niedrig-rauschende digitale Steuerung von RF-Vorrichtungen ohne die Verwendung von freischwingenden Taktgebern.
ZUSAMMENFASSUNG DER ERFINDUNG
Kurz gesagt, betrifft die vorliegende Erfindung ein System und ein Verfahren zum Steuern von RF-Vorrichtungen, wie beispielsweise von Empfängern, Sendern und von Antennenelektronik. Erfindungsgemäß stellt ein serieller RF-Steuerbus einen seriellen Halbduplex-Kommunikationsverbindungspfad zwischen einem Bus-Master und einem oder mehreren Bus-Slaves bereit. Der Bus-Master ist mit einem Prozessor gekoppelt, und jeder Bus-Slave ist mit einer RF-Vorrichtung gekoppelt, welche ohne einen freischwingenden Taktgeber arbeitet. Der Prozessor steuert die RF-Vorrichtungen durch Senden und Empfangen von Nachrichten über den RF-Steuerbus. Der Bus-Master und die Bus-Slaves formatieren diese Nachrichten zur Übertragung über den RF-Steuerbus. Der Steuerbus umfasst eine Datenleitung, eine erste Taktleitung und eine zweite Taktleitung. Die erste Taktleitung wird vom Bus-Master aktiviert, wenn über die Datenleitung serielle Daten zu den RF-Slaves übertragen werden und serielle Daten davon empfangen werden. Die zweite Taktleitung wird von den RF-Slaves aktiviert, wenn über die Datenleitung serielle Daten zum Bus-Master übertragen werden.
Ein Vorteil der vorliegenden Erfindung ist es, dass eine niedrigrauschende Steuerung von RF-Vorrichtungen mit einer minimalen Zahl unterschiedlicher Zwischen verbindungen erreicht wird und ohne Verwendung von freischwingenden Taktgebern, wodurch eine wesentliche Quelle für eine elektromagnetische Kopplung minimiert wird. Als ein Ergebnis können RF-Vorrichtungen erhöhter Empfindlichkeit gesteuert werden.
Ein weiterer Vorteil der vorliegenden Erfindung ist es, dass das gesamte Wissen über die Zeit in den Händen des Bus-Masters ist. Dies stellt eine zentralisierte Zeitausführung aller Befehle bereit und befreit die Bus-Slaves und/oder RF-Vorrichtungen von jeglichen Anforderungen, die Zeit zu nachzuhalten.
Weitere Merkmale und Vorteile der Erfindung als auch die Struktur und der Betrieb verschiedener Ausführungsformen der Erfindung werden weiter unten in Bezug auf die beiliegenden Zeichnungen genauer beschrieben.
KURZE BESCHREIBUNG DER FIGUREN
Die vorliegende Erfindung wird in Bezug auf die beiliegenden Zeichnungen beschrieben. In den Zeichnungen bezeichnen gleiche Bezugsziffern allgemein identische, funktionell ähnliche und/oder strukturell ähnliche Elemente. Die Zeichnung, in welcher ein Element als erstes auftaucht, wird durch die am weitesten links stehende Ziffer bzw. Ziffern in dem zugehörigen Bezugszeichen angezeigt.
1 zeigt eine RF-Umgebung, innerhalb welcher die vorliegende Erfindung verwendet wird;
2 zeigt eine erfindungsgemäße 3-Draht-Ausführungsform eines RF-Steuerbusses;
3 zeigt eine Kabel-Ausführungsform eines erfindungsgemäßen RF-Steuerbusses;
4 zeigt ein Flussdiagramm, welches den Betrieb des Bus-Masters genauer beschreibt, wenn er Nachrichten zu den Bus-Slaves sendet;
5 zeigt einen Bus-Slot bzw. ein Buszeitfenster;
6 zeigt ein Standard-Nachrichtenformat;
7 zeigt ein Nachrichtenformat variabler Länge;
8 zeigt einen Synchronisations-Burst bzw. eine Synchronisations-Signalfolge;
9 zeigt einen Standard-Nachrichtenbusrahmen bzw. -frame;
10 zeigt einen Busrahmen bzw. Bus-Frame variabler Länge;
11 ist ein Flussdiagramm, welches den Betrieb jedes Bus-Slaves beschreibt;
12A zeigt ein erstes Slave-Antwortnachrichtenformat;
12B zeigt ein zweites Slave-Antwortnachrichtenformat; und
13 zeigt einen Slave-Antwortbusrahmen.
GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
ÜBERBLICK ÜBER DIE ERFINDUNG
Kurz gesagt, betrifft die vorliegende Erfindung ein System und ein Verfahren zum Steuern von RF-Vorrichtungen, wie beispielsweise Empfängern, Sendern und von Antennenelektronik. 1 zeigt eine RF-Umgebung 100, innerhalb welcher die vorliegende Erfindung verwendet wird. Ein Prozessor 102 ist mit einem oder mehreren RF-Vorrichtungen 104 (gezeigt als 104A bis 104C) über einen RF-Steuerbus 106 verbunden. Ein Bus-Master 108 stellt einen Prozessor 102 mit Zugriff auf den RF-Steuerbus 106 bereit. Der Bus-Master 108 umfasst einen oder mehrere FIFO ("First-In/First-Out")-Vorrichtungen 112 (gezeigt als 112A und 112B). Der Prozessor 102 sendet Daten zum Bus-Master 108 unter Verwendung des FIFO 112A und empfängt Daten vom Bus-Master 108 über den FIFO 112B. Der Prozessor 102 ist auch mit dem Bus-Muster 108 über eine Statusleitung 116 verbunden. Auf der Slave-Seite ist jede RF-Vorrichtung 104 mit dem RF-Steuerbus 106 über eine RF-Schnittstelle 114 (gezeigt als 114A bis 114C) und mit einem Bus-Slave 110 (gezeigt als 110A bis 110C) verbunden.
Die RF-Umgebung 110 zeigt eine häufig vorkommende Situation, wobei ein Digitalprozessor 102 einen oder mehrere RF-Vorrichtungen 104 steuert. Erfindungsgemäß kommuniziert der Prozessor 102 mit den RF-Vorrichtungen 104 über den RF-Steuerbus 106. Der Bus-Master 108 und die Bus-Slaves 110 wandeln parallele Nachrichten vom Prozessor 102 und den RF-Vorrichtungen 104 in ein serielles Format zur Übertragung über den Steuerbus 106 um. Der RF-Steuerbus 106 stellt einen seriellen Halbduplex-Kommunikationsverbindungspfad zwischen dem Bus-Master 108 und den Bus-Slaves 110 bereit. In einer bevorzugten Ausführungsform umfasst der RF-Steuerbus 106 drei Signalpfade: eine RF-Daten (RFD)-Leitung 120, eine Gatter-gesteuerte Neben- bzw. Slave-Taktgeber ("slave gated clock"; SGC)-Leitung 122 und eine Gatter-gesteuerte Haupt- bzw. Master-Taktgeber ("master gated clock"; MGC)-Leitung 124.
Erfindungsgemäß tragen mehrere Ausgestaltungselemente dazu bei, eine digitale Rauschkopplung in die empfindliche Schaltung der RF-Vorrichtungen 104 zu minimieren. Der Bus-Master 108 stellt den Bus-Slaves 110 über den RF-Steuerbus 106 Taktsignale bereit, wenn serielle Daten über den Bus übertragen werden. Befehle werden durch die Bus-Slaves 110 unter der Steuerung bzw. Aufsicht des Bus-Masters 108 ausgeführt, was jegliches Wissen über die Zeit in die Hände des Bus-Masters 108 legt. Dies ergibt eine zentralisierte zeitliche Ausführung aller Befehle innerhalb des Bus-Masters 108. Die Bus-Slaves 110 und die RF-Vorrichtungen 104 sind daher von jeglichen Anforderungen befreit, die Zeit nachzuhalten und können ohne freischwingende Taktgeber arbeiten. Durch Bereitstellen dieser Taktsignale nur während Übertragungen verringert das digitale Rauschen, weil während Nicht-Übertragungszeiten kein Taktrauschen erzeugt wird. Zusätzlich reduziert ein Verwenden von Niedrigspannungs-Differentialsignalen eine Rauscheinkopplung weiter, wie es auch ein in-Serie-Bringen der Daten auf eine einzelne Datenleitung tut.
PHYSIKALISCHE EBENE ("PHYSICAL LAYER")
Die physikalische Ebene der RF-Umgebung 100 wird in diesem Abschnitt beschrieben. Der Prozessor 102 stellt einen Computerprozessor dar, der eingerichtet ist, RF-Vorrichtungen 104 zu steuern wie im Folgenden beschrieben wird. Der Prozessor 102 kann in vielen unterschiedlichen Gestaltungen implementiert werden, und zwar abhängig von den Anforderungen einer bestimmten Anwendung. Beispielsweise kann der Prozessor 102 einen Mikroprozessor darstellen, der für ein Einbaugehäusemontage ("rack mount") ausgelegt ist, welcher in einem integrierten Luftfahrtelektroniksystem verwendet wird. Die RF-Vorrichtung 104 kann jegliche RF-Anlage darstellen, wie beispielsweise Empfänger, Sender und Antennenelektronik.
Vom Prozessor 102 übermittelte bzw. ausgesandte Nachrichten werden über den FIFO 112A in den Bus-Master 108 geladen. Der FIFO 112A wird vorzugsweise unter Verwendung einer herkömmlichen synchronen 9-Bit-FIFO-Speichervorrichtung implementiert. Auf ähnliche Weise werden von den RF-Vorrichtungen 104 empfangene Nachrichten vom Bus-Master 108 über den FIFO 112B zum Prozessor 102 ausgelesen, welcher ebenfalls vorzugsweise unter Verwendung einer herkömmlichen synchronen 9-Bit-FIFO-Speichervorrichtung implementiert ist. Andere Eingabe/Ausgabe (I/O)-Vorrichtungen können alternativ verwendet werden, um Daten zum und Daten vom Bus-Master 108 zu übertragen.
Der Bus-Master 108 steuert den Zugang zum RF-Steuerbus 106, wie hierin beschrieben. Der Bus-Master 108 wandelt parallele Nachrichten, die vom Prozessor 102 empfangen werden, in ein oder mehrere serielle Formate zur Übertragung über den RF-Steuerbus 106 um. Verschiedene bevorzugte serielle Formate werden genauer im folgenden Abschnitt beschrieben. Der Bus-Master 108 beginnt alle Kommunikationsaktivitäten zwischen sich selbst und den Bus-Slaves 110. Der Bus-Master 108 kann als Hardware, Software oder als eine Kombination von beiden implementiert werden. In einer bevorzugten Ausführungsform wird der Bus-Master 108 als eine festgeschaltete Logikschaltung implementiert, welche die hierin beschriebenen Operationen durchführt.
Der Bus-Master 108 stellt auch dem Prozessor 102 Statusinformation über eine Statusleitung 116 bereit, wie weiter unten genauer beschrieben. In einer bevorzugten Ausführungsform ist die Statusleitung 116 als eine 16-Bit-Schnittstelle implementiert bzw. umgesetzt.
Die Bus-Slaves 110 stellen die Kommunikationsschnittstelle zwischen dem RF-Steuerbus 106 und den RF-Vorrichtungen 104 bereit. Die Bus-Slaves 110 dekodieren serielle Datenrahmen bzw. -frames, welche vom Bus-Master 108 empfangen werden, für den sie der vorgesehene Empfänger sind. Der Bus-Slave 110 greift auf den RF-Steuerbus 106 nur in Antwort auf eine Kommunikation bzw. Datenübertragung vom Bus-Master 108 zu. Die Bus-Slaves 110 können als Hardware, Software oder eine Kombination aus beidem implementiert werden. In einer bevorzugten Ausführungsform sind die Bus-Slaves 110 als eine angepasste Logikschaltung implementiert, welche die hierin beschriebenen Funktionen durchführt.
In einer bevorzugten Ausführungsform enthält der Bus-Slave 110 vier interne Register (nicht gezeigt). Zwei dieser Register werden verwendet, um eine logische Identifikations-(ID)-Tabelle zum Auflösen logischer Adressen zu implementieren (weiter unten genauer beschrieben). Das dritte Register umfasst zwei Felder: ein Adressen-Paritätsfehlerfeld und ein Daten-Paritätsfehlerfeld. Das vierte Register ist ein Paritätssteuerregister, welches Felder zum Invertieren der Parität oder zum Ermöglichen einer Paritätsüberprüfung aufweist. Die dritten und vierten Register werden zusammen mit einer Fehlerprüfung verwendet, welche weiter unten genauer beschrieben wird.
Der Bus-Slave 110 umfasst vorzugsweise auch eine externe Impulseingabe (nicht gezeigt). Die externe Impulseingabe kann vom Bus-Master 108, vom Prozessor 102 oder von einer anderen Taktgebervorrichtung (nicht gezeigt) bereitgestellt werden. Die externe Impulseingabe bringt den Bus-Slave 110 dazu, Daten in die RF-Vorrichtung 104 zu laden. Der Betrieb der externen Impulseingabe ist weiter unten genauer beschrieben.
Die RF-Vorrichtungen 104 können jegliche RF-Einrichtung darstellen, wie beispielsweise Sender, Empfänger und Antennenelektronik. In einer bevorzugten Ausführungsform haben die RF-Vorrichtungen 104 keine internen freischwingenden Taktgeber und haben daher kein internes Maß bzw. Gefühl für die Zeit. Die RF-Vorrichtungen 104 kommunizieren mit den Bus-Slaves 110 über eine RF-Schnittstelle 114. Die RF-Schnittstelle 114 ist vorzugsweise unter Verwendung eines bidirektionalen 32-Bit-Datenbusses implementiert sowie von acht Registerauswahlsignalen und einem 8-Bit-Statusbus zum Auslesen von Statusinformation aus der RF-Vorrichtung 104.
Der RF-Steuerbus 106 stellt einen seriellen Halbduplex-Kommunikationsverbindungspfad zwischen dem Bus-Master 108 und den Bus-Slaves 110 bereit. Wie in 1 gezeigt, umfasst der RF-Steuerbus 106 einen einzelnen bidirektionalen Datenpfad, die RFD 120 und zwei Taktpfade SGC 122 und MGC 124. Diese Ausführungsform wird hier als die "3-Draht"-Ausführungsform bezeichnet. In einer alternativen "4-Draht"-Ausführungsform (nicht gezeigt) ist der Datenpfad in zwei unidirektionale Datenleitungen aufgetrennt: eine durch den Bus-Master 108 betriebene Datenleitung und die andere, durch die Bus-Slaves 110 betriebene Datenleitung. Alle Signalpfade im RF-Steuerbus 106 sind vorzugsweise als LVDS ("Low Voltage Differential Signal"; Niedrigspannungs-Differenzialsignal)-Pfade ausgeführt.
Die RFD 120 ist ein differenzielles Paar, welches den Bus-Master 108 mit jedem Bus-Slave 110 verbindet. Der Bus-Master 108 aktiviert die RFD 120, wenn er serielle Daten, wie beispielsweise Befehle oder Synchronisationen, an einen oder mehrere Bus-Slaves 110 sendet. Auf gleiche Weise aktiviert jeder Bus-Slave 110 die RFD 120, wenn er serielle Daten, wie beispielsweise Statusnachrichten, zum Bus-Master 108 sendet. Der RF-Steuerbus 106 ist dergestalt ausgelegt, dass der Bus-Master 108 und die Bus-Slaves 110 nicht gleichzeitig auf die RFD 120 zugreifen.
Die MGC 124 ist ein differenzielles Paar, welches den Bus-Master 108 mit jedem der Bus-Slaves 110 verbindet. Der Bus-Master 108 aktiviert die MGC 124, wenn er serielle Daten über die RFD 120 zu den Bus-Slaves 110 sendet oder davon empfängt. In einer bevorzugten Ausführungsform beträgt die maximale Frequenz der MGC 124 120 MHz.
Die SGC 122 ist ein differenzielles Paar, welches den Bus-Master 108 mit jedem der Bus-Slaves 110 verbindet. Der Bus-Slave 110 aktiviert die SGC 122 als Antwort auf einen Befehl vom Bus-Master 108. Die Frequenz der SGC 122 stimmt mit derjenigen der MGC 124 überein.
2 zeigt die 3-Draht-Ausführungsform des RF-Steuerbusses 106 in größerer Genauigkeit. Der Bus-Master 108 und die Bus-Slaves 110 sind mit dem RF-Steuerbus 106 unter Verwendung eines oder mehrerer LVDS-Treiber 202 (gezeigt als 202A bis 202D) und eines oder mehrerer LVDS-Empfänger 204 (gezeigt als 204A bis 204D) gekoppelt. Ein serielles Datenausgabesignal vom Bus-Master 108 (MRFD_O) wird in die RFD 120 unter Verwendung des Treibers 202A geladen, welcher mittels eines Bus-Master-Datenfreigabesignals (MRFD_E) aktiviert wird. MRFD_O wird am Bus-Slave 110 unter Verwendung des Empfängers 204C empfangen. Das empfangene Signal ist als SRFD_I gezeigt. In der umgekehrten Richtung (d.h., bei der die seriellen Daten vom Bus-Slave 110 zum Bus-Master 108 laufen) wird das serielle Datenausgabesignal vom Bus-Slave 110 (SRFD_O) auf die RFD 120 unter Verwendung des Treibers 202C geladen, welcher mittels eines Bus-Slave-Datenfreigabesignals (SRFD_E) aktiviert wird. SRFD_O wird am Bus-Master 108 unter Verwendung des Empfängers 204A empfangen, was als MRFD_I gezeigt ist.
Ein Gatter-gesteuertes Ausgabe-Master-Taktsignal (MGC_O) wird auf die MGC 124 unter Verwendung des Treibers 202B geladen (welcher durch die Verbindung zur Spannungsquelle Vcc immer aktiviert ist). MGC_O wird am Bus-Slave 110 unter Verwendung des Empfängers 204D empfangen. Das empfangene Signal ist als MGC_I gezeigt. Auf gleiche Weise wird ein Gatter-gesteuertes Ausgabe-Slave-Taktsignal (SGC_O) auf SGC 122 unter Verwendung des Treibers 202D aufgeladen (wie gezeigt, gibt das Signal SRFD_E beide Treiber 202C und 202D frei). SGC_O wird am Bus-Master 108 unter Verwendung des Empfängers 204B empfangen. Das empfangene Signal ist als SGC_I gezeigt. Die in 2 gezeigten Signale werden weiter unten genauer beschrieben. Die Empfänger 204A, 204B, 204C und 204D sind durch Verbindung mit Masse immer aktiviert.
Wie in 2 gezeigt, wird dem Bus-Master 108 ein Taktsignal bereitgestellt, vorzugsweise durch den Prozessor 102. Der Bus-Master 108 verwendet dieses Takt signal, um MGC_O zu bilden. Auch wird dem Bus-Slave 110 eine ID-Adresse bereitgestellt, vorzugsweise durch die zugehörige RF-Vorrichtung 104. Die ID-Adresse wird verwendet, um die zugehörige RF-Vorrichtung 104 für Kommunikationen über den RF-Steuerbus 106 eindeutig zu identifizieren.
Nun zurück zu 1 kann der RF-Steuerbus 6 als ein Kabel (für Zwischen Einbaugehäuse-Kommunikationen) oder als eine Rückwandplatine (für Inner-Einbaugehäuse-Kommunikationen) verwendet werden, und zwar abhängig von den Anforderungen einer bestimmten Anwendung. Die elektrischen Eigenschaften des RF-Steuerbusses 106 unterscheiden sich in Abhängigkeit von der Ausführungsform.
Die Rückwandplatinen-Ausführungsform wird vorzugsweise in einer 3-Draht-Anordnung wie in 2 gezeigt implementiert. Die Treiber 202 und Empfänger 204 werden vorzugsweise unter Verwendung der Bus-LVDS (BLVDS)-Logikschaltungsfamilie von National Semiconductor implementiert. In dieser Ausführungsform können bis zu 16 Bus-Slaves 110 über den RF-Steuerbus 106 unterstützt werden. Die Buslänge des RF-Steuerbusses 106 in der Rückwandplatinen-Ausführungsform ist nicht länger als ein Meter, wenn er bei der bevorzugten Signalrate von 120 MHz betrieben wird. Stichleitungs ('Stub')-Längen werden minimal gehalten. Die Stichleitungslänge von der Verbindungseinheit zum Empfänger sollte auf ein halbes inch beschränkt werden. Die charakteristische Impedanz der voll ausgelasteten Busleitungen, einschließlich aller mit Verbindungseinheiten und Modulen zugeordneten konzentrierten Kapazitäten beträgt 80 Ω ± 10 %. Die Rückwandplatine ist vorzugsweise ausgestaltet, eine differenzielle Übertragungsleitungsimpedanz von 130 Ω unter Verwendung von Streifenleitungs-Geometrien aufzuweisen. Alle Busleitungen werden vorzugsweise abgeschlossen, um Reflexionen aufgrund einer charakteristischen Impedanz-Fehlanpassung zu vermindern. Busleitungen werden an jedem elektrischen Ende des Busses mittels eines 80 Ω-Widerstands abgeschlossen.
3 zeigt eine bevorzugte Kabelausführungsform des RF-Steuerbusses 106. Wie in 3 gezeigt, wird die Kabelausführungsform vorzugsweise in einer 4-Draht-Anordnung implementiert. Die RFD 120 ist in zwei unidirektionale Datenleitungen aufgespalten, gezeigt als 120A und 120B. Die in 3 gezeigten Signale sind die gleichen wie die oben in Bezug auf 2 abgehandelten. Die Treiber 202 (gezeigt als 202E bis 202J) werden vorzugsweise unter Verwendung einer Standard-LVDS-Logik implementiert. Die Kabelausführungsform des RF-Steuerbusses 106 wird vorzugsweise unter Verwendung eines abgeschirmten verdrillten 1A-150Ω-Kabelpaars vom IBM-Kabeltyp implementiert. Die Fachleute werden erkennen, dass andere herkömmliche Kabel, welche ähnliche Eigenschaften haben, ebenfalls verfügbar sind. Das Kabel sollte nicht länger als 5 m sein, wenn es mit der bevorzugten Signalrate von 120 MHz betrieben wird. In der Kabelausführungsform arbeitet der Steuerbus 106 bei einem Maximum von 120 Mbps und ist in der Lage, bis zu vier Bus-Slaves 110 zu unterstützen. Wie bei der Rückwandplatinen-Ausführungsform des Kontrollbusses 106 werden die Stichleitungslängen in der Kabelausführungsform vorzugsweise auf einem Minimum gehalten. Die Stichleitungslänge von der Verbindungseinheit bzw. Verbindungsstück zum Empfänger sollte auf ein halbes inch beschränkt sein. Weiterhin werden Durchführungsverbindungsstecker (gezeigt als 30A bzw. 304D) an jedem Bus-Slave 110 verwendet, um eine Umlaufkettenanordnung wie in 3 gezeigt zu erlauben.
In der Kabelausführungsform des RF-Steuerbusses 106 werden vorzugsweise alle Busleitungen abgeschlossen, um Reflexionen aufgrund einer charakteristischen Impedanzfehlanpassung zu vermindern. Wie in 3 gezeigt, wird ein Abschlusswiderstand ('Terminator') 302 an den Empfängern 204E und 204E im Bus-Master 108 verwendet (gezeigt als Abschlussglieder 302A und 302B). Weiterhin werden Abschlussglieder 302C und 302D verwendet, um die RFD 120A bzw. die MGC 124 abzuschließen. Die Abschlussglieder 302E und 302E können auch dazu verwendet werden, SGC 122 und RD 120B abzuschließen, wie es abhängig von den bestimmten elektrischen Eigenschaften des RF-Steuerbusses 106 geeignet ist. Die Abschlussglieder 302 sind vorzugsweise als 150Ω-Widerstände ausgeführt.
In einer alternativen Kabelausführungsform können längere Kabel verwendet werden, falls die Datenrate vermindert ist. In einer ersten alternativen Kabelausführungsform ist der RF-Steuerbus 106 unter Verwendung eines 20-Meter-Kabels implementiert, welches bis zu acht Bus-Slaves 110 unterstützt und bei einer maximalen Bitrate von 60 Mbps arbeitet. In dieser Ausführungsform sind die Treiber 202 und die Empfänger 204 vorzugsweise unter Verwendung von BLVDS-Differential Transceivern von National Semiconductor implementiert, und der RF-Steuerbus 106 ist unter Verwendung eines verdrillten Kabelpaars der TIA/EIA-485-A-Kategorie 5 implementiert. In dieser ersten alternativen Kabelausführungsform sind die Abschlussglieder 302 vorzugsweise unter Verwendung von 100Ω-Widerständen implementiert.
In einer zweiten alternativen Kabelausführungsform wird der RF-Steuerbus 106 unter Verwendung eines 75 m-Kabels implementiert, welches bis zu 16 Bus-Slaves 110 unterstützt und bei einer maximalen Bitrate von 2,5 Mbps arbeitet. In dieser Ausführungsform sind die Treiber 202 und Empfänger 204 vorzugsweise unter Verwendung von RS-485-Differenzialtransceivern bzw. -Sende/Empfängern implementiert, und der RF-Steuerbus 106 ist unter Verwendung eines verdrillten Kabelpaars der TIA/EIA-485-A-Kategorie 5 implementiert. In dieser zweiten alternativen Kabelausführungsform sind die Abschlussglieder 302 vorzugsweise unter Verwendung von 110Ω-Widerständen implementiert.
BETRIEB DER VORLIEGENDEN ERFINDUNG
Erfindungsgemäß wandelt der Bus-Master 108 parallele Übertragungsnachrichten, die vom Prozessor 102 empfangen worden sind, in einen seriellen Datenstrom um, formatiert die seriellen Daten in einen Busrahmen und sendet sie an den RF-Steuerbus 106 aus. Jeder Bus-Slave 110 empfängt den Busrahmen, wandelt ihn in parallele Form um und überprüft, ob die Adresse in der Nachricht mit der eigenen übereinstimmt. Falls die Adresse übereinstimmt, dekodiert der Bus-Slave 110 den Befehl, führt ihn aus und sendet ein Status-Byte zurück. Falls die Adresse nicht übereinstimmt, lässt der Bus-Slave 110 die Nachricht fallen und wartet auf die nächste Nachricht. Bei der bevorzugten Signalrate von 120 MHz wird ein Bit der seriellen Daten in einer Zeitdauer von 8,33 ns übertragen.
4 zeigt ein Flussdiagramm, das den Betrieb des Bus-Masters 108 genauer beschreibt, wenn er Nachrichten zu den Bus-Slaves 110 aussendet. In Schritt 402 wird eine vom Prozessor 102 zu einem oder zu mehreren Bus-Slaves 110 zu übertragende Nachricht in den Bus-Master 108 geladen. Der Prozessor 102 sendet die Nachricht in paralleler Form zum FIFO 112A. Der Bus-Master 108 liest die Nachricht aus dem FIFO 112A aus, wenn er bereit ist, die Nachricht zu verarbeiten. Vom Prozessor 102 gesandte Nachrichten können beispielsweise Befehle und/oder Daten umfassen.
Formatieren von Nachrichten zur Übertragung über den RF-Steuerbus
In Schritt 404 wandelt der Bus-Master 108 die parallele Nachricht in einen seriellen Datenstrom um. In Schritt 406 formatiert der Bus-Master 108 den seriellen Datenstrom in ein serielles Nachrichtenformat zur Übertragung über den RF-Steuerbus 106 um. Erfindungsgemäß werden drei Arten von Nachrichtenfor maten unterstützt, zwei für Bus-Master-Übertragungen und eine für Bus-Slave-Übertragungen. Bus-Master-Übertragungsformate umfassen ein Standard-Nachrichtenformat, welches eine feste Länge aufweist, sowie ein Burst- bzw. Signalfolgen-Nachrichtenformat variabler Länge, welches eine variable Länge aufweist. Bus-Slave-Übertragungen verwenden ein Slave-Antwortnachrichtenformat, welches weiter unten im Zusammenhang mit dem Betreiben der Bus-Slaves 110 beschrieben wird.
Erfindungsgemäß ist jedes Nachrichtenformat in ein oder mehrere Bus-Slots bzw. Buszeitfenster unterteilt. 5 zeigt ein bevorzugtes Buszeitfenster 502 in größerer Genauigkeit. Das Buszeitfenster 502 umfasst neun Bits, die über die gegebene Fensterzeit übertragen werden. Jedes der Buszeitfenster 502 umfasst ein Paritätsbit (bezeichnet mit P), welches zur Fehlerüberprüfung verwendet wird (genauer weiter unten beschrieben). Die anderen acht Datenbits jedes Buszeitfensters 502 verändern sich gemäß dem Nachrichtenformat. Bit 7 ist das signifikanteste Datenbit ("most significant data bit"; MSB), und Bit 0 ist das am wenigsten signifikante Datenbit ("least significant data bit"; LSB). Die Bezeichnung (X:Y) wird hierin verwendet, um Bits X bis Y eines bestimmten Buszeitfensters 502 zu bezeichnen.
Standard-Nachrichtenformat
6 zeigt ein Standard-Nachrichtenform 600 in größerer Genauigkeit. Das Standard-Nachrichtenformat 600 weist sechs Buszeitfenster auf (gezeigt als 602 bis 612). Das Buszeitfenster 602 (bezeichnet als RF-Kopfbereichsbyte bzw. RF-Header Byte 1) umfasst ein SOM ("start of message"; Nachrichtenbeginn)-Bit, ein physikalisches/logisches Adressbit, eine Ressourcenadresse und ein RF-Ladebit. Wenn gesetzt, gibt das SOM-Bit den Beginn einer neuen Nachricht an. Das SOM-Bit wird von jedem Buszeitfenster abgetrennt, wenn eine vom Prozessor 102 empfangene Nachricht über den FIFO 112A in den Bus-Master 108 geladen wird, und wird durch ein Paritätsbit ersetzt, wenn es über den RF-Steuerbus 106 gesendet wird. Die Ressourcenadresse (6:1) gibt den einen oder die mehreren Bus-Slave(s) 110 an, welche(r) der/die vorgesehene(n) Empfänger der Nachricht ist/sind. Der Bus-Master 108 kann Bus-Slaves 110 unter Verwendung physikalischer Adressen oder logischer Adressen adressieren. Das physikalische/logische Adressbit (Bit 7) gibt an, ob die Ressourcenadresse (6:1) eine physikalische oder eine logische Adresse ist. Physikalische Adressen beziehen sich auf die physikalische Kennung/ID der RF-Vorrichtung 104, während logische Adressen in der logischen ID-Tabelle innerhalb jedes Bus-Slaves 110 gespeichert sind. Logische Adressen umfassen ein oder mehrere Bits, welche eines der zwei Register aussuchen, welche die logische ID-Tabelle darstellen, sowie ein oder mehrere Bits, welche die Bit-Positionen in den Registern dekodieren.
Das RF-Ladebit (Bit 0) wird zusammen mit den Bus-Schreibbefehlen verwendet, um Daten als Antwort auf die externe Impulseingabe zum Bus-Slave 110 auf die RF-Schnittstelle 114 zu laden. Falls das RF-Ladebit nicht gesetzt ist, werden die einem Schreibbefehl zugeordneten Daten nur auf die RF-Schnittstelle 114 geschrieben, sobald die externe Impulseingabe empfangen worden ist. Im anderen Fall werden die einem Schreibbefehl zugeordneten Daten auf die RF-Schnittstelle 114 gegeben, sobald sie vom Bus-Slave 110 empfangen werden. Das RF-Ladebit kann zusammen mit der externen Impulseingabe verwendet werden, um Daten zum gleichen Zeitpunkt in zwei oder mehr RF-Vorrichtungen 104 zu schreiben. Dies wird erreicht durch Laden der Schreibdaten in die geeigneten Bus-Slaves 110 unter Verwendung aufeinander folgender Schreibbefehle über den RF-Steuerbus 106. Dann wird eine externe Impulseingabe gleichzeitig jedem Bus-Slave 110 zugeführt, wodurch bewirkt wird, dass die Daten von jedem Bus-Slave 110 in die entsprechende RF-Vorrichtung geschrieben werden.
Das Buszeitfenster 604 (bezeichnet mit RF-Kopfabschnitts- bzw. -Header-Byte 2) umfasst ein Schreib/Lese-Anzeigebit (Bit 7), einen 4-Bit-Befehlscode (6:3) und eine 3-Bit-Registerfreischaltung (2:0). Das Schreib/Lese-Anzeigebit zeigt an, ob die in den Buszeitfenstern 606 bis 612 vorhandenen Daten zu den adressierten RF-Vorrichtungen 104 geschrieben werden sollen oder ob die Daten von der adressierten RF-Vorrichtung 104 als Antwort auf ein Lesekommando gelesen werden sollen.
Der Befehlscode zeigt dem/den adressierten Bus-Slave(s) 110 und dem/den RF-Vorrichtungen) 104 an, welche Funktion durchzuführen ist. In einer bevorzugten Ausführungsform wird ein hexadezimaler Code verwendet, um einen Befehl aus einem oder mehreren verfügbaren Befehlen eindeutig zu identifizieren. Vorteilhafterweise sind verschiedene Befehle zum Schreiben und Lesen von Daten definiert. Beispielhafte Schreibbefehle können einen RF-Vorrichtung/Bus-Slave-Zurücksetzungsbefehl umfassen sowie einen Datenübertragungsbefehl zum Übertragen eines Datenworts, einen Signalfolgenübertragungsbefehl zum Übertragen mehrerer Datenfolgen, einen RF-Schnittstellenladebefehl, der veranlasst, dass eine RF-Schnittstelle 114 Daten lädt, welche vorher in die RF-Schnittstellenhalteregister hineinprogrammiert worden sind, sowie Befehle zum Schreiben der internen Register des Bus-Slaves 110. Beispielhafte Lesebefehle können einen Statusabfragebefehl zum Abfragen des Status' eins adressierten Bus-Slaves 110 umfassen sowie einen Lesebefehl, der bewirkt, dass ein adressierter Bus-Slave 110 Daten zum Bus-Master 108 ausgibt, und Befehle zum Auslesen des internen Registers des Bus-Slaves 110.
Die Registerfreischaltung gibt den adressierten Bus-Slaves 110 an, welche Registerauswahlsignale innerhalb der RF-Schnittstelle 114 für solche Lese- oder Schreib-Befehle zu aktivieren sind, welche die RF-Schnittstelle 114 betreffen. Die Registerfreischaltbits werden als "kümmert mich nicht" ("don't care") für solche Befehle behandelt, welche die RF-Schnittstelle 114 nicht betreffen.
Die Buszeitfenster 606 bis 612 (bezeichnet mit Datenbyte 1 bis Datenbyte 4) umfassen die Daten, die für Schreibbefehle zu dem adressierten Bus-Slave 110 zu übertragen sind (wie angedeutet durch das Lese/Schreib-Anzeigebit in Buszeitfenster 604). Weiterhin kann in einer bevorzugten Ausführungsform das Buszeitfenster 606 eine Registeradresse oder Daten enthalten, oder wird nicht verwendet ("not used"; N.U.), und zwar abhängig vom Befehl. Die Buszeitfenster 608 bis 612 werden nicht gesendet, falls ein Bus-Lesebefehl ausgeführt wird.
Nachrichtenformat variabler Länge
7 zeigt ein Nachrichtenformat variabler Länge 700 in größerer Genauigkeit. Das Nachrichtenformat variabler Länge 700 hat eine variable Zahl von Buszeitfenstern (gezeigt als 702 bis 718). Die Buszeitfenster 702 und 704 umfassen die gleichen Felder wie oben in Bezug auf die Buszeitfenster 602 und 604 beschrieben. Das Buszeitfenster 706 (bezeichnet als Datenwortzähler) umfasst einen Wortzähler (6:0), welcher die Zahl der folgenden Datenworte angibt, beginnend mit dem Buszeitfenster 708 und endend mit dem Buszeitfenster 718. Wie in 7 gezeigt, weist jedes Datenwort vier Bytes auf, welche in aufeinander folgenden Buszeitfenstern angeordnet sind. Beispielsweise enthält das Buszeitfenster 708 das erste Byte des ersten Datenworts, Buszeitfenster 710 enthält das zweite Byte des ersten Datenworts usw. bis Buszeitfenster 718, welches das vierte Byte des letzten Datenworts enthält (N Worte, wie in 7 gezeigt).
Senden der Synchronisationssignalfolge über den RF-Steuerbus
Nun zurückkehrend zu 4 sendet der Bus-Master 108 eine Synchronisationssignalfolge über den RF-Steuerbus 106 in Schritt 408, welche anzeigt, dass ein Busrahmen beginnt, sobald der Bus-Master 108 die vom Prozessor 102 in Schritt 406 empfangene Nachricht formatiert hat.
8 zeigt diese Synchronisationssignalfolge in größerer Genauigkeit. In einer bevorzugten Ausführungsform sendet der Bus-Master 108 das Signal MSYNC_O an die RFD 120, ohne dass ein Taktsignal auf MGC 124 gesendet wird. Wie gezeigt, umfasst MSYNC_O eine Taktsignalfolge mit vier Zyklen. Dieser folgen Nachrichtendaten, welche mit einem periodischen 4-Bit-Datensynchronisationsmuster beginnen, welches aus 0,0,0,1 besteht. Das sich über die RFD 120 ergebende Signal ist als MRFD_O gezeigt. Das Datensynchronisationsmuster kann zusätzliche beginnende Nullen umfassen, um eine Bustreiber-Zeitumkehr zu erlauben. Dieses Datensynchronisationsmuster geht jeder Nachricht voraus, welche über den RF-Steuerbus 106 übertragen wird.
Senden eines Busrahmens über den RF-Steuerbus
Wiederum zurückkehrend zu 4 sendet der Bus-Master 108 in Schritt 410 einen Busrahmen über den RF-Steuerbus 106, welcher die in Schritt 406 erzeugte formatierte Nachricht enthält, sobald die Synchronisationssignalfolge in Schritt 408 gesendet worden ist. Erfindungsgemäß werden unterschiedliche Busrahmen in Abhängigkeit des Formats der dahinter stehenden Nachricht verwendet. Standardformatnachrichten werden unter Verwendung eines Standardnachrichten-Busrahmens gesendet. Nachrichten mit variablem Längenformat werden unter Verwendung eines Busrahmens variabler Länge gesendet.
Standardnachrichtenbusrahmen
9 zeigt einen Standardnachrichten-Busrahmen 900 in größerer Genauigkeit. Der Bus-Master 108 sendet das Datensignal MRFD_O über die RFD 120 durch Freischalten der geeigneten Treiber 202 (z.B. Treiber der 202A oder 202F) mit dem Freischaltungssignal MRFD_E. MRFD_O umfasst das Datensynchronisationsmuster (gekennzeichnet mit SYNC), gefolgt von der Nachricht, welche gemäß dem Standardnachrichtenformat 600 formatiert worden ist, einschließlich der Buszeitfenster 602 bis 612.
Der adressierte Bus-Slave 110 antwortet auf eine Art, die durch die Nachricht vorgegeben ist. Falls die Nachricht eine Antwort von dem adressierten Bus-Slave 110 benötigt, antwortet der Bus-Slave 110 mit einem Datensignal SRFD_O über die RFD 120 durch Freischalten der geeigneten Treiber 202 (z.B. der Treiber 202C oder 202G) mit dem Freischaltsignal SRFD_E. Die Form des Datensignals SRFD_O ändert sich in Übereinstimmung mit der Nachricht. Beispielsweise antwortet, wie in 9 gezeigt, der adressierte Bus-Slave 110 vorzugsweise mit einer Statusnachricht auf ein physikalisch adressiertes Schreibkommando. In diesem Beispiel umfasst SRFD_O das Datensynchronisationsmuster (bezeichnet mit SYNC), gefolgt von einer 1-Byte-Statusnachricht. Als ein weiteres Beispiel antwortet der adressierte Bus-Slave 110 vorzugsweise auf einen Lesebefehl mit einer Nachricht, die in einem Nachrichtenformat für empfangene Daten formatiert ist, welches weiter unten beschrieben ist. Als noch ein weiteres Beispiel antwortet der adressierte Bus-Slave 110 vorzugsweise überhaupt nicht, wenn die übertragene Nachricht logisch adressiert ist. In einer bevorzugten Ausführungsform antwortet der adressierte Bus-Slave 110 auf eine Nachricht mit einer Bus-Übertragungsdauer von ungefähr vier Zyklen.
Der Bus-Master 108 aktiviert das Gatter-gesteuerte Master-Taktsignal MGC_O über die MGC 124 während der Übertragung von MRFD_O und während der Antwort des Bus-Slaves, SRFD_O. Der Bus-Slave 110 aktiviert das Gatter-gesteuerte Slave-Taktsignal SGC_O über SGC 122 nur während der Übertragung von SRFD_O.
Der Standardnachrichten-Busrahmen 900 dauert ungefähr 700 ns und kann daher eine effektive Übertragungsrate von ungefähr 1,4 MWPS bei der bevorzugten Signalrate von 120 MHz erreichen. Die maximale effektive Informationswortgröße beträgt 32 Bits.
Busrahmen variabler Länge
10 zeigt einen Busrahmen variabler Länge 1000 in größerer Genauigkeit. Der Bus-Master 108 sendet das Datensignal MRFD_O über die RFD 120 durch Freischalten der geeigneten Treiber 202 (beispielsweise der Treiber 202A oder 202F) mittels des Freischaltungssignals MRFD_E. MRFD_O umfasst das Datensynchronisationsmuster (bezeichnet mit SYNC), gefolgt durch die Nachricht, die gemäß dem Nachrichtenformat variabler Länge 700 formatiert worden ist, einschließlich der Buszeitfenster 702 bis 718. Der adressierte Bus-Slave 110 antwortet auf eine Art, die durch die Nachricht vorgegeben ist, wie oben in Bezug auf den Standardnachrichten-Busrahmen 900 beschrieben.
In einer bevorzugten Ausführungsform wird die Übertragung von Datenworten im Busrahmen variabler Länge 1000 mittels eines externen Steuersignals auf dem Busmaster 108 gesteuert (nicht gezeigt). Wenn es "hoch" ist, erlaubt dieses externe Steuersignal es Datenworten, zu dem adressierten Bus-Slave 110 gesendet zu werden. Wenn das externe Steuersignal "niedrig" ist, wird eine Daten- und Takt-Übertragung an einer Wortgrenze angehalten, bis das externe Steuersignal wieder auf "hoch" schaltet.
Der Bus-Master 108 aktiviert das Gatter-gesteuerte Master-Taktsignal MGC_O auf MGC 124 während der Übertragung von MRFD_O und während der Antwort des Bus-Slaves, SRFD_O. Der Bus-Slave 110 aktiviert das Gatter-gesteuerte Slave-Taktsignal SGC_O auf SGC 122 nur während der Übertragung von SRFD_O.
Der Busrahmen variabler Länge 1000 kann eine effektive Übertragungsrate von ungefähr 3,3 MWPS erreichen. Die Informationswortgröße beträgt 32 Bits (vier Bytes), und zwischen 1 und 127 Worten können in einer einzelnen Signalfolgennachricht übertragen werden.
Betrieb des Bus-Slaves als Antwort auf den empfangenen Busrahmen
Wiederum zurückkommend auf 4, sendet in Schritt 410 der Bus-Master 102 einen Busrahmen über den RF-Steuerbus 106 zu dem einen oder den mehreren Bus-Slaves 110. Wie oben angemerkt, empfängt jeder Bus-Slave 110 den Busrahmen, wandelt ihn in parallele Form um und überprüft, ob die Adresse in der Nachricht seiner eigenen entspricht. Falls die Adresse übereinstimmt, dekodiert der Bus-Slave 110 den Befehl und führt ihn aus. Falls die Adresse nicht übereinstimmt, lässt der Bus-Slave 110 die Nachricht fallen und wartet auf die nächste Nachricht. Wie oben beschrieben, antwortet der adressierte Bus-Slave 110 auf eine Art, welche von der Nachricht vorgegeben wird. Wie in 9 gezeigt, antwortet der adressierte Bus-Slave 110 bevorzugt mit einer 1-Byte-Statusnachricht auf einen physikalisch adressierten Schreibbefehl, antwortet auf einen Lesebefehl mit einer Nachricht, welche in einem wie weiter unten beschriebenen Nachrichtenformat für empfangene Daten formatiert ist und antwortet überhaupt nicht, wenn die übertragene Nachricht logisch adressiert ist.
11 ist ein Flussdiagramm, welches den Betrieb jedes Bus-Slaves 110 in größerer Genauigkeit beschreibt. In Schritt 1102, wandelt der Bus-Slave 110 den empfangenen Busrahmen von serieller in parallele Form um.
Vergleichen der Ressourcenadresse mit der Bus-Slave-Adresse
In Schritt 1104 bestimmt der Bus-Slave 110, ob die Ressourcenadresse (enthalten in den Buszeitfenstern 602 oder 702, und zwar abhängig vom Nachrichtenformat) mit der Adresse des Bus-Slaves übereinstimmt. Wie dies erreicht wird, hängt davon ab, ob eine physikalische oder eine logische Adressierung verwendet wird, wie durch das physikalische/logische Adressbit angedeutet (enthalten im Buszeitrahmen 602 oder 702, abhängig von dem Nachrichtenformat). Falls eine physikalische Adressierung verwendet wird, wird die Ressourcenadresse dann mit der physikalischen Kennung der RF-Vorrichtung 104 verglichen. Falls die logische Adressierung verwendet wird, wird die Ressourcenadresse dann mit der logischen Kennungs- bzw. ID-Tabelle im Bus-Slave 110 verglichen. Falls die dekodierte Bitposition mit einer 1 programmiert worden ist, ist die Ressourcenadresse eine gültige logische Adresse für die RF-Vorrichtung. Falls die dekodierte Bitposition mit einer 0 programmiert ist, ist die Ressourcenadresse dann keine gültige logische Adresse für die RF-Vorrichtung. In einer bevorzugten Ausführungsform zeigt eine logisch-adressierte Nachricht mit einer Adresse "111111" eine Sammelaufrufadresse an, welche von allen Bus-Slaves 110 für Schreibbefehle erkannt wird.
Falls die Ressourcenadresse in dem empfangenen Busrahmen nicht mit der Adresse des Bus-Slaves übereinstimmt, lässt in Schritt 1106 der Bus-Slave 110 den empfangenen Busrahmen fallen und wartet in Schritt 1116 auf den nächsten Busrahmen.
In einer bevorzugten Ausführungsform führt der Bus-Slave 110 eine Fehlererkennung mittels der Verwendung einer Parität aus. Wie oben in Bezug auf 5 beschrieben, enthält jedes Buszeitfenster 502 ein Paritätsbit und acht Datenbits. Das LSB wird zuerst übertragen, gefolgt vom MSB und dann dem Paritätsbit jedes Buszeitfensters 502. Die Parität wird als ungerade berechnet. Der adressierte Bus-Slave 110 wird eine ungerade Parität für die acht Bits während jedes Buszeitfensters 502 berechnen und mit der Parität vergleichen, welche vom Bus-Master 108 gesendet wurde.
Falls der adressierte Bus-Slave 110 die Nachricht ohne Fehler empfängt, fährt der Bus-Slave 110 fort, die Nachricht zu verarbeiten. Falls der Bus-Slave 110 einen Paritätsfehler an der Ressourcenadresse detektiert (in den Buszeitfenstern 602 oder 604, abhängig vom Nachrichtenformat), hört der Bus-Slave 110 dann auf, die Nachricht zu verarbeiten und setzt ein Adressen-Paritätsfehler-Flag in einem RF-Steuerbus-Fehlerregister (nicht gezeigt). Falls der adressierte Bus-Slave 110 einen Paritätsfehler an einem der anderen Buszeitfenster detektiert, hört der Bus-Slave 110 dann auf, die Nachricht zu verarbeiten und sendet ein Datenparitäts-Fehler-Flag in das RF-Steuerbus-Fehlerregister.
Dekodier- und Ausführungsbefehle
Falls die Ressourcenadresse im empfangenen Busrahmen nicht mit der Adresse des Bus-Slaves übereinstimmt, dekodiert dann in Schritt 1108 der Bus-Slave 110 den Befehl, der im Busrahmen enthalten ist. Befehlcodes werden im Buszeitfenster 604 für Standardformatnachrichten und im Buszeitfenster 704 für Nachrichten variabler Länge bereitgestellt. Wie oben beschrieben, wird ein hexadezimaler Code bevorzugt, um einen Befehl aus einem oder mehreren verfügbaren Befehlen eindeutig zu identifizieren. Der hexadezimale Code kann beispielsweise unter Verwendung einer Nachschlagetabelle dekodiert werden, um zu bestimmen, welcher Befehl dem Hexadezimalcode entspricht.
In Schritt 1110, führt der Bus-Slave 110 den dekodierten Befehl aus. Wie oben beschrieben, werden vorzugsweise verschiedene Befehle für Lese- und Schreiboperationen definiert. Die spezifischen Befehle, die zur Verwendung über den RF-Steuerbus 106 definiert sind, werden mit der Anwendung variieren. Einige Befehle werden lediglich den adressierten Bus-Slave 110 betreffen, andere Befehle werden die zugehörige RF-Schnittstelle 114 und die RF-Vorrichtung 104 betreffen.
Slave-Antwortnachrichtenformat und Slave-Antwortbusrahmen
In Schritt 1112 formatiert der Bus-Slave 110 eine Antwortnachricht an den Bus-Master 108 auf der Grundlage der Ergebnisse des in Schritt 1110 ausgeführten Befehls. Einige Befehle werden den adressierten Bus-Slave 110 dazu bringen, mit einer Statusnachricht zu antworten (beispielsweise bei einem physikalisch adressierten Schreibbefehl), mit einer Daten enthaltenden Nachricht (beispielsweise bei einem Lesebefehl) oder überhaupt nicht (beispielsweise bei jeglichem logisch adressierten Befehl). Der Bus-Master 108 formatiert diese Nachricht gemäß einem Slave-Antwortnachrichtenformat. 12 zeigt zwei Beispiele von Slave-Antwortnachrichtenformaten 1200A und 1200B in größerer Genauigkeit. Das Slave-Antwortnachrichtenformat 1200A wird vorzugsweise von dem adressierten Bus-Slave 110 verwendet, wenn er auf Datenlesebefehle vom Bus-Slave 110 antwortet. Das Slave-Antwortnachrichtenformat 1200B wird vorzugsweise von dem adressierten Bus-Slave 110 verwendet, wenn er eine Statusinformation als Antwort auf einen Befehl, wie beispielsweise in einer bevorzugten Ausführungsform auf einen Schreibbefehl, antwortet.
Das Slave-Antwortnachrichtenformat 1200A weist fünf Buszeitfenster auf (gezeigt als 1202 bis 1210). Jedes der Buszeitfenster 1202 bis 1210 umfasst ein Paritätsbit (bezeichnet mit PAR) auf der Bit-8-Position. Das Buszeitfenster 1202 (bezeichnet mit RF-Ressourcenadresse) umfasst ein physikalisches/logisches Adressbit, eine Ressourcenadresse und ein RF-Ladebit. Das Buszeitfenster 1202 ist das gleiche wie das oben in Bezug auf 6 beschriebene Buszeitfenster 602. Falls die von dem adressierten Bus-Slave 110 gesandte Nachricht eine Antwort auf einen Lesebefehl ist, umfasst die Ressourcenadresse (6:1) den identischen Ressourcenadressenwert, wie ihn der Bus-Master 108 zum Bus-Slave 110 in den Buszeitfenster 602 oder 607 übertragen hat (d.h., die Adresse des adressierten Bus-Slaves).
Die Buszeitfenster 1204 bis 1210 (bezeichnet mit Datenbyte 1 bis Datenbyte 4) umfassen die Daten, welche von der RF-Vorrichtung 104 als das Ergebnis eines Lesebefehls gelesen werden. Abhängig von der Art des ausgeführten Befehls kann eines oder mehrere dieser Buszeitfenster eine Statusinformation enthalten oder mag überhaupt nicht verwendet werden.
Das Slave-Antwortennachrichtenformat 1200B weist ein Buszeitfenster 1212 auf, welches ein Paritätsbit (bezeichnet mit PAR) auf der Bit-8-Position und ein Status-Byte (7:0) aufweist. In einer bevorzugten Ausführungsform enthält das Statusbyte (7:0) das von dem externen Statusbus der RF-Schnittstelle gelesene Statusbyte. Eine beispielhafte Slave-Antwortnachricht ist in 9 und 10 als SRFD_O eingezeichnet.
In Schritt 1114 sendet der Bus-Slave 110 einen Slave-Antwortbusrahmen über den RF-Steuerbus 106, welcher die Slave-Antwortnachricht umfasst. 13 zeigt einen Slave-Antwortbusrahmen 1300 in größerer Genauigkeit, welcher eine Slave-Antwortnachricht umfasst, die gemäß dem Slave-Antwortnachrichtenformat 1200A formatiert worden ist. 13 zeigt beispielsweise einen Bus-Master 108, der einen Lesebefehl aussendet, und einen Bus-Slave 110, der mit den angeforderten Daten antwortet. Der Bus-Master 108 sendet das Datensignal MRFD_O über RFD 120 mittels Freischalten der geeigneten Treiber 202 (beispielsweise Treiber 202A oder 202F) mit dem Freischaltsignal MRFD_E. MRFD_O umfasst das Datensynchronisationsmuster (bezeichnet mit SYNC), gefolgt von der Nachricht, welche gemäß dem Standardnachrichtenformat 600 formatiert worden ist. In diesem Beispiel umfasst das Buszeitfenster 604 einen Lesebefehl und eine Registerfreischaltung, welche angibt, von wo die Daten zu lesen sind. Das Buszeitfenster 606 ist vorzugsweise reserviert, was es erlaubt, zusätzliche Merkmale abhängig von der Anwendung hinzuzufügen.
Der adressierte Bus-Slave 110 antwortet mit einer Nachricht SRFD_O über RFD 120 mittels Freischaltens der geeigneten Treiber 202 (z.B. der Treiber 202C oder 202G) mit dem Freischaltsignal SRFD_E. SRFD_O umfasst das Datensynchronisationsmuster (bezeichnet mit SYNC), gefolgt von der Slave-Antwortnachricht einschließlich der Buszeitfenster 1202 bis 1210. Der Slave-Antwortbusrahmen 1300 weist eine Dauer von ungefähr 775 ns auf.
In Schritt 1116 wartet der Bus-Slave 110, nachdem er das Verarbeiten der empfangenen Nachricht abgeschlossen hat, darauf, den nächsten Busrahmen vom Bus-Master 108 über den RF-Steuerbus 106 zu empfangen.
SCHLUSSFOLGERUNG
Während verschiedene Ausführungsformen der vorliegenden Erfindung oben beschrieben worden sind, sollte es klar sein, dass sie lediglich als Beispiel und nicht als Beschränkung dargestellt worden sind. Daher sollte der Umfang der vorliegenden Erfindung nicht durch irgendeine der oben beschriebenen beispielhaften Ausführungsformen beschränkt werden, sondern sollte ausschließlich in Übereinstimmung mit den folgenden Ansprüchen und ihren Äquivalenten definiert werden.
Während die Erfindung im Besonderen mit Bezug auf die zugehörigen bevorzugten Ausführungsformen gezeigt und beschrieben worden ist, wird es den Fachleuten klar sein, dass verschiedene Änderungen in Form und Details daran durchgeführt werden können, ohne vom Umfang der Erfindung, so wie er in den Ansprüchen definiert ist, abzuweichen.

Claims

Steuerbus (106) zum Bereitstellen eines Kommunikationsverbindungspfads zwischen einem Bus-Master (108) und einem oder mehreren Bus-Slaves (110A, 110B, 110C), wobei der Bus-Master mit einem Prozessor (102) gekoppelt ist und jeder Bus-Slave mit einer Radiofrequenz (RF)-Vorrichtung (104) gekoppelt ist, die ohne einen freischwingenden Taktgeber arbeitet, wobei der Steuerbus umfasst: eine bidirektionale Datenleitung (120), die mit dem Bus-Master und mit einem oder mehreren der Bus-Slaves gekoppelt ist; eine, erste Taktleitung (124), die mit dem Bus-Master und dem einem oder den mehreren der Bus-Slaves gekoppelt ist, welche vom Bus-Master nur aktiviert wird, wenn über die bidirektionale Datenleitung serielle Daten zu dem einem oder den mehreren Bus-Slaves übertragen werden oder serielle Daten davon empfangen werden; und eine zweite Taktleitung (122), die mit dem Bus-Master und dem einem oder den mehreren der Bus-Slaves gekoppelt ist, welche von dem einem oder den mehreren der Bus-Slaves nur aktiviert wird, wenn über die bidirektionale Datenleitung serielle Daten zum Bus-Master übertragen werden.
Steuerbus nach Anspruch 1, wobei die bidirektionale Datenleitung, die erste Taktleitung und die zweite Taktleitung Niedrigspannungs-Differentialsignal (LVDS)-Pfade sind.
Steuerbus zum Bereitstellen eines Kommunikationsverbindungspfads zwischen einem Bus-Master und einem oder mehreren Bus-Slaves, wobei der Bus-Master mit einem Prozessor gekoppelt ist und jeder Bus-Slave mit einer RF-Vorrichtung gekoppelt ist, die ohne einen freischwingenden Taktgeber arbeitet, wobei der Steuerbus umfasst: eine erste unidirektionale Datenleitung (120A), die mit dem Bus-Master und mit einem oder mehreren der Bus-Slaves gekoppelt ist; eine zweite unidirektionale Datenleitung (120B), die mit dem Bus-Master und mit einem oder mehreren der Bus-Slaves gekoppelt ist; eine erste Taktleitung, die mit dem Bus-Master und dem einem oder den mehreren der Bus-Slaves gekoppelt ist, welche vom Bus-Master nur aktiviert wird, wenn über die erste unidirektionale Datenleitung serielle Daten zu dem einem oder den mehreren Bus-Slaves übertragen werden oder serielle Daten davon empfangen werden; und eine zweite Taktleitung, die mit dem Bus-Master und dem einem oder den mehreren der Bus-Slaves gekoppelt ist, welche von dem einem oder den mehreren der Bus-Slaves nur aktiviert wird, wenn über die zweite unidirektionale Datenleitung serielle Daten zum Bus-Master übertragen werden.
System zur RF-Steuerung, umfassend: einen Prozessor; einen mit dem Prozessor gekoppelten Bus-Master; einen Bus-Slave; eine mit dem Bus-Slave gekoppelte RF-Vorrichtung; und einen RF-Steuerbus, umfassend: eine bidirektionale Datenleitung, die mit dem Bus-Master und dem Bus-Slave gekoppelt ist, eine erste Taktleitung, die mit dem Bus-Master und dem Bus-Slave gekoppelt ist, welche vom Bus-Master nur aktiviert wird, wenn über die bidirektionale Datenleitung serielle Daten zum Bus-Slave gesendet werden oder serielle Daten davon empfangen werden, und eine zweite Taktleitung, die mit dem Bus-Master und dem Bus-Slave gekoppelt ist, welche vom Bus-Slave nur aktiviert wird, wenn über die bidirektionale Datenleitung serielle Daten zum Bus-Master übertragen werden.
System nach Anspruch 4, weiterhin umfassend: eine erste First-In/First-Out (FIFO)-Vorrichtung, wobei der Prozessor eine parallele Übertragungsnachricht in die erste FIFO-Vorrichtung lädt und der Bus-Master die parallele Übertragungsnachricht ausliest; eine zweite FIFO-Vorrichtung, wobei der Bus-Master eine parallele Empfangsnachricht in die erste FIFO-Vorrichtung lädt und der Prozessor die parallele Empfangsnachricht ausliest; und eine Statusleitung, die zwischen dem Bus-Master und dem Prozessor eingekoppelt ist.
System nach Anspruch 4, wobei der Prozessor eine parallele Übertragungsnachricht zum Bus-Master sendet und wobei der Bus-Master die parallele Übertragungsnachricht in ein serielles Nachrichtenformat umwandelt und die Nachricht über den RF-Steuerbus zum Bus-Slave überträgt.
System nach Anspruch 6, wobei der Bus-Master über die Datenleitung eine Synchronisationssignalfolge zum Bus-Slave sendet, bevor er die Nachricht zum Bus-Slave überträgt.
System nach Anspruch 6, wobei die gesendete Nachricht eine Betriebsmitteladresse und einen Steuerbefehl umfasst, wobei der Bus-Slave eine physikalische Adresse umfasst und wobei der Bus-Slave bestimmt, ob die Betriebsmitteladresse mit der physikalischen Adresse übereinstimmt, und falls das so ist, durch Senden einer Slave-Antwortnachricht an den Bus-Master antwortet und den Steuerbefehl ausführt.
System nach Anspruch 6, wobei die gesendete Nachricht eine Betriebsmitteladresse und einen Steuerbefehl umfasst, wobei der Bus-Slave eine logische Adresse umfasst und wobei der Bus-Slave bestimmt, ob die Betriebsmitteladresse mit der logischen Adresse übereinstimmt, und falls das so ist, den Steuerbefehl ausführt.
System nach Anspruch 4, weiterhin umfassend: einen zwischen dem Bus-Master und der bidirektionalen Datenleitung eingekoppelten ersten Treiber; einen zwischen dem Bus-Master und der bidirektionalen Datenleitung eingekoppelten ersten Empfänger; einen zwischen dem Bus-Master und der ersten Taktleitung eingekoppelten zweiten Treiber; einen zwischen dem Bus-Master und der zweiten Taktleitung eingekoppelten zweiten Empfänger; einen zwischen dem Bus-Slave und der bidirektionalen Datenleitung eingekoppelten dritten Treiber; einen zwischen dem Bus-Slave und der bidirektionalen Datenleitung eingekoppelten dritten Empfänger; einen zwischen dem Bus-Slave und der ersten Taktleitung eingekoppelten vierten Empfänger; und einen zwischen dem Bus-Master und der zweiten Taktleitung eingekoppelten vierten Treiber.
Verfahren zum Steuern einer RF-Vorrichtung, wobei ein RF-Steuerbus einen Bus-Master und einen Bus-Slave verbindet, wobei der Bus-Slave mit der RF-Vorrichtung gekoppelt ist und der Bus-Master mit einem Prozessor gekoppelt ist und wobei der RF-Steuerbus eine Datenleitung, eine erste Taktleitung und eine zweite Taktleitung umfasst, umfassend die folgenden Schritte: (a) Senden einer parallelen Übertragungsnachricht vom Prozessor zum Bus-Master; (b) Umwandeln der parallelen Übertragungsnachricht in einen seriellen Datenstrom; (c) Formatieren des seriellen Datenstroms gemäß einem seriellen Datenformat, dadurch Erzeugen einer formatierten Nachricht; (d) Senden einer Synchronisationssignalfolge zum Bus-Slave über die Datenleitung; (e) Aktivieren der ersten Taktleitung, während die formatierte Nachricht vom Bus-Master zum Bus-Slave über die Datenleitung gesendet wird; und (f) Bestimmen, ob der Bus-Slave der vorgesehene Empfänger der formatierten Nachricht ist, und falls dies so ist, Formatieren einer Statusnachricht und Aktivieren der ersten und der zweiten Taktleitungen nur, während die Statusnachricht vom Bus-Slave zum Bus-Master über die Datenleitung gesendet wird.
Verfahren nach Anspruch 11, wobei die erste und die zweite Taktleitung während der Synchronisationssignalfolge stummgeschaltet sind.