DE3422363C2 - - Google Patents

Description

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Datenübertragung in Kraftfahrzeugen nach den Oberbegriffen der Patentansprüche 1 und 2. Ein solches Verfahren und eine solche Vorrichtung sind aus der der Anmeldung JP-17 535/82 entsprechend US-PS 46 04 620 bekannt.

Ein Kraftfahrzeug ist mit mehreren elektrischen Verbrauchern und Bauteilen wie Lampen, Motoren, Sensoren und Stellgliedern ausgerüstet. Die Anzahl dieser elektrischen Verbraucher und Teile wächst mit zunehmender elektronischer Ausrüstung des Automobils.

Falls diese große Menge elektrischer Einrichtungen durch eine individuelle Verdrahtung verbunden wird, ergeben sich wegen der zunehmenden Komplexität und dem Verdrahtungsausmaß erhebliche Probleme wie die Erhöhung der Kosten, des Gewichts und des Verdrahtungsraums. Außerdem könnten gegenseitige Verkopplungen auftreten. Im bekannten Verfahren ist zur Lösung des obigen Problems die Verdrahtung durch ein Mehrfachübertragungssystem vereinfacht, das die Übertragung sehr vieler Signale über wenige Leitungen gestattet.

In der bekannten Übertragungsvorrichtung werden Signale zwischen mehreren Endeinheiten (LCU) und einer Zentraleinheit (CCU) durch eine gemeinsame Übertragungsleitung im Halb-Duplexverfahren übertragen. Jede LCU weist ein oder mehrere Erfassungseinrichtungen oder Steuereinrichtungen oder Verbindungen beider Einrichtungen auf. Die CCU weist einen Digitalrechner zur Steuerung der Datenübertragung zwischen der CCU und den LCUs auf. Dieser Computer wird nicht nur für die Signalübertragung, sondern auch für andere Verarbeitungen verwendet. Der Inhalt der Verarbeitungen ist von System zu System anders. Beispiele der Verarbeitungen stellen Operationen zur Erzeugung der zu übertragenden Signale und Fehlerdiagnose im System dar. Demgemäß wird eine effektive Nutzung des Computers der CCU erforderlich.

Aus "Elektronik" 6/1981, S. 105-122 ist ein Verfahren zur Datenübertragung bekannt, bei dem Daten zwischen einer Zentralsteuereinheit und mindestens einer Ortssteuereinheit in einem Halb-Duplexmodus übertragen werden (vgl. Bild 7 dieser Druckschrift, das beispielhaft ein Kassenterminalsystem darstellt). Die Zentralsteuereinheit weist eine Datenverarbeitungseinheit CPU und eine Übertragungssteuereinheit auf. Die Übertragungssteuerung ist eine serielle Übertragung über einen Zwei-Draht-Bus. Die Datenverarbeitungseinheit der Zentralsteuereinheit empfängt die Daten auf ein am Ende einer Datenempfangsperiode durch die Übertragungssteuereinheit der Zentralsteuereinheit erzeugtes Unterbrechungssignal, welches eine Interrupt-Logik erzeugt, die in Bild 6 dieser Druckschrift gezeigt ist. Die angeführte Druckschrift "Elektronik" 6/1981, S. 105-122 beschreibt keine spezifischen Maßnahmen zur Fehlererkennung und Sicherung bei der Datenübertragung. In "Elektroniker", Nr. 7, 1976, S. EL1 bis EL5 ist in einem "Realisierung eines fehlerkorrigierenden Übertragungssystems" bezeichneten Artikel von Frank J. Furrer unter anderem das Prinzip der Fehlererkennung und Fehlerkorrektur durch Mehrfachübertragung derselben Daten beschrieben.

Aufgrund der Verwendung des vorliegenden Datenübertragungsverfahrens in Kraftfahrzeugen ist eine Erkennung von bei der Datenübertragung erzeugten Einfach- und Mehrfachfehlern besonders wichtig. Dagegen ist eine Fehlerkorrektur in als fehlerhaft erkannten Daten nicht erforderlich, da die Möglichkeit der Wiederholung der gesendeten Daten vorhanden ist.

Eine auf den Datenempfang hin erfolgte Unterbrechung des Prozessors der Zentralsteuereinheit bringt immer eine zeitaufwendige Unterbrechungsverarbeitung mit sich, da Daten und Adreßsignale der bis zur Unterbrechung ablaufenden Prozeduren in geordneter Weise sichergestellt werden müssen, bevor die Verarbeitung der empfangenen Daten beginnen kann.

Es ist deshalb wünschenswert bei einem solchen Übertragungssystem für Kraftfahrzeuge unnötige Unterbrechungen, die aufgrund fehlerhaft empfangener Daten erzeugt würden, zu vermeiden.

Es ist deshalb Aufgabe der Erfindung, ein Datenübertragungsverfahren und eine Datenübertragungsvorrichtung zur Verwendung in Kraftfahrzeugen anzugeben, die verhindert, daß beim Empfang fehlerhafter Daten für den Prozessor der Zentralsteuereinheit eine unnötige zeitverschwendende Verarbeitungspause auftritt.

Dabei soll die Fehlererfassung hardwaremäßig in der Übertragungssteuereinheit stattfinden und die Erzeugung des Unterbrechungssignals im Fehlerfall verhindert werden.

Diese Aufgabe wird erfindungsgemäß durch ein Verfahren gemäß Anspruch 1 bzw. durch eine Vorrichtung gemäß den Merkmalen des Anspruchs 2 gelöst. Die abhängigen Ansprüche 3 bis 5 kennzeichnen jeweils eine vorteilhafte Weiterbildung der in Anspruch 2 angegebenen Datenübertragungsvorrichtung.

Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand der Zeichnung näher beschrieben. Es zeigen:

Fig. 1 ein Kompaktverdrahtungssystem für Kraftfahrzeuge,

Fig. 2 ein Blockschaltbild eines Ausführungsbeispiels eines Datenübertragungssystems,

Fig. 3 ein Blockschaltbild eines Ausführungsbeispiels einer örtlichen Steuereinheit,

Fig. 4 ein ausführliches Blockschaltbild des Ausführungsbeispiels von Fig. 3,

Fig. 5 ein Beispiel eines Dateninhalts,

Fig. 6 ein Beispiel des Formats übertragener Signale,

Fig. 7 ein Beispiel einer Moduswahl,

Fig. 8 ein Zeitdiagramm, das den Betrieb eines Ausführungsbeispiels gemäß der Erfindung in einem DIO-Modus erläutert,

Fig. 9 ein Funktionsblockschaltbild der örtlichen Steuereinheit in einem CPU-Modus,

Fig. 10 ein Beispiel der Form von im CPU-Modus übertragenen Signalen,

Fig. 11 ein Funktionsblockschaltbild eines Details des Ausführungsbeispiels von Fig. 9,

die Fig. 12 und 13 Blockschaltbilder von Ausführungsbeispielen einer Signalverarbeitungsschaltung,

die Fig. 14 und 15 Zeitdiagramme, die den Betrieb der in den Fig. 12 und 13 dargestellten Signalverarbeitungsschaltung erläutern,

Fig. 16 eine Auswahloperation durch ein Registerwahlsignal,

Fig. 17 ein Blockschaltbild eines Ausführungsbeispiels einer Schaltung, die ein Unterbrechungsanforderungssignal erzeugt,

die Fig. 18 und 19 Zeitdiagramme zur Erläuterung des Betriebs der Schaltung von Fig. 17,

Fig. 20 ein Zeitdiagramm einer Operation im CPU-Modus,

Fig. 21 ein Blockschaltbild eines Ausführungsbeispiels einer Fehler-Setzschaltung,

Fig. 22 ein Zeitdiagramm zur Erläuterung des Betriebs der Schaltung von Fig. 21,

Fig. 23 ein Zustandsübergangsdiagramm einer Datenübertragungsoperation im CPU Modus in Kombination mit dem DIO Modus,

Fig. 24 ein Blockschaltbild eines Ausführungsbeispiels einer Zentralsteuereinheit,

die Fig. 25 und 26 jeweils Flußdiagramme zur Erläuterung des Betriebs der Zentralsteuereinheit, und

Fig. 27 ein Blockschaltbild eines weiteren Ausführungsbeispiels der Zentralsteuereinheit.

Fig. 1 zeigt ein Kompaktverdrahtungssystem, das für ein Kraftfahrzeug geeignet ist.

Als Datenübertragungsleitungen werden in dem in Fig. 1 dargestellten System Glasfiberkabel OF verwendet, durch die eine Zentralsteuereinheit CCU und mehrere Ortssteuereinheiten LCU über einen gemeinsamen optischen Signalkanal verbunden sind. Ein optischer Verzweigungsverbinder OC ist an jedem Verzweigungspunkt der Glasfiberkabel OF angeordnet.

Die CCU befindet sich in der Nähe des Armaturenbretts des Kraftfahrzeugs oder an anderer geeigneter Stelle und steuert das Gesamtsystem. Die benötigten LCUs sind im Kraftfahrzeug so verteilt, daß sie in der Nähe elektrischer Einrichtungen, die verschiedene Steuerschalter SW, Meßgeräte M, Lampen L und Fühler F sein können, angeordnet sind.

Ein Umsetzermodul O/E, das ein optisches Signal in ein elektrisches Signal, oder umgekehrt, umsetzt, ist an jedem Verbindungspunkt der CCU oder LCU mit dem Glasfiberkabel OF angeordnet.

Die CCU weist einen Digitalrechner (Mikrocomputer) und eine Seriendatenübertragungsfunktion auf. Jede LCU hat einen Übertragungsschnittstellenmodul (Übertragungssteuereinheit) CIM. Die CCU wählt aufeinanderfolgend eine der LCUs und tauscht mit der gewählten LCU Daten aus und wiederholt diesen Vorgang, so daß über einen Kanal des Glasfiberkabels OF eine Mehrfachübertragung stattfindet, was eine komplexe und weit verzweigte Verdrahtung des Automobils stark vereinfacht.

Fig. 2 zeigt ein Beispiel eines Datenübertragungssystems, das die Kompaktverdrahtung des Kraftfahrzeugs gemäß Fig. 1 verwendet. Dieses Blockschaltbild zeigt ein Gesamtdatenübertragungssystem, worin die Nummer 10 eine Zentralsteuereinheit (entsprechend der CCU in Fig. 1), Nummer 20 eine Signalübertragungsleitung (entsprechend dem Glasfiberkabel (OF in Fig. 1), die Nummern 30 bis 32 Ortssteuereinheiten (entsprechend den LCU in Fig. 1), die Nummer 40 einen Analog/Digital-Umsetzer A/D und die Nummern 51 bis 58 externe Lasten angeben. Im vorliegenden Beispiel ist die Signalübertragungsleitung 20 eine elektrische Signalübertragungsleitung. Demgemäß sind keine Umsetzmodule zwischen der CCU 10, den LCUs 30 bis 32 und den Übertragungsleitungen nötig und die LCUs 30 bis 32 bestehen im wesentlichen nur aus dem CIM.

Die CCU 10 weist einen Digitalrechner (beispielsweise Mikrocomputer) auf, der mit den LCUs 30 bis 32 durch die Übertragungsleitung 20 verbunden ist und sendet Daten an die externen Lasten 51 bis 58 und empfängt in einer Mehrfachübertragung Daten von diesen. Die externen Lasten 51 bis 58 sind elektrische Einrichtungen, wie Fühler, Lampen, Stellglieder und Motoren. Die externen Lasten 57 und 58 sind Fühler, die Analog-Daten erzeugen und mit der LCU 32 über den Analogdigitalwandler A/D 40 verbunden, so daß die von den Fühlern erzeugten Analogdaten digitalisiert und als Digitaldaten übertragen werden.

Die Signalübertragungsleitung kann jede Zweirichtungsübertragungsleitung sein und ist nicht auf ein elektrisches Signalübertragungssystem beschränkt. Es kann auch ein optisches Signalübertragungssystem oder irgendein anderes geeignetes System eingesetzt sein. Der Übertragungsmodus ist ein sogenannter Halbduplexmodus, bei dem Daten zwischen einer der LCUs 30 bis 32 und der CCU 10 auf einen Aufruf von der CCU 10 an die gewählte der LCUs 30 bis 32 abwechselnd gesendet und empfangen werden.

Wegen der Mehrfachübertragung im Halbduplexmodus enthalten die von der CCU 10 ausgesendeten Daten eine Zieladresse und nur eine der LCUs, die die den von der Übertragungsleitung 20 empfangenen Daten hinzugefügte Zieladresse als ihre eigene erkennt, antwortet auf die empfangenen Daten.

Demnach sendet bei dem Datenübertragungssystem im Halbduplexmodus nur diejenige LCU ihre Daten an die CCU 10, die die von der CCU 10 gesendete Adresse als ihre eigene erkannt hat.

Beim vorliegenden Ausführungsbeispiel sind die Funktionen der LCUs 30 bis 32 auf ganz bestimmte beschränkt, damit die LCU Bausteine in hochintegrierter Technik hergestellt werden können.

Diese bestimmten Funktionen bestehen in einer Datenübertragungsfunktion, d. h. eine für die Mehrfachdatenübertragung nötige Funktion und eine Steuerfunktion für die externen Geräte, wie z. B. für den A/D 40, der mit der LCU 32 verbunden ist. Als Ergebnis ist die Datenübertragungsfunktion unabhängig von der Steuerfunktion.

Der Einsatz in einem Kompaktverdrahtungssystem eines Kraftfahrzeugs im Halbduplexmodus bedingt die Auswahl einer geeigneten Übertragungsrate und einer geeigneten Anzahl von Adressenbits.

Beim vorliegenden Mehrfachübertragungssystem können die Funktionen der hochintegrierten LCU auch bei der CCU 10 angewendet werden. Damit kann die CCU 10 aus einer Kombination der LCU 33 mit einem Mehrzweckcomputer (z. B. Mikrocomputer), der keine Datenübertragungsfunktionen hat, bestehen. Somit reduziert sich die Softwarelast des Computers der CCU 10, und die Vielseitigkeit der LCU wird verbessert. In diesem Fall wird jedoch ein Teil der Funktionen der LCU 33, die in der CCU 10 eingesetzt ist, nicht verwendet.

Fig. 3 zeigt ein Blockschaltbild eines Ausführungsbeispiels der LCUs 30 bis 32. Ein von der Übertragungsleitung 20 empfangenes Signal RXD wird einer Synchronisierschaltung 102 zugeführt, die das Signal RXD mit einem Takt von einem Taktgenerator 107 synchronisiert und eine Datenkomponente des RXD taktsynchron einer Steuerschaltung 101 zuführt, die wiederum ein Steuersignal zum seriellen Einschreiben der Datenkomponente des empfangenen Signals RXD in ein Schieberegister 104 erzeugt.

Ein Adreßvergleicher 103 enthält die der LCU zugeteilte Adresse. Die Adresse und die Daten, die in eine vorgegebene Bitposition des Schieberegisters 104 eingeschrieben sind, werden durch den Adreßvergleicher 103 verglichen. Bei Gleichheit werden die Daten im Schieberegister 104 einem I/O-Puffer 105 übertragen und dann zur externen Einrichtung gespeist.

Die Steuerschaltung 101 weist einen Zähler auf, der durch den Takt hochgezählt wird. Der Zähler erzeugt ein sequentielles Steuersignal, das die Daten im empfangenen Signal RXD in den I/O-Puffer 105 transferiert und außerdem die Daten vom I/O-Puffer 105 parallel in das Schieberegister 104 einschreibt, worin sie dann als serielle Daten von den externen Einrichtungen zur Übertragung zur CCU 10 bereitstehen. Die Daten werden seriell vom Schieberegister 104 gelesen und zur Übertragungsleitung 20 als Sendesignal TXD ausgesendet. Da die dem Empfangssignal RXD hinzugefügte Adresse ebenfalls dem Sendesignal TXD hinzugefügt ist, liest die CCU 10 aus dem Sendesignal, falls die zum TXD gehörige Adresse mit der von der CCU 10 ausgesendeten Adresse übereinstimmt. Auf diese Weise ist ein Zyklus des Datenaustauschs im Halbduplexmodus abgeschlossen.

Die CCU 10 sendet dann Daten für die nächste LCU aus und wiederholt den obigen Vorgang, so daß die Daten periodisch mit der Vielzahl der LCUs 30 bis 32 ausgetauscht werden.

Eine A/D-Steuerschaltung 106 steuert den A/D 40, wenn die LCU die LCU 32 von Fig. 2 ist. Die A/D-Steuerschaltung hat eine Steuerfunktion, die zur Digitalisierung der Daten von den externen Lasten 57 und 58, die z. B. Fühler sind und analoge Signale erzeugen, durch den A/D-Wandler 40 nötig sind und liest die Digitaldaten in das Schieberegister 104.

In Fig. 4 ist ein Ausführungsbeispiel des CIM gemäß der Erfindung dargestellt. Dieser CIM kann als der CIM 33 oder als eine der LCU 30 bis 32 in dem in Fig. 2 dargestellten System verwendet werden. Die mit den Elementen in Fig. 3 identischen Elemente sind mit den gleichen Bezugsziffern versehen. In Fig. 4 ist Nr. 301 eine Synchronisierschaltung, die einen mit dem Empfangssignal RXD synchronen Takt erzeugt, Nr. 302 ein Zähler, der einen zweiphasigen Takt Φ_S und Φ_M erzeugt, Nr. 303 ein. Folgesteuerzähler, Nr. 304 einen Sequenzdecodierer, der verschiedene Steuersignale aufgrund des Ausgangs des Zählers 303 erzeugt, Nr. 305 ein Fehlerdetektor, Nr. 306 ein Adreßdecodierer, der Eingänge bzw. Ausgänge des I/O-Puffers 105 wählt, Nr. 307 ein Vierbit-Vergleicher als Adressenvergleicher 103, Nr. 308 eine Fehlererfassungsschaltung, Nr. 310 ein zusammengesetztes Gatter, das zwei UND-Glieder und ein NOR-Glied enthält, Nr. 311 ein Exklusiv-ODER-Glied für die Fehlerfassung, Nr. 312 ein UND-Glied für die Datenübertragung, die Nummern 313 und 314 Tristate-Puffer, Nr. 320 ein Achtbit-Schieberegister, Nr. 321 ein 32Bitregister, Nr. 322 ein 32Kanalgatter, Nr. 323 ein A/D-Steuerzähler, Nr. 324 eine Schaltung, die ein A/D-Steuersignal erzeugt und Nr. 325 ein A/D-Kanalwahl-Zähler. Das Schieberegister 104 hat 25 Bitstellen (24 Bit + 1 Bit) und der I/O-Puffer 105 hat 14 Ports (14 Bits).

Die LCUs 30 bis 32 (weiterhin als CIM bezeichnet) und die CIMs 33 arbeiten jeweils an einem ausgewählten von mehreren möglichen Betriebsmoden. Bei der Verwendung als CIM 30 bis 31 gemäß Fig. 2 wird der DIO-Modus gewählt. Bei der Verwendung als CIM 32 gemäß Fig. 2 wird ein AD-Modus gewählt. Bei der Verwendung als CIM 33 gemäß Fig. 2 wird ein MPU-Modus gewählt. Die Moduswahl wird weiter unten beschrieben.

Wird der DIO-Modus gewählt, ist die A/D-Steuerschaltung 106 nicht in Betrieb. Der Dateninhalt des Schieberegisters 104 ist in Fig. 5 dargestellt. Nach dieser Darstellung werden sechs Bits Nr. 0 bis Nr. 5 nicht verwendet und 14 Bits Nr. 6 bis Nr. 19 den Daten DIO des I/O-Puffers 105 zugeteilt. Vier Bits Nr. 20 bis Nr. 23 werden den Adreßdaten ADDR und Bit Nr. 24 einem Statusbit zugeteilt. Die 14 Bits werden den DIO-Daten zugeteilt, da der I/O-Puffer 105 14 Bitstellen hat. Die Höchstzahl an den I/O-Puffer anschließbaren Lasten ist beim CIM gemäß dem vorliegenden Ausführungsbeispiel 14. Beim vorliegenden Ausführungsbeispiel wird ein schrittsynchronisiertes, bidirektionales durch Wiederholung des invertierten, umgekehrt doppeltes Datenmusters verdoppelndes Übertragungssystem verwendet, bei dem die Digitaldaten im NRZ (NON-RETURN-TO-ZERO)-Verfahren übertragen werden. Die Form der übertragenen Signale ist in Fig. 6 dargestellt. Ein Rahmen für die Datenübertragung von der CCU(CIM) zur LCU(CIM) heißt Empfangsrahmen und der für die Datenübertragung von der LCU(CIM) zu der CCU(CIM) verwendete Rahmen wird Senderahmen genannt. Der Empfangsrahmen und der Senderahmen bestehen beide aus 74 Bits und somit besteht ein Gesamtrahmen aus 148 Bits. Der Empfangsrahmen und der Senderahmen haben dasselbe Format, bei dem die ersten 25 Bits "0" sind, denen zur Taktsynchronisierung ein "1" Startbit folgt. Darauf folgen 24 Bit Empfangsdaten RXD oder Sendedaten TXD in der NRZ-Form, denen die invertierten Daten bzw. folgen. Die invertierten Daten bzw. werden zur Prüfung auf Übertragungsfehler übertragen.

Wie schon ausgeführt, erfolgt die Mehrfachübertragung beim vorliegenden Ausführungsbeispiel durch das Halbduplexsystem. Entsprechend sind die Adreßdaten ADDR der LCU, die von der CCU aufgerufen wird, in den ersten 4 Bits der Empfangsrahmendaten RXD enthalten, wie in Fig. 5 dargestellt ist, und die selben Adressendaten ADDR sind in den ersten 4 Bits der von der LCU ausgesendeten Senderahmendaten TXD enthalten. Da nur die von der CCU aufgerufene LCU den Senderahmen sendet, kann die CCU sofort die Quell-LCU der Daten bestimmen, auch wenn die Adreßdaten nicht den Sendedaten TXD hinzugefügt sind. Deshalb müssen die Adreßdaten nicht notwendigerweise in den Senderahmendaten TXD enthalten sein und die ersten vier Bits der Daten TXD können ein Datum wie "0000" enthalten, das mit keiner der LCU-Adressen übereinstimmt.

Die CIM-Adresse wird anhand der Fig. 4 erläutert. Wie schon oben beschrieben, ist jeder LCU(CIM) eine 4Bit-Adresse zugeteilt und die Mehrfachdatenübertragung im Halbduplexsystem wird entsprechend dieser Adresse durchgeführt. Vier dem Vergleicher 307 eingegebene Bits 2⁰-2³ teilen die Adresse dem CIM zu. Die Adresse des CIM wird durch die diesen Eingängen anliegende Daten ADDR0-ADDR3 bestimmt. Beispielsweise werden zur Kennzeichnung der CIM-Adresse zu "10" die Adreßdaten ADDR0 auf "0", ADDR1 auf "1", ADDR2 auf "0" und ADDR3 auf "1" gesetzt, so daß der Wert "1010" den Eingängen 2⁰-2³ anliegt. Im vorliegenden Ausführungsbeispiel stellt das Datum "0" Massepotential und das Datum "1" die Versorgungsspannung V_CC dar. Deshalb sind für die Adresse "10" die Eingänge 2⁰ und 2² geerdet und die Eingänge 2¹ und 2³ mit der Versorgungsspannung verbunden. Beim vorliegenden Ausführungsbeispiel werden die Adreßeingangsbits 2⁰ bis 2³ dem Adreßdecoder 306 eingegeben, dessen Ausgang die Richtung des I/O-Puffers 105 steuert. Als Ergebnis werden, wenn die Adresse gekennzeichnet ist, einige der 14 Anschlüsse des I/O-Puffers 105 als Datenausgangsports gewählt. Beim vorliegenden Ausführungsbeispiel entspricht die Adresse der Nummer der Ausgangsports. Wenn z. B. die Adresse "10" angegeben ist, dienen 10 der 14 Anschlüsse des I/O-Puffers als Ausgangsports und die verbleibenden vier Anschlüsse als Eingangsports.

Der Ausgang des Adreßdecoders 306 wird auch zum Sequenzdecoder 304 der Steuerschaltung 101 gespeist (in Fig. 4 nicht dargestellt), so daß der Betriebsmodus des CIM so wie dies Fig. 7 darstellt, geschaltet wird. Im vorliegenden Ausführungsbeispiel wird der CIM im MPU-Modus, wenn die Adresse "0" ist, im DIO-Modus, wenn die Adresse von "1" bis "D" ist und im AD-Modus betrieben, wenn die Adresse "E" oder "F" ist.

Nachstehend werden die Funktionen der Steuerschaltung 101 und der Synchronisationsschaltung 102 beschrieben.

Wie dies schon anhand der Fig. 6 dargestellt wurde, verwendet das vorliegende Ausführungsbeispiel die Schrittsynchronisation. Aus diesem Grunde werden die von einem "1" Startbit gefolgten 25 "0" Bits vor dem Beginn der Datenübertragung im Empfangsrahmen und im Senderahmen eingefügt. Die Synchronisationsschaltung 301 erfaßt das Hochgehen des Startbits, das den 25 "0" Bits im Empfangsrahmen folgt und synchronisiert damit den internen Takt. Der Betrieb wird bis zum Empfang des nächsten Empfangsrahmens durch den internen Takt gesteuert, der mit der momentanen Zeitfolge bitsynchronisiert ist. Der Zähler 302 erzeugt zweiphasige Takte Φ_S und Φ_M, die von dem durch die Synchronisationsschaltung 302 synchronisierten internen Takt abgeleitet sind. Aus diesem Grunde sind die Takte Φ_s und Φ_M mit dem folgenden eingehenden Empfangsdatum RXD phasensynchron.

Sobald der Folgesteuerzähler 303 von der Synchronisationsschaltung 302 ein Signal empfängt, das die erfaßte Zeit des Hochgehens des Startbits angibt, wird er auf einen bestimmten Zählwert, beispielsweise auf den Zählwert 0 gesetzt und durch die Takte Φ_S bzw. Φ_M hochgezählt. Deshalb kann der Steuervorgang der CIM und der Schritt des CIM-Betriebs zu jedem Zeitpunkt durch diesen Zählwert bestimmt werden. Der Ausgangszählwert des Zählers 303 wird dem Frequenzdecoder 304 zugeführt, der die benötigten internen Steuersignale für den CIM, wie RX-Mode, TX-Mode, READ und SHIFT erzeugt. Die Steuersequenz wird beim vorliegenden Ausführungsbeispiel durch die Takte Φ_S und Φ_M gesteuert und alle Steuervorgänge durch Decodieren des Ausgangs des Zählers 303 durchgeführt.

Die zur Bestimmung, ob die übertragenen Daten RXD für den eigenen CIM bestimmt sind, nötige Operation, d. h. der Bestimmungsvorgang, ob der Aufruf der CCU zur Übertragung des Empfangsrahmens für den eigenen CIM ist, oder nicht, wird im nachfolgenden erläutert.

Wie schon ausgeführt, werden die Adreßdaten von den Eingängen 2⁰-2³ einem Eingang des Vergleichers 307 eingespeist, dessen anderer Eingang die Daten der Bitstellen Q₂₀-Q₂₃ des Schieberegisters 104 empfängt. Der Vergleicher 307 erzeugt ein Gleichsignal MYADDR nur wenn beide Eingänge gleich sind. Die Empfangsdaten RXD werden zum Schieberegister 104 gespeist, das Ausgangssignal MYADDR des Vergleichers 307 wird zum Zeitpunkt, wo die Adreßdaten (s. Fig. 5) im Kopf der Empfangsdaten RXD in die Bitstellen Q₂₀-Q₂₃ gespeichert werden, geprüft und falls das Signal MYADDR "1" ist, wird bestimmt, daß die Daten RXD an die eigene Einheit adressiert sind und der Aufruf der CCU die eigene Einheit betrifft.

Ein Steuersignal COMPMODE wird dem Fehlerdetektor 308 eingespeist, der das Signal MYADDR zum oben beschriebenen vorgegebenen Zeitpunkt liest. Falls das Signal MYADDR "0" ist, erzeugt der Fehlerdetektor 308 ein Ausgangssignal das den Folgesteuerzähler 303 auf "0" setzt, damit den Gesamtbetrieb des CIM zurücksetzt und diesen für die nächste Datenübertragung vorbereitet. Falls dagegen das Signal MYADDR "1" ist, erzeugt der Fehlerdetektor 308 kein Ausgangssignal INITIAL und der Betrieb des CIM wird entsprechend dem Zählwert des Folgesteuerzählers 303 weiter geführt. Der Vorgang zur Erfassung von Übertragungsfehlern wird im folgenden erläutert:

Beim vorliegenden Ausführungsbeispiel wird die invertierte Halbduplexübertragungsmethode verwendet, wie in Fig. 6 dargestellt, damit jeder Übertragungsfehler erfaßt werden kann. Das erste Bit Q₀ und das letzte Bit Q₂₄ des Schieberegisters 104 werden einem Exklusiv-ODER-Glied 311 eingespeist, dessen Ausgang dem Fehlerdetektor 308 als Signal anliegt.

Während der Übertragungszeitdauer der Empfangssignale RXD und (Fig. 6), die dem Startbit folgen, erzeugt der Sequenzdecoder 304 das Steuersignal RXMODE, das das untere Gatter der zusammengesetzten Torschaltung 310 freigibt, so daß die Daten von der Übertragungsleitung 20 zum Schieberegister 104 als serielles Signal SI gelangen. Da das zusammengesetzte Gatter das NOR-Glied aufweist, werden die von der Übertragungsleitung 20 ankommenden Daten invertiert dem Schieberegister 104 eingegeben.

Wenn die 24 Bit-Daten, die dem Startbit im Empfangsrahmen (Fig. 6) folgen, dem Schieberegister 104 anliegen, werden in die Bitstellen Q₀ bis Q₂₃ des Schieberegisters 104 die invertierten Daten des Empfangssignals eingeschrieben. Wie Fig. 6 zeigt, folgen den Daten RXD die invertierten Daten im Empfangsrahmen, die folglich durch das zusammengesetzte Gatter 310 invertiert werden und die Daten RXD ergeben, die in das Schieberegister 104 als serielles Signal SI eingeschrieben werden. Deshalb wird zum Zeitpunkt, wo das invertierte Anfangsbit des inverten Signals RXD der Bitstelle Q₀ des Schieberegisters 104 eingegeben wird, das invertierte Anfangsbit des zuvor eingeschriebenen Empfangssignals RXD zur Bitstelle Q₂₄ des Schieberegisters 104 geschoben wird. Weiterhin wird zum Zeitpunkt, wo das zweite invertierte Bit des inversen Signals in die Bitstelle Q₀ eingeschrieben wird, das zweite invertierte Bit des Empfangssignals RXD zur Bitstelle Q₂₄ geschoben. Auf diese Weise werden zu jedem Zeitpunkt, wo das invertierte Signal Bit für Bit in das Schieberegister 104 eingeschrieben wird, dasselbe Datenbit des Empfangssignals RXD und des inversen Empfangssignals jeweils in die Bitstellen Q₂₄ und Q₀ des Schieberegisters 104 eingeschrieben. Wie schon erwähnt, werden die Daten der Bitpositionen Q₀ und Q₂₄ des Schieberegisters 104 zwei Eingängen des Exklusiv-ODER-Gatters 311 eingegeben. Falls während der Übertragung des Empfangssignals RXD und des inversen Signals kein Fehler auftrat, muß der Ausgang des Exklusiv-ODER-Gatter 311 eine "1" während der Übertragung des inversen Signals sein, da das Empfangssignal RXD und das inverse Signal zueinander invers sein müssen und deshalb die Eingänge des Gatters 311 bei korrekter Übertragung nie übereinstimmen. Übereinstimmung der beiden Eingangssignale des Gatters 311 tritt nur bei einem Übertragungsfehler der Datenübertragung auf.

Der Fehlerdetektor 308 überwacht das Signal während der 24 Bit-Perioden während der das inverse Signal übertragen wird. Der Fehlerdetektor 308 erzeugt das Signal INITIAL falls das Signal "0" ist. Der Vorschlag in einem Übertragungsfehlerverarbeitungssystem jeden erfaßt Übertragungsfehler zu korrigieren und ein korrektes Datum zu erzeugen ist bereits bekannt. Falls beim vorliegenden Ausführungsbeispiel ein Übertragungsfehler erfaßt wurde, wird der Datenempfangsbetrieb in diesem Rahmen gelöscht und das System zum Datenempfang im nächsten Rahmen vorbereitet. Mit dieser Lösung vereinfacht sich der Aufbau.

Im folgenden wird anhand des Zeitdiagramms in Fig. 8 der Gesamtbetrieb des Ausführungsbeispiels von Fig. 4 bei der Datenübertragung im DIO-Modus beschrieben. Die Takte Φ_M und Φ_S sind zweiphasig und werden in Übereinstimmung mit dem internen Takt des Taktgenerators der Synchronisationsschaltung 301 vom Zähler 302 erzeugt.

Das Signal wird von außen dem CIM eingespeist. Es wirkt genauso wie ein Signal eines Mikrocomputers und wird jedem der in Fig. 2 dargestellten CIM von einer äußeren Rücksetzschaltung beim Einschalten der Stromversorgung zugeführt und startet das gesamte Übertragungssystem.

Nach diesem Start hat der Folgesteuerzähler 303 den Zählerstand "0" und wird durch den Takt Φ_M hochgezählt. Der Folgesteuerzähler 303 erzeugt kein Ausgangssignal bis der Zählwert 25 erreicht ist, wo er ein IDLE Signal und ein Signal erzeugt, so daß der CIM einen Leerlaufzustand annimmt, die Folgesteuerung durch den Zählwert des Folgesteuerzählers 303 angehalten und die Tristate-Puffer 313 geöffnet und damit zum Empfang des Signals bereit sind. Dieser Signalempfangsbereitschaftszustand ist gesperrt bis der Zählerstand des Folgesteuerzählers 303 nach der Initialisierung den Wert 25 Querschnittssignal 25 erreicht. Dies ist in der Schrittsynchronisation durch die Synchronisationsschaltung 301 begründet. Da das Empfangssignal RXD 24 Bits hat, benötigt man eine "0" Periode von mindestens 25 Bits.

Im Leerlaufzustand erzeugt der Zähler 302 weiterhin die Takte Φ_S und Φ_M. Der Sequenzdecoder 304 erzeugt weiterhin die Steuersignale IDLE und INITIAL und wartet auf den Eingang des Empfangssignals. Die 25 "0" Bits werden am Kopf jeweils des Empfangsrahmens und des Senderahmens eingefügt, wie in Fig. 6 dargestellt ist.

Wir nehmen an, daß das Empfangssignal RXD zum Zeitpunkt t₀ im Leerlaufzustand eingegeben wird. Das eine Startbit im Kopf des Signals RXD wird durch die Synchronisationsschaltung 301 erfaßt, die es mit dem internen Takt-Bit-synchronisiert. Die folgende Synchronisation zwischen den Daten RXD bzw. und den Takten Φ_M und Φ_S bleibt bis zur Übertragung des gesamten Rahmens durch die Stabilität des internen Takts erhalten.

Wenn das Startbit erfaßt ist, wird der Folgesteuerzähler 303 auf "0" gesetzt (die Ausgangsdaten des Zählers 303 werden im folgenden mit S bezeichnet, z. B. S0 in diesem Falle), so daß der Sequenzdecoder 304 das Steuersignal IDLE beendet und das Steuersignal RXMODE erzeugt. Gleichzeitig dazu werden die Schiebeimpulse SHIFT zum Schieberegister 104 synchron mit dem Takt Φ_M gespeist. Als Ergebnis werden die 48 Bit des Empfangssignals RXD und des inversen Signals , die dem Startbit (Fig. 6) folgen, in das Schieberegister 104, von der Übertragungsleitung 20 über das Gatter 310 seriell eingeschrieben und das Schieberegister 104 sequentiell Bit für Bit verschoben. Das zusammengesetzte Gatter 310 invertiert die ersten 24 Bit des Signals RXD in Daten , die dem Schieberegister 104 seriell eingeschrieben werden. Somit werden solange bis der Folgesteuerzähler 303 den Wert S₂₄ von S₁ ab erreicht, die inversen Empfangsdaten des empfangenen Signals RXD in die Bitpositionen Q₀ bis Q₂₃ des Schieberegisters 104 eingeschrieben. Dann wird beim Hochgehen des Takts Φ_M beim nachfolgenden S25 das Steuersignal erzeugt, das den Fehlerdetektor 308 freigibt. Dann wird das empfangene inverse Signal eingegeben und dessen invertierter Wert seriell in das Schieberegister 105 von der Bitposition Q₀ an eingeschrieben. Folglich werden die von S₁ bis S₂₄ des Folgesteuerzählers 303 in das Schieberegister 104 eingeschriebenen durch Inversion der Empfangsdaten RXD erhaltenen Daten bei den Zählwerten S₂₅ bis S₄₈ des Folgesteuerzählers 303 aus der Bitposition Q₂₄ des Schieberegisters 104 herausgeschoben. Parallel dazu wird das invertierte Datum RXD des inversen Signals sequentiell und seriell durch die Bitposition Q₀ des Schieberegisters 104 geschoben. Während dieser Zeitdauer wird ein vorliegender Übertragungsfehler durch das Exklusiv-ODER-Gatter 311 und den Fehlerdetektor 308 gemäß der obigen Beschreibung erfaßt.

Ensprechend wurden bis zum Zeitpunkt wo der Folgesteuerzähler 303 den Zählwert S48 erreicht hat, wenn kein Übertragungsfehler vorliegt, dieselben Daten wie die Empfangsdaten RXD in die Bitstellen Q₀-Q₂₃ des Schieberegisters 104 eingeschrieben. Zum Zeitpunkt des Zählwerts S48 wird durch Prüfung des Ausgangssignals MYADDR des Vergleichers die Adresse geprüft und bestimmt, ob die Daten, die bis jetzt empfangen sind, für die eigene Einheit bestimmt sind oder nicht, d. h. ob der Aufruf der CCU für die eigene Einheit ist oder nicht. Falls während der Periode von S25-S48 des Folgesteuerzählers 33 ein Übertragungsfehler erfaßt wurde oder die Adressen nicht übereinstimmen, erzeugt der Fehlerdetektor 308 das Steuersignal INITIAL zum Zeitpunkt S48, so daß der Folgesteuerzähler 303 auf den Zählwert S0 zurückgesetzt wird. Damit wird die Empfangsoperation für diesen Rahmen gelöscht und das System für den nächsten Eingang vorbereitet.

Falls jedoch während der Zeitdauer von S25-S48 des Folgesteuerzählers 303 weder ein Übertragungsfehler noch eine nicht übereinstimmende Adresse erfaßt wurden, d. h., falls der Fehlerdetektor 308 das Signal INITIAL zum Zeitpunkt S48 nicht erzeugt, erzeugt der Sequenzdecoder 304 ein Steuersignal WRITE STB zum gleichen Zeitpunkt. Somit wird zum Zeitpunkt S48 entweder das INITIAL- oder das WRITE STB Signal erzeugt. Das Signal INITIAL wird erzeugt, wenn entweder ein Übertragungsfehler auftritt oder die Adresse nicht übereinstimmt und das WRITE STB Signal wird erzeugt, wenn weder ein Übertragungsfehler auftritt noch die Adressen unterschiedlich sind.

Wenn das Steuersignal WRITE STB erzeugt wird, werden die Daten im Schieberegister 104 parallel dem I/O-Puffer 105 eingeschrieben, und die von den von der CCU empfangenen Daten RXD abgeleiteten Daten einer der externen Lasten 51 bis 56 vom Ausgangsport des I/O-Puffers 105 eingespeist. Da das System jetzt im DIO-Modus arbeitet, können bis zu 14 Bits (Q₆-Q₁₉) gemäß der Fig. 5 übertragen werden, und die Anzahl der für die Ausgangsports des I/O-Puffers 105 verwendeten Bits wird durch die Adresse gemäß der obigen Beschreibung bestimmt.

Somit sind alle Verarbeitungen im Empfangsrahmen zum Zeitpunkt S48 beendet und die Verarbeitung des Senderahmens wird beim Zeitpunkt S49 gestartet (Fig. 6).

Wegen der Schrittsynchronisierung in der CCU erfolgt zwischen S49 und S72 keine Verarbeitung. Es ist genauso wie der Betrieb in der Periode vor dem IDLE-Modus bei der Verarbeitung des Empfangsrahmens.

Beim Zeitpunkt S73 erzeugt der Sequenzdecoder 304 ein Steuersignal PS, das den Start des Paralleldateneinschreibens in das Schieberegister 104 verursacht. Von den externen Lasten 51 bis 56 werden die Daten parallel den Eingangsports des I/O-Puffers 105 zugeführt. Die Anzahl der zu dieser Zeit eingeschriebenen Datenbits beträgt 14 minus der Anzahl der als Ausgangsport benutzten Ports. Die obige Beschreibung führte aus, daß die Anzahl der Ausgangsports 10 ist, wenn die CIM-Adresse "10" ist, und die Anzahl der Eingangsports ist dann 4.

Zum parallelen Dateneinschreiben in das Schieberegister 104 ist das Signal PS und ein Bit des Schiebetakts SHIFT nötig. Deshalb wird, nachdem das Signal PS mit dem Takt Φ_S zum Zeitpunkt S73 hochgegangen ist, der Schiebeimpuls SHIFT mit dem Takt Φ_S zum Zeitpunkt S74 synchronisiert und vor dem Anstieg des Steuersignals TXMODE eingespeist. Aus Fig. 6 wird deutlich, daß dem Kopf der Sendedaten TXD das Startbit hinzugefügt und die Adresse in die ersten vier Bits der Daten TXD eingefügt werden müssen. Fig. 4 zeigt nicht, daß ein Signal, das ein "1" Datum darstellt, der Bitstelle Q₂₄ des Schieberegisters 104 angelegt wird und daß die Adreßdaten von den Eingängen 2⁰-2³ den Bitpositionen Q₂₀-Q₂₃ nur während der Zeitdauer des Signals PS eingespeist werden.

Nach der 25 Bit umfassenden "0" Datenübertragungsperiode, die für die Schrittsynchronisierung nötig ist und durch den DUMMY-Zustand von S49 bis S73 gesetzt ist, geht das Steuersignal TXMODE zum Zeitpunkt S74 hoch, wodurch der TX Zustand (Sendezustand) beginnt. Das obere UND-Glied des zusammengesetzten Gatters 310 und das UND-Glied 312 werden vom Signal TXMODE freigegeben. Darauf wird zunächst das Datum der Bitstelle Q₂₄ des Schieberegisters 104, d. h. das Startbit "1" über die Übertragungsleitung 20 durch das UND-Glied 312 ausgesendet. Der Inhalt des Schieberegisters 104 wird dann Bit für Bit durch dem Schiebetakt SHIFT, der synchron mit dem Takt Φ_M zum und nach dem Zeitpunkt S75 erzeugt wird, verschoben und zur Übertragungsleitung 20 von der Bit Stelle Q₂₄ aus durch das UND-Glied 312 ausgesendet. Dadurch wird das gesamte Sendesignal TXD einschließlich des Startbits des Senderahmens (Fig. 6) übertragen.

Parallel zum Auslesen der Daten vom Schieberegister 104 werden die Daten von der Bitposition Q₂₃ ausgelesen und durch das Gatter 310 invertiert und dem Serieneingang des Schieberegisters 104 eingespeist. Dadurch werden die Sendedaten TXD, die zuvor in den Bitstellen Q₀-Q₂₃ des Schieberegisters 104 eingeschrieben waren, zur Übertragungsleitung 20 bitweise durch den Schiebetakt SHIFT nach dem Zeitpunkt S75 ausgesendet und gleichzeitig zu den Seriendaten SI invertiert, die aufeinanderfolgend dem Schieberegister 104 von der Bitstelle Q₀ an eingeschrieben werden.

Deshalb stehen die invertierten Daten in den Bitstellen Q₀-Q₂₃ anstelle der Sendedaten TXD, sobald diese während der Zeitdauer des Steuersignals PS aus der Bitstelle Q₂₄ des Schieberegisters 104 ausgelesen wurden.

Nach dem Auslesen der Sendedaten TXD werden die invertierten Daten aus dem Schieberegister 104 ausgelesen und der Übertragungsleitung 20 zugesendet.

Zum Zeitpunkt S122 sind alle invertierten Daten von den Bitstellen Q₂₃-Q₀ des Schieberegisters ausgelesen, woraufhin das Steuersignal TXMODE tief geht, der Schiebetakt SHIFT nicht weiter eingespeist und der Sendezustand beendet wird. Das Steuersignal INITIAL wird auf den Zeitpunkt S122 folgend durch den Takt Φ_M erzeugt, wodurch der Folgesteuerzähler 303 auf S0 zurückgesetzt wird und die CIM in den Signalempfangsbereitschaftszustand vor dem IDLE-Zustand zurückkehrt.

Auf diese Weise wird bei dem beschriebenen Ausführungsbeispiel die schrittsynchronisierte zweiseitige umgekehrte Doppelübertragung im Halbduplexmodus zwischen der CCU und der LCU erreicht und die Übertragungsstrecke vereinfacht.

Im folgenden wird der Betrieb der CIM im AD-Modus des vorliegenden Ausführungsbeispiels beschrieben.

Wie oben beschrieben, besteht die elektrische Einrichtung zu der Daten von der CCU über die CIM und von der Daten über die CIM zur CCU übertragen werden, aus externen Lasten 57 und 58 (Fig. 2), wie Sensoren, die Analogsignale erzeugen. Entsprechend enthält die A/D-Steuerschaltung 106 eine Steuerfunktion für den äußeren A/D 40. Dieser Betriebsmodus der CIM ist der AD-Modus.

Der Betriebsmodus wird durch die den Eingängen 2⁰-2³ zugeführten Adreßdaten gesetzt. Die dem AD/-Modus entsprechenden Adreßdaten sind "E" und "F", wie Fig. 7 zeigt.

Die im Schieberegister 104 gespeicherten Dateninhalte sind beim Betrieb der CIM im AD-Modus in Fig. 5 dargestellt. Die acht Bits von Nummer 0 bis Nummer 7 werden zum Speichern der von den externen Lasten 57 und 58 über den A/D 40 gelesenen AD-Daten, die zwei Bits Nr. 8 und Nr. 9 zum Speichern der AD-Kanaldaten und die zehn Bits von Nr. 10 bis Nr. 19 werden zum Speichern der DIO-Daten verwendet. Die anderen Bits sind dieselben wie im DIO-Modus. Die AD-Kanaldaten kennzeichnen einen Kanal, wenn ein Mehrkanal A/D-Umsetzer verwendet wird. Beim vorliegenden Ausführungsbeispiel hat der A/D-Umsetzer vier Kanäle und zwei Bits werden demnach zur Zuordnung des AD-Kanals verwendet.

Das Schieberegister 320 hat acht Bits und speichert die seriellen von den externen A/D 40 gelesenen Digitaldaten (A/D umgesetzte Daten der von den externen Lasten 57 und 58 eingespeisten Analogdaten). Das Schieberegister 320 hat keine Parallel-Lesefunktion. Es empfängt auch parallel das 2-Bit Kanalwahlsignal vom Zähler 325, das den Kanal des A/D 40 wählt und liefert dieses seriell dem A/D 40.

Das Register 321 hat 32 Bits. Da der A/D 40 acht Bits und 4 Kanäle hat, hat das Register 321 auch 8 Bits und 4 Kanäle und speichert die vom A/D 40 gelesenen Daten für jeden Kanal.

Das Tor 322 hat ebenfalls 32 Bits (8 Bits, 4 Kanäle) und stimmt damit mit der Breite des Registers 321 überein. Das Tor 322 wird von den AD-Kanaldaten (Fig. 5) gesteuert, die von den Bitstellen Q₈ und Q₉ des Schieberegisters 104 ausgelesen werden, damit einer der Kanäle des Registers 321 gewählt wird und die 8-Bitdaten in die Bitpositionen Q₀-Q₇ des Schieberegisters als AD Daten eingeschrieben werden (Fig. 5).

Der Zähler 323 zählt den Takt Φ_M und steuert zyklisch und aufeinanderfolgend den Betrieb der A/D-Steuerschaltung 106.

Der A/D-Steuersignalgenerator 324 enthält einen Decoder, der den Ausgang des Zählers 323 decodiert und eine logische Schaltung und erzeugt Steuersignale, die für den Betrieb der A/D-Steuerschaltung 106 nötig sind.

Der Gesamtbetrieb der A/D-Steuerschaltung 106 wird nun erklärt.

Beim beschriebenen Ausführungsbeispiel wird die Folgesteuerung durch den Ausgang des Zählers 323 durchgeführt. Die Schrittzahl ist 27, d. h. ein Steuerzyklus geht vom Zählerausgangssignal 0 (S0) bis zum Zählerausgangssignal 26 (S26), während dem ein Datenkanal des A/D 40 in das Register 321 gelesen wird.

Wenn ein Steuerzyklus startet, wird der Kanalwählzähler 325 durch das Signal INC inkrementiert, und die Ausgangsdaten des Zählers 325 ändern sich aufeinander folgend von (0, 0) nach (0, 1), (1, 0), (1, 1) und (0, 0) für jeden Zyklus.

Die Ausgangsdaten des Zählers 325 werden parallel in die ersten zwei Bitstellen des Schieberegisters 320 eingeschrieben und dann als Seriendaten ADSI ausgelesen und dem A/D 40 zugeführt.

Gleichzeitig werden die Ausgangsdaten des Zählers 325 über einen (nicht gezeigten) Decoder dem Register 321 zugeführt. Dadurch werden die 8 Bits im Kanal entsprechend dem Register 321 gewählt.

Dann wählt der A/D 40 den Analogeingangskanal entsprechend den als Seriendaten ADSI zugeführten Kanalwähldaten und wandelt die Analogdaten in Digitaldaten. Die Digitaldaten werden dem Serieneingang des Schieberegisters 320 als 8 Bit Seriendaten ADSO eingespeist und im Schieberegister 320 gespeichert.

Dann werden die im Schieberegister 320 gespeicherten 8 Bit Digitaldaten AD zu einem vorgegebenen Zeitpunkt parallel ausgelesen und zu den 8 Bitstellen des Kanals des Registers 321 transferiert, die durch die Ausgangsdaten des Zählers 325 bestimmt sind. Damit ist ein Zyklus des Steuerbetriebs zu Ende.

Unter der Annahme, daß die Ausgangsdaten des Zählers 325 (0, 0) sind, werden die Analogdaten im Kanal 0 des A/D 40 digitalisiert und dann in die 8 Bitstellen des Kanals 0 des Registers 321 gespeichert. Dann wird der Zähler 323 auf S0 zurückgesetzt und der nächste Zyklus gestartet. Der Zähler 325 wird inkrementiert und erzeugt die Ausgangsdaten (0, 1), wodurch die Analogdaten des Kanals 1 digitalisiert und dann in die 8 Bitstellen des Kanals 1 des Registers 321 gespeichert werden.

Entsprechend wird das Lesen der Daten vom A/D 40 durch die A/D-Steuerschaltung 106 beim beschriebenen Ausführungsbeispiel mit einer vom Folgesteuerzähler 303 und dem Sequenzdecoder 304 unabhängigen Zeitfolgesteuerung ausgeführt. Die Daten der jeweiligen Kanäle des Registers 321 werden einmal in vier Zyklen der A/D-Steuerung aufgefrischt, so daß die von den vier Kanälen des A/D 40 zugeführten Daten im Register 321 immer als 8-Bit Digitaldaten für jeden Kanal bereitstehen.

Wir nehmen nun an, daß die Empfangsdaten RXD und die hinzugefügten Adreßdaten von der Übertragungsleitung eingespeist sind und die Adreßdaten den eigenen CIM adressieren. In diesem Falle lauten die Adreßdaten "E" oder "F" wie dies oben beschrieben ist.

Das Format der dem Schieberegister 104 eingeschriebenen Daten am Ende der Eingabe des Empfangsrahmen (S48 in Fig. 8) ist der AD-Modus von Fig. 5. Entsprechend stehen die zwei Bit AD-Kanaldaten an den Bitstellen Q₈ und Q₉ des Schieberegisters 104. Die AD-Kanaldaten werden zum Zeitpunkt S48, wenn das Signal WRITE STB erzeugt wird, ausgelesen, so daß einer der vier Kanäle des Tors 322 gewählt ist.

Als Ergebnis werden nur die AD-Daten desjenigen Kanals der vier Kanäle des Registers 321 zum Zeitpunkt S73 (Fig. 8) ausgelesen, die durch die zwei Bits Q₈ und Q₉ des Schieberegisters 104 gewählt ist, wenn die Signale PS und SHIFT erzeugt werden. Die AD-Daten des betreffenden Kanals werden dann in die acht Bitpositionen Q₀-Q₇ des Schieberegisters 104 eingeschrieben.

Sie sind dann im Sendesignal TXD im Sendezustand nach S74 enthalten und werden der CCU gesendet.

Die AD-Daten werden beim beschriebenen Ausführungsbeispiel immer im Register 321 unabhängig vom Empfang des Empfangssignals RXD und dem folgenden Senden des Sendesignals TXD bereitgestellt.

Entsprechend kann beim beschriebenen Ausführungsbeispiel das Sendesignal TXD sofort mit den AD-Daten unabhängig vom Empfangsbetrieb des Signals RXD für die eigene Einheit, ausgesendet werden. Dadurch ist der Sendebetrieb des A/D 40 unabhängig und die Übertragungsrate wird nicht durch die A/D-Umsetzdauer verringert.

Der A/D 40 ist beim vorliegenden Ausführungsbeispiel außerhalb des LSI Chips des CIM aufgebaut, um die Kosten des CIM zu verringern. Wie anhand der Fig. 2 erklärt wurde, kann für die SCU 30, 31 oder 32 oder den CIM 33 der CCU 10 ein CIM Typ durch Setzen des Modus verwendet werden. Falls der A/D im Chip enthalten wäre, wäre dies störend, wenn der Chip als CIM 30 oder 31 oder 33 eingesetzt würde. Da die Anzahl der CIM 32 kleiner als die Anzahl der CIM 30, 31 und 33 im Einsatz gemäß Fig. 2 ist, wäre der Einbau des A/D in alle CIMs nachteilig. Aus diesem Grund befindet sich der A/D außerhalb des CIM Chips.

Wegen des äußeren Aufbaus des A/D-Wandlers sind vier Verbindungsanschlüsse für den A/D 40 nötig und die Anzahl der Stifte des LSI-Chips erhöht sich für den CIM.

In einem Ausführungsbeispiel der Erfindung werden vier von vierzehn Ports des I/O-Puffers 105 als Verbindungsanschlüsse für den A/D 40 verwendet, wenn der CIM im AD-Modus betrieben wird. In diesem Ausführungsbeispiel hat der I/O-Puffer 105 vierzehn Ports, die alle als Eingangs/Ausgangsports verwendet werden könnten, wenn der CIM im DIO-Modus arbeitet. Im AD-Modus werden nur zehn Ports verwendet und die vier restlichen Ports nicht als DIO-Dateneingangs/Ausgangsports. Entsprechend können die vier nichtverwendeten Ports im AD-Modus als die Anschlußpins für den A/D 40 dienen. Auf diese Weise erhöht sich die Anzahl der Pins durch den Anschluß des externen A/D-Wandlers nicht. Die Kosten des hochintegrierten Bauteils sind damit reduziert.

Nachfolgend wird der Betrieb des CIM des beschriebenen Ausführungsbeispiels MPU-Modus näher erläutert.

Aus Fig. 7 ersieht man, daß die Adressen ADDR0-ADDR3 auf "0" gesetzt werden, um den CIM in den MPU-Modus zu versetzen, d. h. daß alle Eingänge 2⁰-2³ auf Massepotential (0000) gehalten werden.

Der MPU-Modus enthält die für CIM 33 in Fig. 2 nötigen Funktionen. Im Unterschied zum DIO-Modus und zum AD-Modus beeinflußt der MPU-Modus die Übertragungsschnittstelle, von der die Daten zu einem der CIMs 30 bis 31 der vorgegebenen LCU gesendet werden, wenn sie vom Mikrocomputer der CCU 10 eingespeist sind, und umgekehrt die Daten zum Mikrocomputer der CCU 10 transferiert werden, wenn die Antwort-Daten zurückgesendet und empfangen wurden.

Bisher wurde hauptsächlich der CIM der LCU von Fig. 6 betrachtet und deshalb wurde der Datenübertragungsrahmen von dem CIM der CCU zum CIM der LCU als Empfangsrahmen und umgekehrt der Datenübertragungsrahmen für das Senden der Daten von der LCU zur CCU als Senderahmen bezeichnet. Im folgenden wird jedoch der Datenübertragungsrahmen für das Aussenden der Daten von jedem CIM als Senderahmen bezeichnet und der Rahmen für den Empfang der Daten von jedem CIM aus betrachtet als Empfangsrahmen bezeichnet. Entsprechend ist der Senderahmen im CIM 33 beispielsweise der Empfangsrahmen im CIM 30 und der Senderahmen im CIM 30 der Empfangsrahmen im CIM 33.

In Fig. 9 ist ein Funktionsblockschaltbild dargestellt, worin die Adresse "0" des CIM des vorliegenden Ausführungsbeispiels zugeteilt ist, so daß dieser im CPU-Modus arbeitet. Dies entspricht dem Status des CIM 33 in Fig. 2. Wie schon oben beschrieben, kann beim vorliegenden Ausführungsbeispiel ein CIM-Typ die Funktionen in allen drei Modi, dem CPU-Modus, DIO-Modus und AD-Modus ausüben, indem die Adresse entsprechend gesetzt wird. Demgemäß stellt Fig. 9 das Funktionsblockschaltbild im MPU-Modus dar.

Im Aufbau unterscheidet sich das Ausführungsbeispiel in Fig. 9 nicht von der CIM Konfiguration von Fig. 3.

Es sind lediglich die Funktionen des I/O-Puffers 105 (Fig. 3) und des A/D 40 gesperrt und der CIM ist mit dem Mikrocomputer über den 14-Bitdatenbus in MPU-Modus verbunden. Die dazu nötigen Anschlußstifte werden mit den Eingangs/Ausgangs-Ports des I/O-Puffers 105 geteilt. Die Anzahl der Anschlußstifte erhöht sich deshalb nicht.

Für die Daten werden acht von vierzehn Eingangs/Ausgangs-Ports benötigt und die verbleibenden sechs Ports für Steuersignale verwendet.

In dem MPU-Modus sind alle Daten im Schieberegister, d. h. alle 24 Bits Q₀-Q₂₃ MPU-Daten und der Mikrocomputer greift zum Schieberegister 104 über den 8-Bitdatenbus zu.

Die Steuerschaltung 101 empfängt das Steuersignal vom Mikrocomputer und startet den Übertragungsvorgang, wenn die Daten vom Mikrocomputer in die Bitstellen Q₀-Q₂₃ des Schieberegisters 104 gespeichert sind und startet die Übertragung des Senderahmens von der Zeit t_x an, wenn die Daten gespeichert wurden, wie in Fig. 10 dargestellt ist.

Sowie der Senderahmen vom CIM 33 ausgesendet wurde, antwortet einer der CIMs 30 bis 32 der LCU darauf und beginnt mit dem Senden. Somit sind zu einem Zeitpunkt t_y, wenn ein Rahmen (148 Bits) der Übertragungszeit vom Zeitpunkt t_x an vergangen ist, die von einen der durch den CIM 33 aufgerufenen CIMs 30 bis 32 gesendeten Daten im Schieberegister 104 gespeichert.

Die Steuerschaltung 101 des CIM 33 erzeugt im Zeitpunkt t_y eine Unterbrechungsanforderung und der Mikrocomputer liest daraufhin die Daten des Schieberegisters aus. Damit ist ein Zyklus der Datenübertragung abgeschlossen. Der Datenaustausch zwischen den CIMs ist derselbe wie im DIO-Modus, wie dies zusammen mit der Fig. 3 erklärt wurde.

Fig. 11 zeigt ein Funktionsblockschaltbild des CIM 33 eines Ausführungsbeispiels des in den MPU-Modus versetzten CIM. Es zeigt lediglich die Blöcke, die den für den MPU-Modus notwenigen Funktionen entsprechen. Nr. 400 und 402 bezeichnen acht Bitschalter und Nr. 404 ein Achtbitdatenlatch. Andere Blöcke sind mit denen im Ausführungsbeispiel nach Fig. 4 identisch.

Im MPU-Modus sind die Bitstellen Q₀-Q₂₃ des Schieberegisters 104 mit dem Datenbus des Mikrocomputers über die 8-Biteingangs/Ausgangs-Anschlußstifte für den gegenseitigen Datenaustausch verbunden. Die Bitstellen Q₀-Q₂₃ des Schieberegisters 104 werden in drei Gruppen unterteilt: Q₀-Q₇ (Reg 3), Q₈-Q₁₅ (Reg 2) und Q₁₆-Q₂₃ (Reg 1), zu denen sequentiell im Zeitvielfach zugegriffen wird.

Dazu sind die 8-Bit-Schalter 400 und 402 vorgesehen. Steuersignale READ1-3 für den Schalter 400 und Steuersignale STB1-3 für den Schalter 402 werden durch Verknüpfung der Registerwählsignale RS0 und RS1 erzeugt, die der Mikrocomputer liefert. Auf diese Weise werden die I/O-Anschlußstifte 7-14 sequentiell mit Reg 1, Reg 2 und Reg 3 verbunden und die Daten zwischen Mikrocomputer und Schieberegister 104 über diese drei Zugriffszeiten jeweils 8 Bit gleichzeitig ausgetauscht. Wenn die Daten vom Mikrocomputer in das Schieberegister 104 eingeschrieben werden, wird der Unterschied zwischen der Auslesezeit für die Daten vom Mikrocomputer und der Schreibzeit der Daten in das Schieberegister 104 durch das Latch 404 kompensiert, das die vom Mikrocomputer angekommenen Daten zwischenspeichert.

Beim MPU-Modus wird die dem Kopf der 24 Bitdaten hinzugefügte Adresse beim Datenempfang nicht im CIM 33 verglichen. Entsprechend wird die den Eingängen 2⁰-2³ zugeführte Adresse (0000) vom Adreßdecoder 306 nur zum Setzen des CIM in den MPU-Modus verwendet und der Vergleicher 307 in Fig. 4 wird nicht betrieben.

Im MPU-Modus werden die I/O-Anschlußpins 1-6 des CIM 33 als Übertragungsleitung für die Steuersignale zum Mikrocomputer verwendet. Der Mikrocomputer liefert dem Takt E, ein Chip-Wählsignal , ein Lese/Schreibsignal RW und ein Register-Wählsignal RS0 und RS1 an die Steuerschaltung 101 des CIM. Der CIM liefert das Unterbrechungsanforderungssignal an den Mikrocomputer.

Die Fig. 12 und 13 zeigen ein Ausführungsbeispiel der Signalverarbeitungsschaltung. Sie ist in der Steuerschaltung 101 enthalten, obwohl sie in Fig. 11 nicht dargestellt ist. Der Takt E wird der Schaltung in Fig. 12 zugeführt, die zusammen mit dem internen Takt CLOCK zweiphasige Takte EH und EL erzeugt. Die Takte EH und EL und die Signale RW, , RS0 und RS1 vom Mikrocomputer werden durch die in Fig. 13 dargestellte Schaltung verarbeitet, die die Signale STB0-3 und READ0-3 erzeugt. Das Signal MPU ist "1", wenn die CIM im MPU-Modus ist. Die Zeitdiagramme 14 und 15 zeigen die zeitliche Abfolge der Signalverarbeitung der Schaltung von Fig. 13. Fig. 14 zeigt die Zeitverhältnisse bei der Erzeugung der Signale READ0-3 und Fig. 15 zeigt die Zeitverhältnisse bei der Erzeugung der Signale STB0-3. In diesen Figuren wird die Erzeugung eines der Signale READ0-3 und STB0-3 jeweils durch Verknüpfung der Signale RS0 und RS1 bestimmt und entsprechend eine der Gruppen Reg. 1, Reg. 2 und Reg. 3 des Schieberegisters 104 ausgewählt.

Von den Signalen READ0-3 und STB0-3 werden die Signale READ0 und STB0 nicht für die Gruppenwahl des Schieberegisters 104 verwendet, sondern zur Erzeugung des Unterbrechungsanforderungssignals .

Fig. 16 verdeutlicht die Auswahl durch die Signale RS0 und RS1.

In Fig. 17 ist ein Ausführungsbeispiel einer Schaltung dargestellt, die das Unterbrechungsanforderungssignal erzeugt. Diese Schaltung ist ebenfalls in der Steuerschaltung 101 in Fig. 11 enthalten und weist eine Schaltung zur Erzeugung dieses Signals IRQ durch das Signal WRITE STB (Fig. 8) und das Signal READ0 auf. Das Signal IRQ wird erzeugt, wenn der CIM 33 die Daten empfangen und im Schieberegister 104 gespeichert hat.

Fig. 17 zeigt weiterhin eine Schaltung zur Erzeugung eines Signals MASK1 aus dem Signal DATA von einer der Datenleitungen D0-D7, die mit dem Datenbus des Mikrocomputers über I/O-Anschlußstifte 7-14 verbunden sind und aus dem Signal STB0. Die Zeitdiagramme der Fig. 18 und 19 verdeutlichen den Betrieb der in Fig. 17 dargestellten Schaltung. In Fig. 18 ist der Fall dargestellt, wo das Signal DATA zum Zeitpunkt wo STB0 auftritt "0" ist, während Fig. 19 den Fall zeigt, wo das Signal DATA "1" ist. Fig. 17 enthält ein Flip-Flop, dem die Signale DATA und STB0 zugeführt werden und als Reg. 0 bezeichnet ist. Deshalb maskiert der Ausgang des Flip-Flop Reg. 0 das Unterbrechungsanforderungssignal , falls in das Flip-Flop Reg. 0 eine "1" eingeschrieben wird.

Der gesamte Datenübertragungsbetrieb im MPU-Modus des beschriebenen Ausführungsbeispiels wird anhand der Fig. 20 erläutert. Der Betrieb der CIMs 30-33 wird beim beschriebenen Ausführungsbeispiel jeweils durch den Fehlerausgang des Folgesteuerzählers 303 gesteuert. Jede Operation kann durch Setzen des Zählerausgangs des Folgesteuerzählers 303 auf einen vorgegebenen Wert gewählt werden wie zuvor anhand der Fig. 4 und 8 erläutert wurde. Dies kann man leicht auf jeden Modus des CIM übertragen. Gemäß Fig. 11 ist der mit dem CIM 33, die in den MPU-Modus gesetzt wurde, verbundene CIM einer der im DIO-Modus oder AD-Modus befindlichen CIMs 30-32, wie Fig. 2 zeigt. Wenn dieser CIM in DIO-Modus oder AD-Modus ist, überträgt er die eigenen Daten auf den Empfang der Daten von anderen CIMs und verursacht den Datenaustausch eines Übertragungsrahmens, wie anhand Fig. 8 erläutert wurde. Deshalb wird dieser CIM nur passiv betrieben.

Andererseits startet der im MPU-Modus befindliche CIM 33 die Datenübertragung, sobald Daten vom Mikrocomputer in das Schieberegister 104 eingeschrieben sind. Das heißt, daß dieser CIM 33 aktiv ist. Das Signal STB3 wird zum Start der aktiven Datenübertragung verwendet. Die zu übertragenen Daten werden in das Schieberegister 104 vom Mikrocomputer in der Reihe Reg. 1, Reg. 2 und Reg. 3 eingeschrieben und wenn das Signal STB erzeugt wird, ist das Einschreiben gerade vollständig, und die zu übertragenen Daten stehen im Schieberegister 104.

Wir wenden uns wieder Fig. 20 zu und nehmen an, daß das einer der LCUs zuzusendenden Datum in der CCU 10 zu einem bestimmten Zeitpunkt vom Mikrocomputer bereitgestellt ist.

Der Mikrocomputer liefert die Signale , RW, RS0 und RS1 der Steuerschaltung 101 des CIM 33 über die I/O-Anschlußstifte 1-6. Die Steuerschaltung 101 erzeugt das Signal STB0, wie anhand der Fig. 12-16 erläutert wurde (obere linke Seite in Fig. 20) und die Daten werden vom Datenbus in das Reg. 1, Reg. 2 und Reg. 3 des Schieberegisters 104 jeweils acht Bit gleichzeitig eingeschrieben.

Die Steuerschaltung 101 lädt auf die Erzeugung des Signals STB3 hin den Folgesteuerzähler 303 mit dem Wert "49". Dazu zeigt Fig. 21 eine Ausführungsart einer Schaltung, die den Folgesteuerzähler 303 auf "49" mittels des in Fig. 21 dargestellten Signals STB3 setzt. Das Zeitdiagramm für den Betrieb der Schaltung in Fig. 21 ist in Fig. 22 dargestellt.

Sobald der Folgesteuerzähler 303 auf S49 gesetzt ist, beginnt die Verarbeitung des Senderahmens zum Zeitpunkt t_x (Fig. 10). Die Verarbeitung des Senderahmens von S49-S122 ist im wesentlichen mit der im DIO-Modus identisch. Im MPU-Modus wird jedoch zwischen S49 und S73 mit Ausnahme, daß das Startbit "1" in die Bitposition Q₂₄ des Schieberegisters 104 eingeschrieben wird im Gegensatz zur Verarbeitung im DIO-Modus, keine weitere Verarbeitung erfolgen, da die zu sendenden Daten bereits im Schieberegister 104 eingeschrieben sind.

Zum Zeitpunkt S122 wird das Signal INITIAL erzeugt und der die kleine Zeit von S0 bis S24 einschließende Leerlaufzustand begonnen. Im MPU-Modus wird im Gegensatz zum DIO-Modus beim Empfang der Daten nicht gewartet, sondern das Datum "49" zwangsweise in den Folgesteuerzähler 303 geladen, wenn die Daten vom Mikrocomputer in das Schieberegister 104 eingeschrieben sind, so daß die Verarbeitung des Senderahmens automatisch beginnt.

Durch die Übertragung des Senderahmens vom CIM 33 der CCU 10 werden die Sendedaten TXD von einem der CIMs 30-32 der LCU als Empfangsdaten RXD empfangen und verarbeitet. Der betreffende CIM, dessen zugeteilte Adresse mit der empfangenen Adresse übereinstimmt, antwortet darauf und überträgt seine Sendedaten zum CIM 33 der CCU 10, der diese als Empfangsdaten RXD empfängt.

Die Verarbeitung des Empfangsrahmens ist im wesentlichen identisch mit der DIO-Modus in Fig. 8 mit der Ausnahme, daß im MPU-Modus zuvor die Adreßübereinstimmung nicht geprüft wird. Die empfangenen Daten werden im Schieberegister 104 von S0-S48 abgespeichert. Falls kein Fehler erfaßt wurde, wird das Unterbrechungsanforderungssignal beim Anstieg des Signals WRITE STB zum Zeitpunkt des Takts Φ_S bei S48 erzeugt, wie in den Fig. 17-19 erläutert wurde. Das Signal INITIAL wird durch den folgenden Takt Φ_M erzeugt und der CIM 33 tritt in den Leerlaufzustand ein, in dem er solange verharrt, bis das nächste Signal STB3 erzeugt wird.

Mit der Erzeugung des Unterbrechungsanforderungssignals antwortet der Mikrocomputer in der CCU 10 darauf und springt eine Unterbrechungsverarbeitungsroutine an, die die empfangenen Daten aus dem Schieberegister 104 ausliest. Diese werden mittels des Schalters 400 und durch aufeinanderfolgendes Anlegen der Signale READ1 bis READ3 von der in Fig. 12 und 13 dargestellten Schaltung in der Reihenfolge Reg. 1, Reg. 2 und Reg. 3 aus dem Schieberegister 104 über den 8-Bit-Datenbus D0-D7 ausgelesen.

Beim vorliegenden Ausführungsbeispiel kann das Signal maskiert werden, wie die Fig. 17 erläutert. Durch Einschreiben einer "1" in das Flip-Flop Reg. 0 (Fig. 17) kann der Mikrocomputer der CCU 10 das Signal maskieren.

Folglich wird durch Setzen einer "1" auf den Datenbus D0 zum Zeitpunkt des Auftretens des Signals STB0 (links unten in Fig. 20) vor dem Zeitpunkt t_x des Auftretens des Signals STB3 das Signal MASK "1". Dadurch wird das Unterbrechungsanforderungssignal dem Mikrocomputer nicht zugeführt, wenn das Signal WRITE STB darauf folgend erzeugt wird. Auf diese Weise kann der Mikrocomputer andere Verarbeitungen für eine bestimmte benötigte Zeitdauer vorziehen. Zur Freigabe der Maskierung wird der Datenbus D0 auf "0" gesetzt und eine "0" in das Flip-Flop Reg. 0 der Fig. 17 eingeschrieben, wenn das Signal STB0 erzeugt wird.

Wenn das Signal maskiert ist, prüft der Mikrocomputer der CCU 10 das Signal IRQ von der Schaltung der Fig. 17. Falls dieses "1" ist und angibt, daß der Empfang der Daten abgeschlossen ist, liest der Mikrocomputer die Daten aus dem Schieberegister 104. Falls das Signal "0" ist, wird auf das Ende des Datenempfangs gewartet. Das Signal wird durch das Signal READ 0 freigegeben, das erzeugt wird, wenn die Daten eingelesen sind, wie Fig. 17 zeigt.

In der besprochenen Ausführungsart kann der Mikrocomputer der CCU nach der Übertragung der Daten zum CIM 33 eine andere Verarbeitung starten. Entsprechend reduziert sich eine schädliche Wartezeit, und die Leistungsfähigkeit dieses Systems ist erhöht. Auch wenn der Datenempfang durch den CIM 33 abgeschlossen ist, kann eine Verarbeitung mit höherer Priorität durch die Maskierung des Unterbrechungsanforderungssignals erfolgen, so daß keine Unterbrechung der Verarbeitung mit höherer Priorität auftreten kann.

In Fig. 23 ist ein Zustandsübergangsdiagramm der Datenübertragung zwischen dem CIM 33 in MPU-Modus und den CIMs 30-32 im DIO-Modus oder AD-Modus dargestellt.

Im folgenden wird die Übertragungssteuerung durch den Mikrocomputer der CCU 10 erläutert.

Der Mikrocomputer der CCU 10 liest die Daten von den Schaltern und den Sensoren der Lasten der LCUs ein und sendet die die Lampen und die Stellglieder der Lasten LCUs steuernden Daten an die jeweiligen LCUs aus. Er startet auch das Übertragungssystem beim Einschalten der Versorgungsspannung und überwacht die Operationen der CIMs der LCUs im stabilen Zustand der Datenübertragung.

Fig. 24 stellt ein Ausführungsbeispiel der CCU 10 dar, Nummer 500 bezeichnet eine Zentralverarbeitungseinheit (CPU), Nummer 502 einen Nur-Lesespeicher (ROM), der ein Programm speichert, Nummer 504 einen Speicher mit wahlfreiem Zugriff (RAM) der Datenspeicher, Nummer 506 einen peripheren Schnittstellenadapter (PIA) und Nummer 508 eine Anzeigeeinheit (DIS). Der in den CIM-Modus versetzte CIM 33, der optoelektrische Wandlermodul O/E und die zweiseitige Übertragungsleitung 20, die aus dem Glasfaserkabel OF besteht, wurden anhand der Fig. 1 und 2 erläutert.

Der Betrieb des Ausführungsbeispiels von Fig. 24 wird nun anhand eines in Fig. 25 dargestellten Flußdiagramm erläutert.

Die in dem Flußdiagramm in Fig. 25 dargestellte Verarbeitung startet von einem ersten Schritt S1, sobald die Spannungsversorgung des Datenübertragungssystems durch Einschalten des Zündschalters des Kraftfahrzeugs eingeschaltet wird.

Im Schritt S1
wird eine Systemstartflagge gesetzt.

Im Schritt S2
wird geprüft, ob die Datenübertragungszyklen von der CCU zu den jeweiligen LCUs laufen.
Wenn das Prüfergebnis NEIN ist, d. h. daß eine LCU übrig ist, zu der die Daten noch nicht von der CCU übertragen sind oder die von der CCU nach dem Systemstart noch nicht aufgerufen wurde, geht das Programm mit einem Schritt S3 weiter und wenn das Prüfergebnis JA ist, mit einem Schritt S9.

Im Schritt S3
wird geprüft, ob die Daten von der CCU zumindest einmal nach dem Systemstart übertragen wurden. Damit wird bestimmt, ob es eine erste Übertragung ist oder nicht. Falls das Entscheidungsergebnis JA ist, geht das Programm mit einem Schritt S4 weiter und, falls das Entscheidungsergebnis NEIN lautet, geht das Programm mit einem Schritt S10 weiter.

Im Schritt S4
wird ein im ROM 502 gespeichertes Steuerdatum zu einer bestimmten LCU übertragen. Dieses Steuerdatum bewirkt, daß ein Steuerzustand der Lasten der gekennzeichneten LCU mit den Daten beim Systemstart übereinstimmt. Falls beispielsweise die Last der LCU eine Lampe ist, so wird diese durch das Steuerdatum ausgeschaltet. Falls die Last ein Stellglied wie ein Wischermotor ist, verursacht das Steuerdatum das Ende des Wischerbetriebs. Nach Schritt S4 geht das Programm zu einem Schritt S5.

Im Schritt S5
wird geprüft, ob die Daten von einer der LCUs gesendet wurden. Falls das Prüfergebnis NEIN lautet, geht das Programm zu einem Schritt S6 und falls das Prüfergebnis JA lautet, springt das Programm zu einem Schritt S8. Da die von der LCU zu der CCU gesendeten Daten den Betriebszustand der Schalter und der Fühler der mit der LCU verbundenen Lasten angeben, werden sie Überwachungsdaten genannt.

Im Schritt S6
wird geprüft, ob die Entscheidung in Schritt S5 zweimal kontinuierlich NEIN lautet. Falls das Prüfungsergebnis JA ist, geht das Programm zu einem Schritt S7 und falls das Prüfergebnis NEIN lautet, kehrt das Programm zum Schritt S3 zurück.

Im Schritt S7
wird ein Alarm ausgegeben, der an der Anzeige DIS 508 anzeigt, daß ein Fehler in der LCU dergestalt vorliegt, daß diese zweimal hintereinander keine Daten sendet. Dann geht das Programm zu einem Schritt S8.

Im Schritt S8
wird die nächste LCU, zu der die Daten von der CCU gesendet werden sollen, bestimmt. Bis dahin erhält die LCU, die zuerst von der CCU Daten gesendet bekam die Nummer 1. Die anderen LCUs erhalten dann die nachfolgenden Nummern, so daß eine aufeinanderfolgende Auswahl stattfindet. Nach dem Schritt S8 kehrt das Programm zum Schritt S2 zurück.
Falls das Entscheidungsergebnis im Schritt S2 JA lautet, geht das Programm zum Schritt S9. Nach dem Schritt S9 oder wenn das Entscheidungsergebnis des Schritts S3 NEIN lautet, geht das Programm zum Schritt S10.

Im Schritt S9
wird die Systemstartflagge gelöscht.

Im Schritt S10
werden aufgrund der von der jeweiligen LCU empfangenen Überwachungsdaten die Steuerdaten für die jeweiligen LCUs vorbereitet und den LCUs zugesendet. Die Sendeoperationen in den Schritten S4 und S10 werden automatisch nach dem Einschreiben des 24 Bitdatums in das Schieberegister 104 des CIM 33 von der CPU 500 des Mikrocomputers und, wenn das Signal STB erzeugt wird, wird gestartet.

Wenn die CIM 33 die Daten empfängt, während der Mikrocomputer die Schritte S1-S10 durchläuft, wird die Unterbrechungsanforderung erzeugt und das Programm des Mikrocomputers springt eine Unterbrechungsroutine an. Dann werden die Daten vom CIM 33 eingelesen, wie dies anhand der Fig. 20 erläutert wurde.

In Fig. 26 ist die Aufbereitung neuer Steuerdaten während der Unterbrechungsverarbeitung aufgrund der Überwachungsdaten, die die LCU über die CIM empfangen hat, dargestellt. Die benötigten Überwachungsdaten werden an der DIS 508 angezeigt. Die während der Unterbrechungsverarbeitung aufbereiteten Daten werden der entsprechenden LCU in Schritt S10 von Fig. 25 gesendet. Wenn die Unterbrechungsanforderung maskiert ist, wird die Operation entsprechend der bei zurückgesetzter Maske ausgeführt.

Im folgenden wird das Verarbeitungsergebnis nach dem Durchlaufen der Verarbeitung gemäß Fig. 25 und 26 erläutert:

Durch die Schritte S2, S3 und S4 wird durch die erste Datenübertragung nach dem Einschalten der Versorgungsspannung das gekennzeichnete Datum zu der gekennzeichneten LCU übertragen. Als Ergebnis werden die Lasten der gekennzeichneten LCU unmittelbar von einem unkontrollierten Zustand in einen durch das gekennzeichnete Datum gesteuerten Zustand versetzt. Andererseits können die Steuerdaten aufgrund der Überwachungsdaten aufbereitet werden, falls mindestens ein Überwachungsdatum nach dem Einschalten empfangen wurde. Entsprechend werden genau passende Steuerdaten den anderen LCUs als den durch die Datenübertragung in Schritt S10 gekennzeichneten LCUs übertragen. Diese Maßnahme wird noch vorteilhafter, wenn die Anzahl der Datenübertragungen höher wird. Wenn sich die Anzahl der Datenübertragungen der Anzahl der LCUs nähert, wird ein sehr guter Steuerzustand erreicht, der in der Nähe des Dauerzustands liegt. Die Wahrscheinlichkeit abweichender Zustände der Lasten beim Einschalten der Spannungsversorgung wird gemäß des vorliegenden Ausführungsbeispiels minimiert und eine in der Praxis annehmbare Steuerung erreicht.

Beim vorliegenden Ausführungsbeispiel wird das Datensenden von der eigenen LCU zur CCU aufgrund der Schritte S5, S6 und S7 in Fig. 25 wiederholt, falls die CCU die Daten zur LCU aussendet, jedoch die Überwachungsdaten von der LCU nicht empfangen kann. Falls die CCU dann doch die Überwachungsdaten empfängt, werden diese als ein vorübergehender Fehler behandelt und die Datenübertragung der nächsten LCU gestartet. Falls jedoch die Überwachungsdaten zweimal hintereinander nicht empfangen werden, nimmt man einen echten Fehler der LCU an, der an dem Anzeigetableau DIS 508 angezeigt wird.

Entsprechend wird gemäß dem besprochenen Ausführungsbeispiel die Verarbeitung der Antwortdaten aller LCUs während der Datenübertragung überwacht und falls der Fehler auftritt geprüft, ob es sich um einen vorübergehenden Fehler oder nicht handelt, so daß der Fehler richtig angezeigt werden kann. Im Flußdiagramm gemäß Fig. 25 prüft der Schritt S6, ob Überwachungsdaten zweimal hintereinander nicht empfangen wurden. Diese Anzahl ist jedoch nicht auf zwei beschränkt und jede geeignete Zahl, die nicht kleiner als zwei ist, kann verwendet werden. Falls keine gute Abschirmung gegen Störungen vorliegt und die Wahrscheinlichkeit flüchtiger Datenübertragungsfehler hoch ist, kann die Anzahl 3, 4 oder 5 betragen. Wenn dagegen eine gute Abschirmung gegen Störungen vorliegt und die Wahrscheinlichkeit flüchtiger Datenübertragungsfehler gering ist, kann die Anzahl zwei sein, wie beim obigen Ausführungsbeispiel.

In dem Ausführungsbeispiel, dessen Flußdiagramm in Fig. 25 dargestellt ist, besteht das erste von der CCU zur LCU nach dem Einschalten der Versorgungsspannung übertragene Datum aus dem für die gekennzeichnete LCU vorbereiteten speziellen Datum und die Steuerdaten für die anderen LCUs werden aufgrund der Überwachungsdaten aufbereitet. Alternativ dazu können die Daten auch für die jeweiligen LCUs vorbereitet werden und dieser jeder LCU bei der ersten Übertragung zugesendet werden.

Fig. 27 zeigt ein anderes Ausführungsbeispiel der CCU 10, das bei erhöhter Anzahl von Lasten, wenn eine Vielzahl von CIMs im LCM benötigt werden, geeignet ist. Die Nummern 510, 512 und 514 bezeichnen optoelektrische Wandlermodule O/E, die in Ziffern 20a, 20b und 20c eine OF-Signalübertragungsleitung und die Ziffern 30a, 30b, 31a und 31b CIMs, die im DIO-Modus oder AD-Modus arbeiten. Die anderen Elemente sind mit denen des Ausführungsbeispiels von Fig. 24 identisch.

Die O/Es 510, 512 und 514 werden durch die PIA 506 gewählt und verbinden eine der OFs 20a, 20b und 20c mit den Signalübertragungsleitungen TX und RX.

Jede LCU weist mehrere CIMs 30a, 31a, 30b und 31b auf, die mit der CCU über unabhängige OFs 20a, 20b und 20c verbunden sind.

Die CPU 500 kann eine integrierte Schaltung des Typs HD46802 sein und die PIA 506 eine integrierte Schaltung vom Typ HD46821. Im HD46821 sind bereits ein ROM-Speicher und ein RAM-Speicher enthalten, weshalb keine äußeren RAM oder ROM-Bausteine angeschlossen werden müssen.

Beim vorliegenden Ausführungsbeispiel steuert der Mikrocomputer der CPU 500 die O/Es 512-514 durch die PIA 506 und kennzeichnet die LCU zu der die Daten von der CIM 33 übertragen werden sollen. Entsprechend können die CIMs dieselbe Adresse in den jeweiligen LCUs haben und die Anzahl der CIMs in den LCUs kann kleiner als die Anzahl der Adressen sein, wodurch die Leistungsfähigkeit des Datenübertragungssystems verbessert wird.

Gemäß der obigen Beschreibung wird erfindungsgemäß die schädliche Wartezeit des Mikrocomputers im Mehrfachdatenübertragungssystem, das einen Mikrocomputer verwendet, wirksam verringert und die Verarbeitungsleistung des Mikrocomputers der zentralen Einheit CCU des Datenübertragungssystems voll ausgenützt.

Beim vorliegenden Ausführungsbeispiel kann wahlweise einer von mehreren Betriebsmodi verwendet werden. Ein Beispiel der Betriebsmodi ist in Fig. 5 dargestellt. Entsprechend ist der Anwendungsbereich der LCU breiter. Die Anschlüsse der LCU werden für die verschiedenen Zwecke abhängig vom Betriebsmodus ausgenutzt. Beispielsweise werden die Anschlüsse des I/O-Puffers 105 im DIO-Modus mit dem Schalter oder dem Sensor oder auch mit dem Steuerglied verbunden. Auf diese Weise wird ein Teil der Anschlüsse als Ausgangsports verwendet. Andererseits werden die Anschlüsse des I/O-Puffers 105 als die Daten-I/O-Ports für die MPU im MPU-Modus verwendet. Beispielsweise werden 8 von 14 Anschlüssen zum Senden und Empfangen der Daten zum bzw. von dem Computer verwendet und sechs Anschlüsse werden als Steueranschlüsse ausgenützt. Im AD-Modus werden vier Anschlüsse zur Steuerung des A/D-Wandlers und die restlichen zehn Anschlüsse werden in derselben Weise wie im DIO-Modus verwendet. Als Ergebnis ist die Anzahl der Anschlüsse reduziert und die Zuverlässigkeit erhöht.

Beim vorliegenden Ausführungsbeispiel werden gemäß Fig. 5 die durch die Signalbits dargestellten Daten durch den Modus geschaltet. Dadurch wird der Anwendungsbereich des Systems erweitert. Da in den jeweiligen Modi die Flip-Flops des Schieberegisters 104 gemeinsam benutzt werden, vereinfacht sich der Schaltungsaufbau.

Claims (5)

1. Verfahren zur Datenübertragung in Kraftfahrzeugen im Halb-Duplexbetrieb zwischen einer am Kraftfahrzeug angebrachten Zentralsteuereinheit (CCU), die einen Prozessor (MPU) und eine Übertragungssteuereinheit (CIM) aufweist und mindestens einer ebenfalls am Kraftfahrzeug angebrachten Ortssteuereinheit (LCU), die ebenfalls eine Übertragungssteuereinheit (CIM) aufweist, wobei eine bidirektionale durch Wiederholung des invertierten Datenmusters verdoppelnde Datenübertragung durchgeführt wird, bei derjede Übertragungssteuereinheit (CIM) Sende- bzw. Empfangsdaten (TXD, ; RXD, ) innerhalb eines Zeitrahmens blockweise nacheinander in normaler und invertierter Lage sendet bzw. empfängt und nach dem Empfang jedes Datenblocks in normaler und invertierter Lage eine Prüfung auf Übertragungsfehler durch Vergleich der beiden inversen Datenmuster durchgeführt wird, dadurch gekennzeichnet, daß
der Prozessor (MPU) der Zentralsteuereinheit (CCU) die Daten auf ein am Ende einer Datenempfangsperiode durch die ihm zugeordnete Übertragungssteuereinheit (CIM) erzeugtes Unterbrechungssignal (IRQ) empfängt,
nur bei Fehlerfreiheit eine Weiterverarbeitung der Daten auf ein die Fehlerfreiheit angebendes Signal (WRITE STB) erfolgt und
nur dann das Unterbrechungssignal (IRQ) in der Zentralsteuereinheit (CCU) erzeugt und dem Prozessor (MPU) zugeführt wird, und daß im Fehlerfall das die Weiterverarbeitung initiierende Unterbrechungssignal (IRQ) nicht erzeugt wird.

2. Vorrichtung zur Datenübertragung in Kraftfahrzeugen im Halb-Duplexbetrieb zwischen einer am Kraftfahrzeug angebrachten Zentralsteuereinheit (CCU) und einer Ortssteuereinheit (LCU), die ebenfalls am Kraftfahrzeug angebracht ist, wobei
die Daten jeweils von der Zentralsteuereinheit (CCU) und der Ortssteuereinheit (LCU) zugeordneten Übertragungssteuereinheiten (CIM) gesendet bzw. empfangen werden,jede Übertragungssteuereinheit (CIM) die Sende- bzw. Empfangsdaten (TXD, ; RXD, ), blockweise innerhalb eines vorgegebenen Zeitrahmens nacheinander in normaler und invertierter Lage sendet bzw. empfängt, und die Zentralsteuereinheit (CCU) einen Prozessor (MPU) aufweist, dadurch gekennzeichnet, daß
der Prozessor (MPU) die Daten auf ein am Ende einer Datenempfangsperiode durch die ihm zugeordnete Übertragungssteuereinheit (CIM) erzeugtes Unterbrechungssignal (IRQ) empfängt,
eine bidirektionale Übertragungsstrecke (OF; 20) vorgesehen ist,
eine Fehlerprüf- und Erfassungseinrichtung (308) vorgesehen ist, die am Ende der Datenempfangsperiode nach dem Empfang der beiden Datenblöcke in normaler und invertierter Lage
eine Prüfung auf Übertragungsfehler durch Vergleich der beiden inversen Datenmuster durchführt und beim Auftreten eines Fehlers ein entsprechendes Signal (INITIAL) erzeugt, und
die Übertragungssteuereinheit (CIM) in der Zentralsteuereinheit (CCU) einen Unterbrechungssignalgenerator (Fig. 17) aufweist, der das Unterbrechungssignal (IRQ) auf ein von der Übertragungssteuereinheit (CIM) beim Ausbleiben des Signals (INITIAL) erzeugtes Unterbrechungsbedingungssignal (WRITE STB) erzeugt, das die Fehlerfreiheit des Datenmusters angibt, so daß in der Zentralsteuereinheit (CCU) die Daten nur bei fehlerfreier Übertragung weiterverarbeitet werden.

3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der Unterbrechungssignalgenerator (Fig. 17) eine Maskierungseinrichtung (Reg. 0) aufweist, durch die, gesteuert von einem Programm im Prozessor (MPU), das Unterbrechungssignal (IRQ) maskierbar ist.

4. Vorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der Unberbrechungssignalgenerator (Fig. 17) zur Erzeugung des Unterbrechungssignals (IRQ) das Unterbrechungsbedingungssignal (WRITE STB) von der Übertragungssteuereinheit (CIM) speichert, das von dem Prozessor (MPU) durch ein das vollständige Einlesen der Empfangsdaten in den Prozessor (MPU) angebendes Signal (READ 0) zurückgesetzt wird.

5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß
die Datenübertragung taktsynchron erfolgt, jede Übertragungssteuereinrichtung (CIM) ein taktsynchronisiertes Schieberegister (104) aufweist, in das die empfangenen Datenmuster in normaler und invertierter Lage eingetaktet werden, ein Folgesteuerzähler (30) und ein damit verbundener Sequenzdecoder (304) zur Steuerung des Schieberegisters (104) im Sende- und Empfangsbetrieb vorgesehen sind,
der Sequenzdecoder (304) den Zählerstand des Folgesteuerzählers (303) decodiert und nur bei durch die Fehlerprüf- und Erfassungseinrichtung erkannter Fehlerfreiheit der empfangenen Daten auf einen bestimmten Zählerstand des Folgesteuerzählers (303) hin das Unterbrechungsbedingungssignal (WRITE STB) erzeugt.