CN106713094A

CN106713094A - 一种1394数据采集模块

Info

Publication number: CN106713094A
Application number: CN201611220075.6A
Authority: CN
Inventors: 李焕; 宋钱骞; 纪德波; 甄学礼; 黄秋柏
Original assignee: Beijing Watertek Information Technology Co Ltd
Current assignee: Beijing Watertek Information Technology Co Ltd
Priority date: 2016-12-26
Filing date: 2016-12-26
Publication date: 2017-05-24
Anticipated expiration: 2036-12-26
Also published as: CN106713094B

Abstract

本发明公开了一种1394数据采集模块，包括：Power PC主处理器和多条1394链路。Power PC主处理器分别与多条1394链路相连；每条1394链路包括：1394链路层芯片、1394物理层芯片和多个端口；Power PC与1394链路层芯片相连；1394链路层芯片与1394物理层芯片相连；1394物理层芯片与多个端口相连，其中，每个端口实现一条总线，每条1394链路实现的多条总线输出的数据均相同。通过本发明实施例方案，扩展了模块间的连接数量和数据传输通道数量，增加了数据传输过程中的准确性和可靠性。

Description

一种1394数据采集模块

技术领域

本发明涉及数据采集技术，尤其涉及一种1394数据采集模块。

背景技术

随着电气和电子工程师协会IEEE Std 1394-1995技术的高速发展，IEEE 1394已经成为众多电子设备基本的外部接口。消费类电子中最常用到的1394数据采集卡是DV采集卡，一边为PCIe金属指结构，一边为视频接口，用于传输影像数据；工业应用中，最常用的是接口转接卡，一般转接卡上没有处理器，只提供接口转换功能，支持1条链路最多3个端口，该3个端口包括：2个9pin 1394端口，1个6pin 1394端口，用于传输大数据。这种结构由于仅包含一条链路，因此当前的1394数据采集卡的扩展性差，并且其仅基于1394协议，使得数据传输过程中容易出现丢包现象，准确定和可靠性差。

发明内容

为了解决上述技术问题，本发明提供了一种1394数据采集模块，能够增加数据传输过程中的准确性和可靠性差，并增强模块的可扩展性。

为了达到本发明目的，本发明提供了一种1394数据采集模块，该1394数据采集模块包括：Power PC主处理器和多条1394链路。

Power PC主处理器分别与多条1394链路相连；

每条1394链路包括：1394链路层芯片、1394物理层芯片和多个端口；

Power PC与1394链路层芯片相连；1394链路层芯片与1394物理层芯片相连；1394物理层芯片与多个端口相连；

其中，每个端口实现一条总线，每条1394链路实现的多条总线输出的数据均相同。

可选地，Power PC主处理器通过总线和接口标准PCIE总线与上位机建立通信连接。

Power PC主处理器，用于接收上位机下发的网络配置表；

其中，该网络配置表用于定义1394网络中的各个1394数据采集模块的状态，并分配每个1394数据采集模块的带宽；该状态包括：为根CC节点或为远程RN节点。

可选地，1394数据采集模块还包括：1394变压器引出模块。

1394变压器引出模块连接于1394物理层芯片和多个端口之间。

可选地，1394数据采集模块还包括：可编程逻辑器件。

可编程逻辑器件与每条1394链路连接的多个端口相连；

可编程逻辑器件，用于连接多条1394链路中的任意两条1394链路，以控制多个端口的引出状态。

可选地，多条1394链路为3条；3条1394链路包括：第一1394链路、第二1394链路和第三1394链路；

第一1394链路连接第一端口、第二端口和第三端口；

第二1394链路连接第四端口、第五端口和第六端口；

第三1394链路连接第七端口、第八端口和第九端口。

其中，9个端口实现9条总线，并且3条1394链路独立通信。

可选地，每条1394链路实现3条总线，3条总线输出的数据均相同；

当第一1394数据采集模块中的一条1394链路与第二1394数据采集模块中的一条1394链路相连接时，自动切断其中的第一条总线和第二条总线，保持第三条总线处于通信状态；第一条总线和第二条总线处于冗余状态；

当第一1394数据采集模块中的一条1394链路的三个端口分别与第二1394数据采集模块、第三1394数据采集模块和第四1394数据采集模块中的一条1394链路相连接时，第一1394数据采集模块中的一条1394链路的三个端口实现的3条总线分别独立通信。

可选地，

可编程逻辑器件，还用于连接第三端口和第四端口，以令1394数据采集模块支持2条1394链路和7个端口；

其中，2条1394链路为第四1394链路和第三1394链路；

第四1394链路连接第一端口、第二端口、第五端口和第六端口；

第四1394链路是由第一1394链路和第二1394链路组成的；组成第四1394链路的第一1394链路和第二1394链路上输出的数据均相同。

可选地，1394数据采集模块支持1394通信协议和AS5643协议。

可选地，1394数据采集模块支持-40℃～80℃的环境温度。

可选地，1394数据采集模块支持上电自检功能。

与现有技术相比，本发明提出了一种1394数据采集模块，该1394数据采集模块包括：Power PC主处理器和多条1394链路。Power PC主处理器分别与多条1394链路相连；每条1394链路包括：1394链路层芯片、1394物理层芯片和多个端口；Power PC与1394链路层芯片相连；1394链路层芯片与1394物理层芯片相连；1394物理层芯片与多个端口相连，其中，每个端口实现一条总线，每条1394链路实现的多条总线输出的数据均相同。通过本发明实施例方案，每个1394数据采集模块中包含多条1394链路，每条链路又包含多个端口，从而扩展了模块间的连接数量并扩展了数据传输通道。另外，每条1394链路实现的多条总线输出的数据均相同，使得数据传输过程中有一条总线的数据传输过程出现丢包现象时，可以通过其他总线进行弥补，增加了数据传输过程中的准确性和可靠性。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。

图1为本发明实施例的具有三条链路的1394数据采集模块结构实施例示意图；

图2为本发明实施例的1394数据采集模块中总线管理方法示意图；

图3为本发明实施例的1394网络中各个1394数据采集模块第一连接实施例示意图；

图4为本发明实施例的1394网络中各个1394数据采集模块第二连接实施例示意图；

图5为本发明实施例的1394数据采集模块自检实施例流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

为了达到本发明目的，本发明提供了一种1394数据采集模块，如图1所示，该1394数据采集模块包括：Power PC主处理器和多条1394链路。

Power PC主处理器分别与多条1394链路相连。

在本发明实施例中，智能1394数据采集模块可以以Power PC MPC8378为主处理器，外挂DDR2(双数据速率Double Data Rate 2)、NOR Flash(非易失闪存)、EEPROM(带电可擦可编程只读存储器Electrically Erasable Programmable Read-Only Memory)，提供串口、以太网接口、PCIE(总线和接口标准Peripheral Component Interface Express)接口、PCI(外部设备互连总线Peripheral Component Interconnect)接口。

在本发明实施例中，1394数据采集模块可以与上位机进行通信并接收上位机下发的命令，具体地是通过Power PC主处理器实现的。

Power PC主处理器，用于接收上位机下发的网络配置表；

在本发明实施例中，每个1394数据采集模块既可以作为CC节点，也可以作为RN节点，主要根据上位机下发的网络配置表来确定每一个1394是作为CC节点还是作为RN节点。

CC节点的功能包括：

1、按照网络配置表在STOF周期的不同时间点向相应的RN节点发送相应的STOF包；

2、获得网络节点的连接状态，并提供自身状态；

3、接收RN节点发送的STOF应答包，用以确定该RN节点是否存在于网络中；

4、接收普通数据包，根据网络配置表在相应的STOF周期时间中的某一时间段发送普通数据包。

RN节点的功能包括：

1、接收STOF包，并检测所接收的STOF包是不是CC节点发给自己的STOF包。如果是，则RN节点需立即向CC节点回复STOF应答包，告诉CC节点自己存在于网络中，如果不是，则将该STOF包过虑掉；

2、接收普通数据包，若有普通数据包需要发送至外部设备，须在发送完STOF应答包后发送，发送普通数据包的个数不应超于网络配置表中规定的一个STOF周期内该节点应发送的个数，剩下的未发送普通数据包待下一个STOF周期发送。

可选地，1394数据采集模块支持1394通信协议和AS5643协议。

在本发明实施例中，智能1394数据采集模块的总线管理是由1394通信协议和AS5643协议合成实现的，它的实现方法如图2所示。

可选地，每条1394链路包括：1394链路层芯片、1394物理层芯片和多个端口；

在本发明实施例中，1394链路层芯片和1394物理层芯片均符合1394b标准，遵循1394OHCI(开放式主机控制接口协议)，其主要功能是实现总线的链路层协议和物理层协议。

在本发明实施例中，每个1394数据采集模块中包含多条1394链路，每条链路又包含多个端口，每个端口实现一条总线，从而扩展了模块间的连接数量并扩展了数据传输通道。另外，每条1394链路实现的多条总线输出的数据均相同，使得数据传输过程中有一条总线的数据传输过程出现丢包现象时，可以通过其他总线进行弥补，增加了数据传输过程中的准确性和可靠性。

可选地，1394数据采集模块还包括：1394变压器引出模块。

1394变压器引出模块连接于1394物理层芯片和多个端口之间。

在本发明实施例中，1394数据采集模块的中的1394数据均通过带内部驱动电路的1394变压器输出，以增大输出距离，最长可支持20米的传输距离。

第一1394链路连接第一端口(C0-0)、第二端口(C0-1)和第三端口(C0-2)；

第二1394链路连接第四端口(C1-0)、第五端口(C1-1)和第六端口(C1-2)；

第三1394链路连接第七端口(C2-0)、第八端口(C2-1)和第九端口(C2-2)。

其中，其中，9个端口实现9条总线，并且3条1394链路独立通信。

在本发明实施例中，当Power PC主处理器为MPC8378时，其最多可以连接五条1394链路，这里以连接三条1394链路的实施例为例来说明其连接结构，如图1和图3所示。

可选地，每条1394链路实现3条总线，3条总线输出的数据均相同。

例如，第一1394链路包括的3条总线为：C0-0—RN1—RN2、C0-1—RN1—RN2、C0-2—RN1—RN2。

第二1394链路包括的3条总线为：C1-0—RN3—RN4、C1-1—RN3—RN4、C1-2—RN3—RN4。

第三1394链路包括的3条总线为：C2-0—RN5—RN6、C2-1—RN5—RN6、C2-2—RN5—RN6。

当第一1394数据采集模块中的一条1394链路与第二1394数据采集模块中的一条1394链路相连接时，自动切断其中的第一条总线和第二条总线，保持第三条总线处于通信状态；第一条总线和第二条总线处于冗余状态.

在本发明实施例中，基于AS5643协议，1394数据采集模块可以对每条链路中的每条总线的通断实现控制。当第一1394数据采集模块中的一条1394链路与第二1394数据采集模块中的一条1394链路相连接时，说明第一1394数据采集模块与第二1394数据采集模块之间通过一条链路进行通信，这时两个1394数据采集模块中的相应链路进行连接后，两条链路中的六个端口相接(相对应的三个端口分别连接)，由于针对于每个模块来说，该模块中的当前连接的链路示于一个模块进行通信，因此，该链路中的三个端口处于冗余状态，可以通过预设的选择规则选择其中的一个端口进行通信，即选择其中的一条总线进行通信，另外两条总线被自动切断，并处于冗余状态。当当前通信的总线出现故障或出现丢包现象时，启动冗余的总线进行补偿。

在本发明实施例中，当第一1394数据采集模块中的一条1394链路的三个端口分别与第二1394数据采集模块、第三1394数据采集模块和第四1394数据采集模块中的一条1394链路相连接时，说明第一1394数据采集模块中的该条1394链路的三个端口在分别与不同的1394数据采集模块进行通信，则这时该三个端口作为多利德通信总线使用，并且各自独立。

可选地，1394数据采集模块还包括：可编程逻辑器件。

可编程逻辑器件与每条1394链路连接的多个端口相连；

在本发明实施例中，可编程逻辑器件与每条1394链路连接的多个端口相连，控制不同1394链路之间的端口的连接或断开，从而实现不同的1394链路的合并和独立，下面通过举例说明。

在本发明实施例中，下面仍以连接三条1394链路的实施例为例进行详细说明，如图4所示。

可选地，

其中，2条1394链路为第四1394链路和第三1394链路；

在本发明实施例中，如图4所示，如果将C0-2与C1-0连接，那么智能1394数据采集模块支持2条独立的1394链路，一条1394链路引出C0-0、CO-1、C1-1、C1-2四个端口，另外一条1394链路实现C2-0、C2-1、C2-2三个端口，这种可板内链路任意自环的设计可适应1394网络的复杂性，多余度设计。例如，图3实施例，通过片内可编程逻辑器件实现三条1394链路，每条1394链路可以同时实现3个端口，3个总线，每条总线独立通信，实现三余度设计，提高系统稳定性。图4实施例，智能1394数据采集模块通过片内可编程逻辑器件实现两条1394链路，一条1394链路实现四余度设计，一条1394链路实现三余度设计。

需要说明的是，在其它实施例还可以将不同的端口相连接，实现不同的组合状态。例如，将第三端口和第四端口后，同时将第六端口和第七端口相连，使得智能1394数据采集模块通过片内可编程逻辑器件实现一条1394链路，并且该条1394链路实现五余度设计。

可选地，1394数据采集模块支持-40℃～80℃的环境温度。

在本发明实施例中，1394数据采集模块所选器件均采用宽温范围，数据采集模块可在-40℃～80℃环境下稳定工作，并对器件的布局进行了合理设计。

可选地，1394数据采集模块支持上电自检功能。

在本发明实施例中，上电自检功能包括：串口、Flash、中央处理器CPU、DDR、电源、PCIe、1394B通信增的上电自检。其中，各部分自检穿插于智能1394数据采集模块整个初始化过程中的相应位置，在初始化相应的位置调用相应部件的自检函数实现自检。在自检过程中，如果有些部件异常，会影响整个自检工作正常运行，为方便用户在异常情况下依然能够看到部分检测结果，在智能1394数据采集模块的串口终端可以增加各部件检测结果打印信息。

在本发明实施例中，如图5所示，可以通过以下步骤进行上电自检：

S101、执行boot进入应用层；

S102、串口上电自检，更新自检结果信息；如果串口发生不正常，所有的串口打印会失败；

S103、Flash上电自检，更新自检结果信息；如果Flash工作不正常，表明某段地址信息损坏；

S104、CPU上电自检，更新自检结果信息；如果CPU工作不正常，表明某些寄存器内容不正确；

S105、DDR上电自检，更新自检结果信息；如果DDR工作不正常，表明DDR某段地址信息损坏；

S106、电源上电自检，更新自检结果信息；如果电源超过正常电压范围，可能会影响板卡工作；

S107、PCIe初始化并进行上电自检，更新自检结果信息；如果PCIe工作不正常，则与宿主机(上位机)连接失败，自检结果不能上传至宿主机；

S108、1394B初始化并进行上电自检，更新自检结果信息；如果1394B工作不正常，则不能收发数据；

S109、AS5643初始化；

S110、将自检完成标识置1；

S111、等待宿主机命令执行相应操作。

与现有技术相比，本发明提出了一种1394数据采集模块，该1394数据采集模块包括：Power PC主处理器和多条1394链路。Power PC主处理器分别与多条1394链路相连；每条1394链路包括：1394链路层芯片、1394物理层芯片和多个端口；Power PC与1394链路层芯片相连；1394链路层芯片与1394物理层芯片相连；1394物理层芯片与多个端口相连，其中，每个端口实现一条总线，每条1394链路实现的多条总线输出的数据均相同。通过本发明实施例方案，每个1394数据采集模块中包含多条1394链路，每条链路又包含多个端口，从而扩展了模块间的连接数量并扩展了数据传输通道。另外，每条1394链路实现的多条总线输出的数据均相同，使得数据传输过程中有一条总线的数据传输过程出现丢包现象时，可以通过其他总线进行弥补，增加了数据传输过程中的准确定和可靠性差。

综上所述，本发明实施例的智能1394数据采集模块通过XMC高速接口提供最多5条1394链路(每条链路提供3个端口)，15个1394端口，智能1394数据采集模块从任何一个端口接收1394数据(端口支持100M、200M、400M及800M)，由MPC8378处理器对采集到的数据进行筛选分类，根据上位机命令从其他端口传送出去。本模块设计灵活，可在板内自由控制15个1394端口的连接，达到控制1394端口的输出状态的目的。模块所选器件均为宽温芯片，且布局合理，适应宽温且震动要求严苛的环境。另外，本发明实施例的智能1394数据采集模块可以应用在军工、通讯等对性能及功耗有较高要求的1394数据采集，网络连接领域。

虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims

1.一种1394数据采集模块，其特征在于，所述1394数据采集模块包括：Power PC主处理器和多条1394链路；

所述Power PC主处理器分别与所述多条1394链路相连；

所述Power PC与所述1394链路层芯片相连；所述1394链路层芯片与所述1394物理层芯片相连；所述1394物理层芯片与所述多个端口相连；

2.如权利要求1所述的1394数据采集模块，其特征在于，所述Power PC主处理器通过总线和接口标准PCIE总线与上位机建立通信连接；

所述Power PC主处理器，用于接收所述上位机下发的网络配置表；

其中，所述网络配置表用于定义1394网络中的各个1394数据采集模块的状态，并分配每个1394数据采集模块的带宽；所述状态包括：为根CC节点或为远程RN节点。

3.如权利要求1任意一项所述的1394数据采集模块，其特征在于，所述1394数据采集模块还包括：1394变压器引出模块；

所述1394变压器引出模块连接于所述1394物理层芯片和所述多个端口之间。

4.如权利要求2所述的1394数据采集模块，其特征在于，所述1394数据采集模块还包括：可编程逻辑器件；

所述可编程逻辑器件与每条1394链路连接的多个端口相连；

所述可编程逻辑器件，用于连接多条1394链路中的任意两条1394链路，以控制所述多个端口的引出状态。

5.如权利要求1-4任意一项所述的1394数据采集模块，其特征在于，所述多条1394链路为3条；3条1394链路包括：第一1394链路、第二1394链路和第三1394链路；

所述第一1394链路连接第一端口、第二端口和第三端口；

所述第二1394链路连接第四端口、第五端口和第六端口；

所述第三1394链路连接第七端口、第八端口和第九端口；

其中，9个端口实现9条总线，并且3条1394链路独立通信。

6.如权利要求5所述的数据采集模块，其特征在于，每条1394链路实现3条总线，所述3条总线输出的数据均相同；

当第一1394数据采集模块中的一条1394链路与第二1394数据采集模块中的一条1394链路相连接时，自动切断其中的第一条总线和第二条总线，保持第三条总线处于通信状态；所述第一条总线和所述第二条总线处于冗余状态；

当第一1394数据采集模块中的一条1394链路的三个端口分别与所述第二1394数据采集模块、第三1394数据采集模块和第四1394数据采集模块中的一条1394链路相连接时，所述第一1394数据采集模块中的一条1394链路的三个端口实现的3条总线分别独立通信。

7.如权利要求5所述的1394数据采集模块，其特征在于，

所述可编程逻辑器件，还用于连接所述第三端口和第四端口，以令所述1394数据采集模块支持2条1394链路和7个端口；

其中，所述2条1394链路为第四1394链路和所述第三1394链路；

所述第四1394链路连接所述第一端口、所述第二端口、所述第五端口和所述第六端口；

所述第四1394链路是由所述第一1394链路和所述第二1394链路组成的；组成所述第四1394链路的第一1394链路和第二1394链路上输出的数据均相同。

8.如权利要求1所述的1394数据采集模块，其特征在于，所述1394数据采集模块支持1394通信协议和AS5643协议。

9.如权利要求1所述的1394数据采集模块，其特征在于，所述1394数据采集模块支持-40℃～80℃的环境温度。

10.如权利要求1所述的1394数据采集模块，其特征在于，所述1394数据采集模块支持上电自检功能。