CN205091734U - 一种基于CPCI接口的SpaceWire总线节点通讯模块 - Google Patents
一种基于CPCI接口的SpaceWire总线节点通讯模块 Download PDFInfo
- Publication number
- CN205091734U CN205091734U CN201520411139.5U CN201520411139U CN205091734U CN 205091734 U CN205091734 U CN 205091734U CN 201520411139 U CN201520411139 U CN 201520411139U CN 205091734 U CN205091734 U CN 205091734U
- Authority
- CN
- China
- Prior art keywords
- spacewire
- module
- interface
- cpci
- communication module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本实用新型涉及一种基于CPCI接口的SpaceWire总线节点通讯模块。所述SpaceWire节点通讯模块包括CPCI通讯模块、SpaceWire接口控制器模块、SpaceWire接口驱动模块以及电源模块，所述CPCI通讯模块和SpaceWire接口驱动模块分别与SpaceWire接口控制器模块连接，所述电源模块给整个模块供电。所述SpaceWire节点通讯模块基于CPCI接口设计，体积相对较小，价格低、应用范围广泛，满足标准的4路独立的双向全双工、串行的高速SpaceWire总线链路网络接口(2-200Mbits/s)的数据传输，其中2路支持配置远程存储访问(RMAP)功能，且硬件逻辑实现物理层(PHY)、信号层、字符层、交换层以及数据包层协议等，可有效满足现代航空航天SpaceWire接口的多元化需求。
Description
技术领域
本实用新型特别涉及一种基于CPCI接口的SpaceWire总线节点通讯模块。
背景技术
SpaceWire总线标准就是一种高速的、点对点、全双工的串行总线网络，以IEEE13551995和LVDS两个商业标准相结合而提出的一种星载数据总线。它是为更好地满足星载设备间高速数据传输需求而提出一种高速的(2Mbit/s至400Mbit/s，目前实现的宇航级节点设备之间的速度为200Mbit/s)、点对点、全双工的串行总线网络，在2003年1月正式成为欧空局标准。它的出现致力于航天器有效载荷系统数据和控制信息的处理，以满足未来高性能高速星载数据的传输要求。因此，该类航空电子设备(SpaceWire总线节点通讯模块设备)的测试和维护就显得日益重要了。另外，CPCI总线是处于主流的航电工控计算机总线，一般航天航空部门使用的工控机均带有3U的CPCI总线接口，CPCI接口，它具有完全兼容传统的金手指接口的CPCI系统协议的特性，另外CPCI接口还有完全支持热插拔的特性。因此，将CPCI技术和SpaceWire总线技术应用到航电星载设备中，设计一种基于CPCI接口的SpaceWire总线节点通讯模块，将给工程技术人员带来许多便捷。
实用新型内容
有鉴于此，本实用新型提供基于CPCI接口的SpaceWire总线节点通讯模块，其基于CPCI接口，体积相对较小，兼容CPCI协议，使用方便，能满足4路独立的双向全双工、串行的高速SpaceWire总线链路网络接口(2200Mbits/s)的数据传输，其中2路支持配置远程存储访问(RMAP)功能，且硬件逻辑实现物理层(PHY)、信号层、字符层、交换层以及数据包层协议等。本实用新型能够与标准的航天设备SpaceWire接口之间进行通信，配合上位机专用测试软件可以对SpaceWire总线进行通信的测试和分析以满足现代航空航天SpaceWire接口的多元化需求。
为达到上述目的，本实用新型采用以下技术方案：
CPCI接口模块，其包括与CPCI背板接的CPCI接口，用于实现设与CPCI接口嵌入式控制器的检测软件与FPGA进行数据交换；及电源管理模块，支持热插拔，用于给整个模块供电。
FPGA，实现SpaceWire接口控制器模块的全部功能，用于将所述检测软件下传的数据进行SpaceWire总线DS协议编码以LVDS电平的方式给到标准的航空SpaceWire总线设备接口，及将经航空SpaceWire总线设备接口上传的数据进行电平转换、校验、DS编码恢复等处理以给到所述检测软件。
SpaceWire总线接口驱动模块，其包括数据接收电路芯片SN65LVDS32DR、数据发送驱动电路芯片SN65LVDS31DR和MDM9SCBR型专用的SpaceWire总线接头，用于传输LVDS信号，与标准的SpaceWire总线航电设备之间进行连接。
FPGA：
处理器单元，用于控制芯片内部各模块之间及芯片外部各部件之间的工作。
状态机控制模块，用于对SpaceWire节点的功能控制寄存器、节点状态寄存器、链路地址、时钟分频寄存器、直接存储访问(DMA)通道控制寄存器等进行参数配置，与所述的处理器单元协调通信，对发送通道和接收通道的接发数据进行合理调度。
发送通道，用于设定逻辑来将数据进行DS编码，并以LVDS信号方式发送给所述MDM9SCBR接口；及接收通道，用于设定逻辑来接收所述MDM9SCBR接口上传的LVDS信号数据进行电平转换，并进行解码和校验。
数据通信控制模块，用于实现FPGA与CPCI接口芯片之间进行物理数据的交换。
SpaceWire总线节点通讯模块设备接口驱动模块包括4路分别与所述FPGA连接的数据收发电路和SpaceWire总线专用接头。
SpaceWire总线电平传输模式是采用的是所述FPGA片内的LVDS驱动接口。
SpaceWire总线接口采用MDM9SCBR接口。
CPCI通讯模块包括相互连接的CPCI接口和CPCI接口桥接芯片，所述CPCI桥接芯片与FPGA连接，CPCI接口用于与CPCI接口嵌入式控制器连接。
CPCI桥接芯片采用PCI9056接口芯片。
FPGA型号为EP3C55F484I7N。
由以上技术方案可知，本实用新型通过设计带有CPCI接口的SpaceWire节点通讯模块，充分利用SpaceWire传输性能稳定、速度高和CPCI总线传输速度快的特点，使得该设计能满足4路独立高速SpaceWire数据传输，另外使用方便和设备体积相对较小，便于携带；且通过硬件逻辑实现物理层(PHY)、信号层、字符层、交换层以及数据包层协议等功能，可有效满足现代航空航天SpaceWire接口的多元化需求。
附图说明
图1为本实用新型实施例所述基于CPCI接口的SpaceWire总线节点通讯模块的总体框图。
图2为本实用新型实施例所述基于CPCI接口的SpaceWire总线节点通讯模块的原理框图。
具体实施方式
下面结合附图1和附图2详细描述本实用新型的实施例。
图1为本实用新型实施例所述的基于CPCI接口的SpaceWire总线节点通讯模块的总体框图。如图1所示，所述基于CPCI接口的SpaceWire总线节点通讯模块100包括CPCI接口模块1、SpaceWire接口控制器模块2、SpaceWire接口驱动模块3和电源模块4，所述CPCI接口模块1和SpaceWire接口控制器模块2连接，所述SpaceWire接口控制器模块和SpaceWire接口驱动模块3连接，且所述CPCI接口模块1、SpaceWire接口控制器模块2、SpaceWire接口驱动模块3均与电源模块4连接，由所述电源模块4为其提供电力。
所述CPCI接口模块1作为基于CPCI接口的SpaceWire总线节点通讯模块100跟CPCI总线背板之间的桥接模块，实现与CPCI接口嵌入式控制器之间的数据交换，通过运行在CPCI接口嵌入式控制器上位机检测软件，可控制所述基于CPCI接口的SpaceWire总线节点通讯模块100的各种数据传输。
所述SpaceWire接口控制器模块2用于提供SpaceWire总线控制器以及数据处理和运算等，通过所述CPCI接口模块1，SpaceWire接口控制器模块2可以把由外部SpaceWire总线传输过来的数据上传到CPCI接口嵌入式控制器，也可以根据CPCI接口嵌入式控制器下传的指令，向外部SpaceWire总线传输数据。
所述SpaceWire接口控制器模块2包括FPGA20、FPGA内核和外围的供电模块21、时钟电路22和复位电路23，FPGA内核包括处理器处理器单元、状态控制模块、发送模块、接收模块和数据通信控制模块。处理器单元，用于控制芯片内部各模块之间及芯片外部各部件之间的工作；状态机控制模块，用于对SpaceWire节点的功能控制寄存器、节点状态寄存器、链路地址、时钟分频寄存器、直接存储访问(DMA)通道控制寄存器等进行参数配置，与所述的处理器单元协调通信，对发送通道和接收通道的接发数据进行合理调度；发送通道，用于设定逻辑将经DS编码的数据以LVDS信号模式发送给所述MDM9SCBR接口；接收通道，用于设定逻辑接收所述MDM9SCBR接口上传的LVDS信号数据进行解码和校验，存入所述外部SRAM24内；FPGA与CPCI接口模块连接，实现SpaceWire接口控制器模块与CPCI接口芯片之间进行物理数据的交换。
所述SpaceWire接口驱动模块包括数据接收电路30和数据发送驱动电路31，发送数据时，所述FPGA将经过DS编码的数据通过数据发送驱动电路转化为LVDS信号后经所述MDM9SCBR接头发送出去；接收数据时，数据经MDM9SCBR接头接收进来后经数据接收电路转换为数据信号，由FPGA进行DS解码；接收和发送的数据都缓存在所述外部SRAM24。
电源模块，其输入为CPCI接口的+12V/-12V/+5V/+3.3V直流，输出有+2.5V和1.2V。
在本实施例中，CPCI桥接芯片具体型号为PCI9056，通过该芯片可以使多种局部总线快速转换到CPCI总线上；FPGA芯片型号为EP3C55F48417N，可以实现SpaceWire节点的包含物理层(PHY)的多层协议的所有功能；物理层数据传输采用LVDS技术，通过SpaceWire接口驱动模块与外部设备连接通讯。
本实用新型工作时，其CPCI接口与CPCI接口嵌入式控制器连接，其物理层的MDM9S接口与外部的标准SpaceWire节点航电设备连接，实现外部的标准SpaceWire节点航电设备与本实用新型之间的数据交流和本实用新型与设于CPCI接口嵌入式控制器的检测软件之间的数据交流，其工作流程具体包括两个流程：发送数据工作流程和接收数据工作流程。
发送数据工作流程：
首先在CPCI接口嵌入式控制器上运行上层测试软件，通过它来设置发送通道的相应参数，设置的参数包括发送通道、发送波特率、发送的字长等信息，该信息通过CPCI接口传送至FPGA，FPGA的处理器单元根据CPCI接口嵌入式控制器下传的参数来控制相应节点的状态控制模块，设置发送通道的相关寄存器参数，如节点的功能控制寄存器、节点状态寄存器、链路地址、时钟分频寄存器、直接存储访问(DMA)通道控制寄存器等进行参数配置，完成发送通道的初始化操作。然后用户再通过运行于CPCI接口嵌入式控制器的检测软件，通过CPCI接口发送数据包，该数据包经SpaceWire总线协议解析模块的编码，并行数据转成符合SpaceWire总线传输的DS码串行数据，再通过发送通道按设定的发送逻辑以LVDS电平的形式信号输出到SpaceWire总线接口模块。SpaceWire总线接口模块通过MDM9SCBR接口与外部标准SpaceWire总线设备连接，并通过观察SpaceWire标准设备的反应是否与输入的数据对应以达到检测SpaceWire标准设备是否有误的目的以及方便模拟SpaceWire标准设备出错时应对的场合。
接收数据工作流程：
首先在CPCI接口嵌入式控制器上运行上位机测试软件，通过它来设置接收通道的相应参数，设置的参数包括接收通道、接收波特率、接收的字长等信息，该信息通过CPCI接口传送至FPGA，FPGA上的处理器单元根据上位机下传的参数来控制相应节点的状态控制模块，设置接收通道的相关寄存器参数，如节点的功能控制寄存器、节点状态寄存器、链路地址、时钟分频寄存器、直接存储访问(DMA)通道控制寄存器等进行参数配置，完成接收通道的初始化操作。SpaceWire总线电平接收模块把通过其多个SpaceWire接收通道接收的数据进行电平转换，经接收通道进入SpaceWire总线协议解析模块被解码，串行数据转成符合CPCI接口传输的并行数据，同时对数据进行校验，并行数据和校验结果再通过CPCI通讯模块实现数据的上传，而运行设于CPCI接口嵌入式控制器的检测软件把收到的数据实时地显示出来。
本实用新型不局限于上述实施例，基于上述实施例的、未做出创造性劳动的简单替换，应当属于本实用新型揭露的范围。
本实用新型所述的基于CPCI接口的SpaceWire总线节点通讯模块100包括CPCI接口模块1、SpaceWire接口控制器模块2、SpaceWire接口驱动模块3和电源模块4，可有效满足现代航空航天电子设备功能多元化的需求。
Claims (5)
1.一种基于CPCI接口的SpaceWire总线节点通讯模块，其特征在于，所述SpaceWire总线节点通讯模块(100)包括CPCI接口模块(1)、SpaceWire接口控制器模块(2)、SpaceWire接口驱动模块(3)和电源模块(4)，所述CPCI接口模块(1)和SpaceWire接口控制器模块(2)连接，所述SpaceWire接口控制器模块和SpaceWire接口驱动模块(3)连接，且所述CPCI接口模块(1)、SpaceWire接口控制器模块(2)、SpaceWire接口驱动模块(3)均与电源模块(4)连接；
所述SpaceWire接口控制器模块(2)包括FPGA(20)、FPGA内核和IO的供电模块(21)、时钟电路(22)、复位电路(23)和外部SRAM(24)，所述FPGA(20)与SpaceWire接口驱动模块(3)连接。
2.根据权利要求1所述的基于CPCI接口的SpaceWire总线节点通讯模块，其特征在于，所述FPGA(20)包括处理器单元(200)、状态控制模块(201)、发送模块(202)、接收模块(203)和数据通信控制模块(204)。
3.根据权利要求1所述的基于CPCI接口的SpaceWire总线节点通讯模块，其特征在于，所述FPGA(20)选用ALTERAEP3C55F484I7N，所述SpaceWire接口驱动模块(3)包括数据接收电路(30)和数据发送驱动电路(31)和MDM9SCBR型专用的SpaceWire总线接头(32)，所述FPGA(20)分别与数据接收电路(30)、数据发送驱动电路(31)连接。
4.根据权利要求1所述的基于CPCI接口的SpaceWire总线节点通讯模块，其特征在于，所述CPCI接口模块(1)包括并行设置的CPCI本地总线(11)和CPCI接口总线(12)，所述CPCI本地总线(11)与SpaceWire接口控制器模块(2)连接，所述CPCI接口总线(12)与外接CPCI背板连接。
5.根据权利要求2所述的基于CPCI接口的SpaceWire总线节点通讯模块，其特征在于，所述数据接收电路选用LVDS转换芯片SN65LVDS32DR，所述数据发送驱动电路选用LVDS信号驱动芯片SN65LVDS31DR。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520411139.5U CN205091734U (zh) | 2015-06-15 | 2015-06-15 | 一种基于CPCI接口的SpaceWire总线节点通讯模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520411139.5U CN205091734U (zh) | 2015-06-15 | 2015-06-15 | 一种基于CPCI接口的SpaceWire总线节点通讯模块 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205091734U true CN205091734U (zh) | 2016-03-16 |
Family
ID=55482400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520411139.5U Active CN205091734U (zh) | 2015-06-15 | 2015-06-15 | 一种基于CPCI接口的SpaceWire总线节点通讯模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205091734U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110704349A (zh) * | 2019-09-04 | 2020-01-17 | 北京航空航天大学 | 一种用于数据可靠传输的SpaceWire节点装置 |
| CN112948294A (zh) * | 2021-03-19 | 2021-06-11 | 北京控制工程研究所 | 面向SOC的全域并行收发数据的双通道SpaceWire控制器及控制方法 |
| CN115001895A (zh) * | 2022-05-25 | 2022-09-02 | 西安微电子技术研究所 | 基于spacewire总线的星载异构系统数据共享装置、系统及方法 |
-
2015
- 2015-06-15 CN CN201520411139.5U patent/CN205091734U/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110704349A (zh) * | 2019-09-04 | 2020-01-17 | 北京航空航天大学 | 一种用于数据可靠传输的SpaceWire节点装置 |
| CN112948294A (zh) * | 2021-03-19 | 2021-06-11 | 北京控制工程研究所 | 面向SOC的全域并行收发数据的双通道SpaceWire控制器及控制方法 |
| CN112948294B (zh) * | 2021-03-19 | 2024-02-09 | 北京控制工程研究所 | 面向SOC的全域并行收发数据的双通道SpaceWire控制器及控制方法 |
| CN115001895A (zh) * | 2022-05-25 | 2022-09-02 | 西安微电子技术研究所 | 基于spacewire总线的星载异构系统数据共享装置、系统及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106201946B (zh) | 一种基于fpga和dsp的星载电子系统数据接口系统 | |
| US7096308B2 (en) | LPC transaction bridging across a PCI—express docking connection | |
| US10261930B2 (en) | System, device and method for transmitting signals between different communication interfaces | |
| CN205103813U (zh) | 一种基于PCI接口的SpaceWire总线节点通讯模块 | |
| CN109558371A (zh) | 管理控制器与微控制器之间的串行连接 | |
| CN106815157A (zh) | 一种数据采集模块及数据采集系统 | |
| CN105051706A (zh) | 用于具有pcie协议栈的低功率phy的操作的设备、方法和系统 | |
| CN101794152B (zh) | 具有lvds串行接口的嵌入式控制器及其控制方法 | |
| CN105516142A (zh) | 一种智能电网系统中的相互通讯方法 | |
| CN205091734U (zh) | 一种基于CPCI接口的SpaceWire总线节点通讯模块 | |
| CN104156333A (zh) | 一种基于fpga的uart多接口扩展系统和方法 | |
| WO2013048508A1 (en) | Bandwidth configurable io connector | |
| CN103036685A (zh) | 基于dp83849c的afdx接口转换器 | |
| CN208188815U (zh) | Bmc模块化系统 | |
| CN105653461A (zh) | 一种单usb接口转多uart调试接口的转换系统 | |
| CN204256732U (zh) | 基于PCI-Express接口的高速数据传输装置 | |
| CN204406757U (zh) | 一种基于嵌入式系统的物联网实验箱 | |
| CN107436851A (zh) | 串行外设接口四线隔离系统及其控制方法 | |
| CN201751896U (zh) | Arinc429总线测试设备 | |
| CN101764795A (zh) | Ieee1394总线的链路层控制器 | |
| CN203881437U (zh) | 一种使用ZigBee无线通讯的噪声监控系统 | |
| CN103268301B (zh) | 一种自动流的半双工uart接口电路 | |
| CN202694039U (zh) | 一种适配器电路 | |
| CN205263807U (zh) | 一种PCIe接口的双路FC电路结构 | |
| CN208128284U (zh) | 一种基于s698pm的以太网转多路同步串口接口通讯设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |