CN216249232U

CN216249232U - 一种视频高速采集与处理电路结构

Info

Publication number: CN216249232U
Application number: CN202122787383.XU
Authority: CN
Inventors: 唐冲; 庞磊; 李守斌; 刘洋洋
Original assignee: Suzhou Multimodal Intelligent Technology Co ltd
Current assignee: Suzhou Multimodal Intelligent Technology Co ltd
Priority date: 2021-11-15
Filing date: 2021-11-15
Publication date: 2022-04-08
Anticipated expiration: 2031-11-15

Abstract

本实用新型涉及一种视频高速采集与处理电路结构，属于视频采集技术领域。可应用于自动穿综机纱线和钢筘图像的高速采集和处理等多种情景。采用FPGA+CPU的架构；FPGA通过两路双向GTX高速通信接口接收六路图像数据，并完成透传或JPEG压缩和JPEG2000无损压缩；FPGA设计SPI接口和和两路RS422接口，并集成一路VGA接口；CPU通过桥片实现64GB硬盘的挂载，以及3路USB接口电路，CPU端设计两路千兆以太网接口；FPGA与CPU之间通过PCIE2.0总线通信的同时预留多路GPIO，以及一路SPI接口。本实用新通过通用化、系列化、模块化设计，提高产品可靠性、维修性、保障性和环境适应性。

Description

一种视频高速采集与处理电路结构

技术领域

本实用新型涉及一种视频高速采集与处理电路结构，属于视频采集技术领域。

背景技术

由于视频压缩传输存储电路板国产化率要求比较高，JPEG和JPEG2000是成熟的图像视频压缩技术。使用专用的芯片比较容易。但其目前JPEG2000的图像视频压缩芯片未能实现国产化。故将JPEG和JPEG2000在FPGA当中实现。视频压缩目前没有成熟的国产电路。

发明内容

本实用新型的目的是提供一种视频高速采集与处理电路结构。

为了实现上述目的，本实用新型采用的技术方案是：

一种视频高速采集与处理电路结构，采用FPGA+CPU的架构；FPGA通过两路双向GTX高速通信接口接收六路图像数据，并完成透传或JPEG压缩和JPEG2000无损压缩；FPGA设计SPI接口和和两路RS422接口，并集成一路VGA接口；CPU通过桥片实现64GB硬盘的挂载，以及3路USB接口电路，CPU端设计两路千兆以太网接口；FPGA与CPU之间通过PCIE2.0总线通信的同时预留多路GPIO，以及一路SPI接口。

本实用新型技术方案的进一步改进为：采用模块化结构，功能电路包括FPGA和CPU两大核心模块电路。

本实用新型技术方案的进一步改进为：FPGA电路的芯片为JFM7VX690T；芯片JFM7VX690T具有若干个全局时钟输入引脚，可以接收LVCMOS，LVDS格式的输入时钟，并且片内集成了差分端接。

本实用新型技术方案的进一步改进为：VGA电路采用的芯片为GMG7123；每组电源都分别接退耦电容。电阻RSET 可调整输出电流大小。

本实用新型技术方案的进一步改进为：RS422接口电路的芯片采用SM3490；芯片M3490串接EMI滤波器和对地47pF电容。

本实用新型技术方案的进一步改进为：芯片JFM7VX690T的DDR3电路选用256Mx16bit(4Gbit) TWSD325616B:P。

本实用新型技术方案的进一步改进为：SPI接口电路为，JFM7VX690T的bank IO通过CX0108由1.8V转为3.3V引出输出；CX0108与TI的TX0108的PIN TO PIN兼容。

本实用新型技术方案的进一步改进为：芯片JFM7VX690T集成20对GTXs高速收发器；芯片JFM7VX690T设计2路GTX X1 电视信号传输通道，传输速率1.25Gbps。

本实用新型技术方案的进一步改进为：CPU模块BIOS电路中NOR FLASH选用芯片JFM25F128A-E8， QSPI FLSAH作为BIOS加载芯片；LPC时钟由板载的33Mhz 时钟供给，同一时钟分别给CPU 和LPC 设备。

本实用新型技术方案的进一步改进为：CPU模块外扩3路USB2.0接口，使用PCIE接口进行扩展，芯片选择uPD720201K8，此芯片支持1路PCIE接口输入，4路USB3.0接口输出；CPU模块SATA接口，使用CPU的PCIE接口外扩SATA接口，芯片使用88SE9215，外扩4路SATA接口，再使用其中一路SATA接口进行扩展； CPU模块PHY接口PHY选用88E1111。

由于采用了上述技术方案，本实用新型取得的技术效果有：

本实用新通过通用化、系列化、模块化设计，提高产品的可靠性、维修性、保障性和环境适应性。

本实用新型在元器件的选用上，采用国内已成熟应用的大规模集成电路，减少元器件种类，以提高可靠性。

附图说明

图1是本实用新型系统总体设计框图；

图2是本实用新型VGA视频输出功能框图；

图3是本实用新型VGA电路设计示意图；

图4是本实用新型RS422接口电路设计图；

图5是本实用新型GPIO输出设计图；

图6是本实用新型SPI接口电路设计图；

图7是本实用新型GTX高速收发器供电电源设计图；

图8是本实用新型QSPI FLASH加载电路设计；

图9是本实用新型uPD720201K8芯片框图；

图10是本实用新型FT-2000/4 功能框图；

图11是本实用新型LPC 连接方式图；

图12是本实用新型88E1111 Fiber模式图；

图13是本实用新型PCIE 电源连接方法示意图；

图14是本实用新型Master BPI FLASH加载电路示意图。

具体实施方式

为使本实用新型实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本实用新型。

在本实用新型的描述中，需要说明的是，术语“上”、“下”、“内”、“外”“前端”、“后端”、“两端”、“一端”、“另一端”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“设置有”、“连接”等，应做广义理解，例如“连接”，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

本实用新型是一种视频高速采集与处理电路结构，可应用于自动穿综机纱线和钢筘图像的高速采集和处理等多种情景。

该电路结构的主要设计思路为：采用FPGA+CPU的设计架构。FPGA通过两路双向GTX高速通信接口接收六路图像数据，并完成透传或JPEG压缩和JPEG2000无损压缩功能。FPGA设计SPI接口和和两路RS422接口，并集成一路VGA接口。CPU通过桥片实现64GB硬盘的挂载，以及3路USB接口电路，CPU端设计两路千兆以太网接口。FPGA与CPU之间通过PCIE2.0总线通信的同时预留多路GPIO,以及一路SPI接口。用于后期FPGA与CPU之间的基本通信调试，以及软件功能的扩展。总体设计框图见图1。系统的对外接口包括：2路双向GTX高速通信接口；2路全双工以太网光纤接口；2路RS422接口；2路5V GPIO口；3路USB2.0接口；1路VGA接口；1路SPI同步串口；1路直流+12V供电。

具体的，本实用新型采用的是模块化结构，功能电路包括FPGA和CPU两大核心模块电路。

FPGA电路选择的芯片为JFM7VX690T。JFM7VX690T具有多个全局时钟输入引脚，可以接收LVCMOS，LVDS等格式的输入时钟，并且片内集成了差分端接。对于差分输入时钟，LVDS I/O 标准只适用于HP I/O bank，并且要求该bank的VCCO采用1.8V供电。为了提升上电时FPGA的配置时间，本电路中FPGA采用Master SPI配置模式。FPGA采用Master BPI加载模式，因JFM7VX690T的FPGA的bit流在230M左右，加载FLASH选择复旦微型号为JFM29GL256容量为256Mbit，可以满足JFM7VX690T对于配置FLASH的容量要求。具体如图14所示。

VGA电路采用的芯片为GMG7123；GMG7123 是一款3 通道的高速DAC 芯片，DAC采用分段式电流舵结构，可实现最高330MSPS 的转换速率。芯片采用3.3V单电源供电，输入30位RGB 数字信号，经数模转换后可输出差分电流信号，当外接可调电阻为560Ω时，最大输出电流是17.62mA；当可调电阻为4933Ω时，最大输出电流是2mA。集成内部带隙基准电路，可自建1.23V 电压。具体如图2所示。

VGA电路设计为每组电源都分别接退耦电容。电阻RSET 可调整输出电流大小，负载电阻可根据具体的应用来设置。具体如图3所示。

本实用新型中，RS422接口电路的芯片采用SM3490；可将数字逻辑电平转换为RS-422标准信号。SM3490的供电电压为3.3V，最大数据传输率10Mbps。因V7系列FPGA的IO电平只有1.8V,采用SM8T245对1.8V电平进行转换。RS422接口电路设计为，RS422接口电路设计，需要串接EMI滤波器和对地47pF电容，防止对外辐射电磁干扰以及外部干扰影响到数字模块的正常工作。具体如图4所示。

芯片JFM7VX690T的DDR3电路选用256Mx16bit(4Gbit) TWSD325616B:P，用4片组成，64位数据位宽，容量2GB。两路输出IO通过一片SM8T245由1.8V转为5V IO输出。具体如图5所示。

SPI接口电路为，JFM7VX690T的bank IO通过CX0108由1.8V转为3.3V引出输出；CX0108与TI的TX0108的PIN TO PIN兼容。具体如图6所示。

JFM7VX690T集成20对GTXs高速收发器（分布在5个Bank内），针对速度等级为-2的器件，最高线速率可以达到10.3125Gbps。JFM7VX690T设计2路GTX X1电视信号传输通道，传输速率1.25Gbps，为了在传输速率上有更多的选择性，GTX时钟采用156.25MHz时钟。板载一片差分晶振提供GTX bank时钟。晶振选择晶宇兴的XO75L-AGTL-156.25MHz。GTX高速收发器正常工作，需要外部提供1.0V，1.2V和1.8V电压。电源设计如图7所示。

GTX高速收发器可以接收LVDS或LVPECL参考时钟输入，采用交流耦合方式。GTX高速收发器的RX和TX端都需要使用交流耦合方式，耦合电容的容值为0.1uF，电容靠近接收端放置。如果某一对接收器未使用，需要将其连接到地。

CPU选用FT-2000A/4嵌入式微处理器，兼容 ARM v8指令系统，主频达到 1GHz，集成多种 I/O接口，工业级工作温度范围是 -40～85°C。可应用于多种嵌入式计算机，以及网络设备等通用信息系统。片内集成 1个x8（可分拆为2个x4）PCIE 2.0接口；片内集成 2个 RGMII 千兆网接口，片内集成 1 个 SATA2.0 接口。其中PCIE2.0用于和FPGA进行高速数据交互，2 个 RGMII 千兆网接口用来满足提供千兆以太网。SATA接口用来进行数据存储。其可以适配32所的锐华国产化操作系统，容易实现网络传输、数据交互和存储功能。功能框图见图10。

NOR FLASH选择复旦微电子的JFM25F128A-E8 QSPI FLSAH作为BIOS加载芯片,CPU启动后，首先通过片内可信根签片外固件，验签通过后，通过QSPI接口的QSPI_CSN0片选的FLASH芯片加载固件，来执行相关指令，具体如图8所示。LPC时钟由板载的33Mhz 时钟供给，同一时钟可分别给CPU 和LPC 设备。如上图所示时钟到设备与时钟到CPU 之间的边沿的偏差△t=|T2_clk_delay-T1_clk_delay| 。数据线（包括Frame、LAD[3:0]、SerIrq、LDrq）

延迟为T_Data。

需要满足如下两个条件：

△t<1ns

△t<T_Data<Tclk（Tclk 为时钟周期，时钟频率为33Mhz 时，Tclk 约为33.3ns）

双向管脚到电平转换芯片间需要加50 欧姆电阻进行保护，防止方向切换时存在电源到地的短路路径。具体如图11所示。

CPU模块DDR4电路设计，处理器的DDR4控制器工作频率1333MHZ，数据速率2.667GBIT/S，支持双通道64位数据宽度，选用MICRON公司的DDR4 SDRAM 512MX16BIT(8GBIT)颗粒，用4片组成64位数据位宽，运行于DDR4-2666，数据带宽为2666MT/S*64BIT=30GB/S，容量4GB，型号为MT40A512M16JY-075EAIT:B。

CPU需要外扩3路USB2.0接口，使用PCIE接口进行扩展，芯片选择uPD720201K8，此芯片支持1路PCIE接口输入，4路USB3.0接口输出。具体如图9所示。

CPU模块SATA接口，硬盘空间不小于64GB，首先使用CPU的PCIE接口外扩SATA接口，芯片使用88SE9215，可以外扩4路SATA接口，再使用其中一路SATA接口进行扩展，使用选用Innodisk公司的单片Sata SSD电子盘，型号为DENSD-64GD08BWADC，容量为64GB。已在其他型号产品上广泛应用，本方案选用一片SSD SATA0用于系统存储和数据存储，同时预留一路Intel标准MSATA接口，用于连接MSATA电子盘。

CPU模块PHY接口，PHY选用32所的88E1111，此芯片提供给客户一款高集成度、低功耗的以太网快速解决方案。具体如图12所示。

CPU模块PCIE设计，其中，PCIE时钟设计，CPU模块PCIE用于通FPGA的板间通信，采用PCIE x1 模式传输速率1.25Gbps，为了在传输速率上有更多的选择性，PCIE时钟采用156.25MHz时钟。板载一片差分晶振提供PCIE时钟。晶振选择晶宇兴的XO75L-AGTL-156.25MHz。PCIE电容耦合设计，FT-2000/4采用PCIE X1的方式与FPGA通信, 输出端到接收端之间，PCIe 采用交流耦合的方式。PCIE电源设计， PCIE电源部分建议增加，FB1,FB2,FB3磁珠推荐参数：120Ω/100Mhz。具体如图13所示。

以上显示和描述了本实用新型的基本原理和主要特征和本实用新型的优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界定。

Claims

1.一种视频高速采集与处理电路结构，其特征在于：采用FPGA+CPU的架构；FPGA通过两路双向GTX高速通信接口接收六路图像数据，并完成透传或JPEG压缩和JPEG2000无损压缩；FPGA设计SPI接口和和两路RS422接口，并集成一路VGA接口；CPU通过桥片实现64GB硬盘的挂载，以及3路USB接口电路，CPU端设计两路千兆以太网接口；FPGA与CPU之间通过PCIE2.0总线通信的同时预留多路GPIO，以及一路SPI接口。

2.根据权利要求1所述的一种视频高速采集与处理电路结构，其特征在于：采用模块化结构，功能电路包括FPGA和CPU两大核心模块电路。

3.根据权利要求2所述的一种视频高速采集与处理电路结构，其特征在于：FPGA电路的芯片为JFM7VX690T；芯片JFM7VX690T具有若干个全局时钟输入引脚，可以接收LVCMOS，LVDS格式的输入时钟，并且片内集成了差分端接。

4.根据权利要求2所述的一种视频高速采集与处理电路结构，其特征在于：VGA电路采用的芯片为GMG7123；每组电源都分别接退耦电容，电阻RSET 可调整输出电流大小。

5.根据权利要求1所述的一种视频高速采集与处理电路结构，其特征在于：RS422接口电路的芯片采用SM3490；芯片M3490串接EMI滤波器和对地47pF电容。

6.根据权利要求3所述的一种视频高速采集与处理电路结构，其特征在于：芯片JFM7VX690T的DDR3电路选用256Mx16bit(4Gbit) TWSD325616B:P。

7.根据权利要求1所述的一种视频高速采集与处理电路结构，其特征在于：SPI接口电路为，JFM7VX690T的bank IO通过CX0108由1.8V转为3.3V引出输出；CX0108与TI的TX0108的PIN TO PIN兼容。

8.根据权利要求1所述的一种视频高速采集与处理电路结构，其特征在于：芯片JFM7VX690T集成20对GTXs高速收发器；芯片JFM7VX690T设计2路GTX X1 电视信号传输通道，传输速率1.25Gbps。

9.根据权利要求1所述的一种视频高速采集与处理电路结构，其特征在于： CPU模块BIOS电路中NOR FLASH选用芯片JFM25F128A-E8， QSPI FLSAH作为BIOS加载芯片；LPC时钟由板载的33Mhz 时钟供给，同一时钟分别给CPU 和LPC 设备。

10.根据权利要求9所述的一种视频高速采集与处理电路结构，其特征在于：CPU模块外扩3路USB2.0接口，使用PCIE接口进行扩展，芯片选择uPD720201K8，此芯片支持1路PCIE接口输入，4路USB3.0接口输出；CPU模块SATA接口，使用CPU的PCIE接口外扩SATA接口，芯片使用88SE9215，外扩4路SATA接口，再使用其中一路SATA接口进行扩展； CPU模块PHY接口PHY选用88E1111。