CN104885067A

CN104885067A - 在基于pci的接口上操作基于m-phy的通信、以及相关电缆、连接器、系统和方法

Info

Publication number: CN104885067A
Application number: CN201380068155.2A
Authority: CN
Inventors: Y·C·赫什科; Y·里莫尼
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2012-10-29
Filing date: 2013-10-28
Publication date: 2015-09-02
Anticipated expiration: 2033-10-28
Also published as: KR20150082412A; EP2912561A1; US20140122767A1; KR101561516B1; CN104885067B; WO2014070651A1; EP2912561B1; US9081907B2

Abstract

本文公开的各实施例包括在基于外围组件互连(PCI)的接口上操作M-PHY通信。还公开了相关的电缆、连接器、系统和方法。具体而言，本文公开的各实施例采用M-PHY标准兼容信号并引导它们通过PCI兼容连接器(以及可任选地电缆)从而允许两个具有PCI连接器的M-PHY标准兼容设备能通信。

Description

在基于PCI的接口上操作基于M-PHY的通信、以及相关电缆、连接器、系统和方法

背景

I.公开领域

本公开的技术一般涉及用于电子设备间通信的通信接口。

II.背景技术

电子设备已经遍布整个社会激增从而支持广泛的应用和使用范围。随着设备数量和种类的扩大，对电子设备彼此通信的需求不断增大。作为对这一需求的响应，提出并采用了各种协议。在许多情况中，协议定义在电子设备间传达的信号电平、以及相关联的数据表示和定时。这些协议的示例包括无线通信，诸如由电气和电子工程师协会(IEEE)提出的IEEE 802.11标准和无线信号协议还可指定频率和功率电平。这些协议中的其它协议基于有线。在协议基于有线的情况下，可能需要标准化的物理连接器来实现设备间的通信。针对各种目的和协议已经成功地使用了各种物理连接器，例如已注册插孔-11(RJ-11)、RJ-14、RJ-21、RJ-45和RJ-49。

随着移动平台设备的增加以及这些设备中每一个的功能性增强，外设间的数据率已经呈指数级增长。为此，移动行业处理器接口联盟最近已提出定义每通道10Kbps至5.8Gbps的数据率的物理层标准。该M-PHY标准针对移动应用(诸如相机、移动终端的显示器、智能电话等等)而优化。然而，尽管M-PHY标准提供了具有高带宽能力的串行接口技术，但是M-PHY规范故意避免了连接器定义并提倡设备间的基于永久迹线的连接。基于永久迹线的连接消除了用户期望的连接的灵活性。

公开概述

本文公开的各实施例包括在基于外围组件互连(PCI)的接口上操作M-PHY通信。还公开了相关的电缆、连接器、系统和方法。具体而言，本文公开的各实施例采用M-PHY标准兼容信号并引导它们通过基于PCI的兼容连接器(以及可任选地电缆)从而允许两个具有基于PCI的连接器的M-PHY标准兼容设备能通信。

为此，在一个示例性实施例中，电子设备被配置成使用M-PHY标准来操作。电子设备包括具有遵循M-PHY标准的多个数据路径的通信接口以及具有多个引脚的基于PCI的连接器。基于PCI的连接器的多个引脚包括：电耦合至通信接口的M-PHY TXDP数据路径的PETp引脚、电耦合至通信接口的M-PHYTXDN数据路径的PETn引脚。基于PCI的连接器的这多个引脚还包括电耦合至通信接口的M-PHY RXDP数据路径的PERp引脚。基于PCI的连接器的这多个引脚还包括电耦合至通信接口的M-PHY RXDN数据路径的PERn引脚。

在另一实施例中，提供了被配置成使用M-PHY标准来操作的电子设备。电子设备包括用于把该电子设备与另一设备对接的装置，该对接装置具有遵循M-PHY标准的多个数据路径。该电子设备还包括用于把该对接装置连接至另一设备的基于PCI的连接装置，该基于PCI的连接装置具有多个引脚。基于PCI的连接装置的多个引脚包括：电耦合至通信接口的M-PHY TXDP数据路径的PETp引脚、电耦合至通信接口的M-PHY TXDN数据路径的PETn引脚。基于PCI的连接装置的这多个引脚还包括电耦合至通信接口的M-PHY RXDP数据路径的PERp引脚。基于PCI的连接装置的这多个引脚还包括电耦合至通信接口的M-PHY RXDN数据路径的PERn引脚。

在另一实施例中，提供了把被配置成使用M-PHY标准来操作的电子设备连接至第二设备的方法。该方法包括提供遵循M-PHY标准的多个数据路径以及提供具有多个引脚的基于PCI的连接器。该方法还包括把PETp引脚电耦合至M-PHY TXDP数据路径以及把PETn引脚电耦合至M-PHY TXDN数据路径。该方法还包括把PERp引脚电耦合至M-PHY RXDP数据路径以及把PERn引脚电耦合至M-PHY RXDN数据路径。

在另一实施例中，提供了被配置成使用M-PHY标准来操作的电子设备。该设备包括具有遵循M-PHY标准的多个数据路径的通信接口。该电子设备还包括具有至少四个引脚的基于PCI的连接器。基于PCI的连接器包括：被配置成电耦合至通信接口的M-PHY发射数据路径的前两个引脚、以及被配置成电耦合至通信接口的M-PHY接收数据路径的第二两个引脚。

附图简述

图1A是主机与其它设备间示例性的常规直接配对的外围组件互连(PCI)连接的框图；

图1B是主机与其它设备间示例性的常规电缆配对的PCI连接的框图；

图1C是常规PCI插槽和卡的立体视图；

图1D是各种常规PCI插槽的立体视图；

图1E是常规PCI带状电缆的俯视图；

图2是解说PCI连接器的PCI引脚到M-PHY标准的M-PHY数据路径的示例性映射的表；

图3是用于M-PHY标准兼容电子设备的连接的常规M-PHY单通道信号路径布局的框图；

图4是解说用于把PCI连接器的PCT引脚映射到M-PHY标准数据路径的示例性过程的流程图；

图5解说了把PCI连接器的PCI引脚映射到M-PHY标准信号的特定配置的示例性实施例；

图6是转用于使用M-PHY标准信号的示例性快速外围组件互连(PCIe)直接连接的框图；

图7是转用于使用M-PHY标准信号的PCIe电缆连接的框图；以及

图8是根据本文公开的各实施例的示例性基于处理器的电子设备和系统的框图，其中任一者可包括具有映射到M-PHY标准数据路径的PCI引脚的PCI连接器。

详细描述

现在参照附图，描述了本公开的若干示例性实施例。措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。

移动工业处理器接口联盟已经提出了M-PHY标准，M-PHY标准是详述设备如何彼此通信的物理层协议。然而，联盟迄今尚未将M-PHY标准定义或限制于兼容该标准的特定连接器类型，将对物理连接器的设计留给了在这一领域中部署产品的实体。尽管在不参考任何现有连接器类型的情况下设计这种物理连接器是可能的，但是本文将一种现有连接器适配成满足联盟M-PHY标准的信号完整性和其它要求，即当前用于基于PCI的协议兼容设备的基于PCI的连接器。作为非限定性的示例，适配成用于联盟M-PHY标准的基于PCI的连接器可以是快速PCI(PCIe)连接器。

PCI是在1990年代早期由英特尔架构开发实验室引入的行业标准。PCI 3.0随后于2002年引入。PCIe被设计成替代旧的基于PCI的标准。最初在2003年引入，该标准的各个迭代已经以2010年11月可用的PCIe 3.0来公布。在2011年11月29日，宣告预期发布日期在2014或2015年的PCIe 4.0。该PCIe标准定义了诸PHY，所述PHY对PCIe v1.x具有2.5Gb/s的传输速度，对PCIe v2.x具有5.0Gb/s的传输速度，以及对PCIe v3.0具有至多为8.0Gb/s的传输速度。关于常规PCI 3.0标准和连接器的更多信息可以在www.pcisig.com/specifications/上(更具体地，在www.pcisig.com/specifications/pciexpress/上)找到，其内容通过援引全部纳入于此。在讨论把PCI连接器适配于M-PHY标准的实施例之前，首先关于图1A-1E讨论PCI连接器。

为此，图1A是常规PCI连接10的示例性框图。在这一示例性实施例中，PCI连接10是兼容PCIe 3.0的并且包括系统主板(本文有时称为上游子系统)12和添加卡(有时称为下游子系统)14。添加卡14通过配对的连接器16直接插入到系统主板12中。系统主板12包括发射机18、滤波电容器20和接收机22。添加卡14类似地具有接收机24、发射机26、和滤波电容器28。依据所发布的PCI协议，系统主板发射机向添加卡14发送PETp和PETn信号，添加卡14把传入信号分别当作PERp和PERn信号。类似地，添加卡发射机18向系统主板12发送PETp和PETn信号，系统主板12把传入信号分别当作PERp和PERn信号。这一安排的非限定性示例可以是插入到计算机主板(系统主板12)上的PCI端口的视频卡(添加卡14)。

图1B解说了与图1A中的PCI连接10类似的PCI连接10A。然而，替代配对的连接器16，系统主板12可包括连接器16A，并且添加卡14包括连接器16B，电缆30在连接器16A和16B之间延伸。应领会，连接器16A可以是配对连接，其中一个连接器在系统主板12上而一个连接器在电缆30上，而连接器16B可类似地是配对连接，其中一个连接器在添加卡14上而一个连接器在电缆30上。这一安排的非限定性示例可以是通过PCI电缆(电缆30)插入到计算机主板(系统主板12)中的硬盘驱动(下游子系统14)。尽管未解说，但的确存在另一种可能性。该另一种可能性是一端具有连接器而另一端处“硬连线”至设备的电缆。

图1C是兼容于PCI 3.0的示例性常规配对的插槽32和具有插头34的添加卡14的立体视图。具体地，插槽32包括多达八十二(82)个导电元件，每个导电元件具有由PCI标准定义的目的并与添加卡14上的相应导电元件紧密配合。当添加卡14被插入到插槽32中时，形成图1A的配对连接器16。如由PCI 3.0标准所定义的，在下面阐述的表1中总结了引脚的名称及用途。

表1：常规PCI标准A连接器引脚指派和配对序列

因为PCI标准存在数年了，因此业内已经有时间来开发标准化的插头34和连接器或插槽32(图1C中解说的)。存在能够根据建立好的形状因子来制造PCI兼容连接器的众多制造商。同样，使用此类连接器的人对应力和弯曲容限以及其它疲劳相关容限等有良好理解。PCI规范中阐述了许多具体定义和要求，并且业内已经适应了满足这些定义和要求。尽管本公开专注于PCIe，但应领会，本公开的概念可适配成符合其它PCI标准而不脱离本公开的发明性概念。同样，即使在PCIe内，不同版本的PCIe(例如，PCIe 1x、PCIe 4x、PCIe8x和PCIe 16x)全被支持。例如，如图1D中所解说的，各种插槽32A-32D被解说为适配成与本公开联用。插槽32A是PCIe 1x插槽；插槽32B是PCI 3.0插槽；插槽32C是PCIe 16x插槽；而插槽32D是PCI-x插槽。

图1E解说了包括插槽端36和插头端38的常规PCIe带状电缆30，当该PCIe带状电缆与相应的插头和插槽配对时得到配对的连接16A和16B。

本公开利用对哪个行业利用PCI连接器的熟悉性且特别对插槽32(以及相应的插头)熟悉的优势并提出改变此类连接器的用途以便与M-PHY标准兼容设备联用。具体而言，在M-PHY标准兼容设备中使用现有的基于PCI的连接器允许利用业内对PCI连接器的所有专长及熟悉性来现成地接受其与M-PHY标准兼容设备联用。良好开发的制造基础允许易于保护连接器并入M-PHY标准兼容设备。即，在保护可接受的连接器制造商现成地加入M-PHY标准兼容设备方面将存在很少延迟或不存在延迟，并且现有制造商间的竞争意味着个体连接器的成本将有可能是合理的。类似地，因为基于PCI的连接器(在其各种置换中)目前以高产量来制造，所以由于恰适的规模经济可在成本上得以减少。

参照图2，图表40解说了M-PHY标准兼容引脚名称到对应的PCI 3.0信号的映射。具体而言，图2在标记为PCIe PIN名称的列中解说了把引脚PETp、PETn、PERp和PERn从它们各自的PCI信号用途改变成对应的M-PHY信号用途。因此，在本公开的各实施例中，曾用作发射机差分对的部分的PETp引脚被用于TXDP信号；PETn引脚用于TXDN信号；PERp引脚用于RXDP信号；而PERn引脚用于RXDN信号。在PCI标准和本文中所提出的使用两者中，如所注意到的，引脚被用于接收机差分对和发射机差分对。尽管图2的映射仅讨论了单个TX通道和单个RX通道，但可通过复制该配置多达PCIe连接器中存在的差分传输对数量来使用多个通道。

参照图3，提供了具有引脚要求的示例性常规M-PHY信号路径布局42。即，第一电子设备44连接至第二电子设备46。第一电子设备44可包括控制系统或处理器(以下关于图8讨论)，该控制系统或处理器可通过适当的设备驱动器根据M-PHY标准控制通信接口(在本文中有时称作用于对接的装置)的信号通道48A、48B。信号通道48A是第一电子设备44通过TXDP和TXDN引脚50A、50B到RXDP和RXDN引脚52A、52B向第二电子设备46传送数据的通道。同样，第二电子设备46通过TXDP和TXDN引脚54A、54B到RXDP和RXDN引脚56A、56B向第一电子设备44传送数据。每一电子设备44、46具有其自己的受相应通道管理模块62A、62B控制的相应发射机M-TX 58A、60B和接收机M-RX 60A、58B。通道管理模块62A、62B可根据需要是硬件或软件或二者的混合，并且可经由链路70A、70B与控制系统通信。引脚50A、50B、56A、56B可以在单个M-端口64中，而引脚52A、52B、54A、54B可藉由在第二不同设备上的存在被定义在第二M-端口66中。

继续参照图3，通道管理模块62A可通过外设互换格式(PIF)链路68A与发射机58A通信并且可通过PIF链路68B与接收机60A通信。同样，通道管理模块62B可通过PIF链路68C与接收机58B通信并且可通过PIF链路68D与发射机60B通信。在M-PHY标准中阐述了通道管理模块62A、62B，链路70A、70B，发射机58A、60B，接收机58B、60A，以及PIF链路68A-68D，有兴趣的读者可在该标准中找到有关这些元件的更多信息。如所解说的，第一电子设备44直接连接至第二电子设备46。尽管没有显式地解说，但应领会，直接连接可被连接器、电缆或组合来替代。再者，M-PHY标准定义了信号和通道管理元件，但是对引脚和任何连接器的安排未作定义。然而，如参照图2所注意到的，可通过把PETp、PETn、PERp和PERn引脚分别映射到TXDP、TXDN、RXDP和RXDN来改变基于PCI的连接器或插槽32的用途而无需对连接器或插槽32的任何物理改变。就这一点而言，连接器或插槽32在本文中有时可被称作用于连接的装置。

转至图4，提供了解说通过配对连接、具有配对连接器的电缆等把配置成使用M-PHY标准来操作的第一电子设备(诸如图4中的电子设备44)连接至第二电子设备(诸如图4中的电子设备46)的方法的流程图。最初，该方法提供电子设备(框100)并且在该电子设备中形成多个数据路径，其中每个路径均遵循M-PHY标准(框102)。该方法向该电子设备提供具有多个引脚的基于PCI的连接器(例如，插头或插槽)(框104)。在示例性实施例中，参照图1C和表1，基于PCI的连接器是遵循以上所述的PCIe 3.0的PCI插头。在替换实施例中，可使用其它PCI标准而不脱离本公开的教导。

继续参照图4，该方法还提供把连接器中的引脚电耦合至数据路径(框106)。在示例性实施例中，通过把第一传送引脚(例如，PETp)电耦合至M-PHY TXDP数据路径、把第二传送引脚(例如，PETn)电耦合至M-PHYTXDN数据路径、把第一接收引脚(例如，PERp)电耦合至M-PHY RXDP数据路径、以及把第二接收引脚(例如，PERn)电耦合至M-PHY RXDN数据路径来映射引脚。

继续参照图4，通过连接至连接器32中相应引脚的数据路径，电子设备可连接至第二电子设备(例如，第二设备46)(框108)。在连接期间或稍稍在此之后，与连接器相关联的控制系统可执行插入检测(框110)和/或向第二电子设备46供电(框112)。

使用PCI连接器插头或插槽32允许插入检测并且提供向第二电子设备46供电的能力。插入检测允许第一电子设备44知晓何时发送数据或监听来自第二电子设备46的数据是可接受的。同样，第二电子设备46应该检测已经连接了第一电子设备44。通过插入检测还可实现其他优点，并且本公开不受限于此。同样，向第二电子设备46供电允许设计者避免不得不为第二电子设备提供电源线或替代电源。存在允许此情况发生的数个可能配置。在图5-7中解说了使用PCI连接器(插头、插座和/或电缆)的三种示例性配置。

在这一点上，参照图5，第一电子设备44被认为是系统主板或上游子系统而第二电子设备46被认为是添加卡或下游子系统。注意，尽管PCI定义了系统主板和添加卡(本文有时被称为上游子系统和下游子系统)，但M-PHY并不进行这一区分，尽管该区分被保留在本公开中以便于解释。在上游子系统44中，PCIe 3.1标准中被指定成提供十二(12)伏功率信号的引脚1-3可以可任选地提供相同功能(若需要)。引脚4继续提供接地信号。引脚5和6是可任选的，但可以提供如在PCIe标准中所阐述的时钟信号。引脚7提供接地信号。引脚8-11可以可任选地继续提供辅助功率以及唤醒信号。引脚12保持保留。引脚13保持接地信号。引脚14和15的用途分别从PETp0和PETn0转变为TXDP通道0和TXDN通道0。因此，引脚14和15保持用于发射机差分对通道0。引脚16和18保持连接至接地而引脚17是可任选引脚。因此，引脚14和15用于M-PHY标准的数据通道。

继续参照图5，在下游子系统46中，引脚1-3是可任选的。引脚4保持接地(GND)引脚。引脚5-11是可任选的并且可根据PCIe标准或其它目的来按需使用。引脚12保持接地引脚。引脚13和14是可任选的。引脚15保持接地(GND)引脚。引脚16和17的用途被转变为分别携带RXDP和RXDN信号。引脚18保持接地引脚。由于PCIe标准具有用于功率供应和插入检测的内建引脚，所以这些功能可被重用(若需要)。

关于这一安排，功率可按各种等级来提供。具体而言，12V功率可在侧B上使用引脚1、2和3并在侧A上使用引脚2和3来提供。同样，3.3V功率可在侧B上使用引脚8并在侧A上使用引脚9和10来提供。3.3V功率可在侧B上使用引脚10来提供。同样，插入可在侧A上使用引脚1并在侧B上使用引脚17、31、48和81来支持(参见以下表2)。共享时钟可以是可用的，支持M-PHY类型II。该共享时钟可在侧A上使用引脚13和14之一或两者来提供。

图5解说了PCIe标准下的x1连接器80。称呼x1指代连接器的长度以及它支持多少数据通道(即，通道0等于1个通道)。以下阐述的表2提供了通过x16连接器(如以下详细阐述的，x8支持8个数据通道0-7并且x16支持16个数据通道0-15)的引脚重新指派的全集。

表2－示例性PCIe-M－用于各种尺寸的连接器的PHY映射

对于各种尺寸的连接的共同的是PCIe、PETp、PETn、PERp和PERn的用途转变为M-PHY协议的数据通道。尽管仅示出了PCIe映射，但应理解，可对其它PCI标准执行类似的用途转变。

图6解说了使用PCIe来连接两个M-PHY设备的示例性直接耦合90的示意图。具体而言，上游子系统或系统主板44通过配对连接器16耦合至下游子系统或添加卡46。M-PHY信号被示为在其相应PCIe引脚上通过(例如，TXDP在PETp引脚上从系统主板44出去，TXDN在PETn引脚上出去，RXDP在PERp引脚上接收并且RXDN在PERn引脚上接收)。尽管仅示出了单个数据通道，但应领会，在使用x8或x16连接器的情况下，更多数据通道可与类似转变用途的引脚联用。

图7是两个M-PHY设备44、46的示例性耦合95的示意图，但是然而在图6中，存在直接连接，在这一示例中，它们由PCIe电缆30来连接。再者，电缆30使用以上参照图1B描述的配对连接器16A、16B来耦合并且PETp、PETn、PERp和PERn引脚已经被转变用途为携带TXDP、TXDN、RXDP和RXDN信号，如先前所解释的。注意，尽管图6和7已经省略了电容器20、28，但它们可被包括(若需要)。应当注意，PCIe PHY被设计成支持连接器和电缆。M-PHY被优化用于短互连距离(例如，<10cm，但可扩展至具有良好质量互连的高达1m的互连距离)。使用PCIe连接器和电缆可以增加差分插入损失并降低信号完整性。然而，对电缆长度和质量的关注确保M-PHY信号要求得以满足。

尽管以上讨论已经主要专注于PCIe 3.0，但其它PCI标准被显式地构想。使用这些替换标准(诸如PCIe小型卡连接器)可以取决于正被耦合的设备的空间约束或其它考虑因素。以下表3提供了用于PCIe小型卡连接器的引脚映射。

表3映射至M-PHY的示例性PCIe小型卡连接器引脚

小型卡连接器的转变用途允许使用M-PHY类型I或类型II。如果小型卡具有52个引脚，则单个TX和RX通道是可能的。如果小型卡具有76个引脚，并且不使用显示器端口特征，则多达5个附加TX或RX通道可被支持，如由表3中的“可任选：TX或RX通道”的描述所指示的。1.5V功率在引脚6、28和48处是可用的。同样，3.3V辅助功率在引脚2、24、39、41和52处是可用的。如果插入检测在系统主板处是需要的，则至少一个电压电平的功率供应可被用于检测插入。如果插入检测在添加卡上是需要的，则被标记为可任选的另行未使用的引脚(例如，76引脚连接器中的引脚54)可被连接至具有已知电势(例如，GND或1.5V功率或3.3V功率之一)的引脚。在实践中，在配对之际，系统主板检测到特定引脚被选取并被设为已知电势。这指示已经连接了添加卡。该添加卡仅仅检测它是否正在经由功率引脚接收功率以检测插入。引脚11和13支持共享时钟(若需要)。

取代PCIe小型卡连接器，还可以使用PCI快速外部布线安排。以下表4中呈现了针对此种安排的x1连接器的映射。

表4示例性PCI快速外部布线－M-PHY映射

注意，以上表4中描述为‘无连线’的信号在电缆30内没有导体，这意味着它们实际上不穿过电缆30。这一映射安排支持具有单个TX通道和单个RX通道的M-PHY类型I和类型II。与先前示例不同，这一安排不被设计成用于功率递送。如果插入检测是需要的，则可以使用以上表4中列出的可任选引脚。例如，引脚B4处的信号CPRSNT#可被用于检测下游。共享时钟可以是可用的，支持M-PHY类型II。该共享时钟可使用引脚A5和A6之一或两者来提供。如以上所提到的，这可被扩展至x4、x8和x16连接器和电缆。

PCI样式连接器的另一示例性重用包括使用ExpressCard(快速卡)连接器形状因子。该快速卡模块是基于PCIe和USB技术的小型模块化添加卡。定义了两种标准模块形状因子：快速卡/34和快速卡/54，两者都使用相同的I/O方案。以下表5中阐述了引脚的映射。

表5－示例性快速卡－M-PHY映射

表5中阐述的安排支持具有单个TX通道和单个RX通道的M-PHY类型I和类型II。可使用引脚9和10提供1.5V功率的电力。可使用引脚14和15提供3.3V功率的电力，以及使用引脚12提供3.3V辅助功率的电力。若插入检测是期望的，则被标记为可任选的引脚可被转变用途以提供如上所述的检测到的已知电压信号。该共享时钟可使用引脚18和19之一或两者来提供针对M-PHY类型II的共享时钟。

尽管本公开已经专注于将特定引脚的用途从PCI标准转变为M-PHY用途，但应注意，基于PCI的连接器上的任何引脚可被转变用途以携带发射机和接收机差分对。为设计选择起见，将发射机和接收机差分对的用途从基于PCI的连接器转变为充当M-PHY用途下的发射机和接收机差分对变得更为有意义。同样，在许多情形中，在M-PHY用途中保留基于PCI的引脚的目的是有意义的。例如，将接地连接保留为接地连接是有意义的。同样，被指定为基于PCI的系统下的功率引脚的引脚可被保留为M-PHY系统中的功率引脚。此种引脚功能性的保留促进了互操作性并允许设计者熟悉一个系统以容易地适合于转变用途系统中的布局。

应领会，颁布了PCI标准的组织(PCI-SIG)随着技术演进提供了对该标准的更新。例如，尽管未定稿，但针对要用于移动添加卡的下一代形状因子存在目前计划代码命名的PCI-NGFF(PCI-下一代形状因子)。PCI-NGFF被描述为在尺寸和容量两者方面从小型卡和半小型卡到较小形状因子的自然转换。然而，该下一代连接器仍然定义了许多相同的数据路径和引脚布局。本公开还可应用于此类预期基于PCI的形状因子。因此，如本文所使用的“基于PCI”包括由PCI-SIG基于外围组件互连概念为标准族定义的所有目前和将来的形状因子。

根据本文中所公开的实施例，M-PHY通信协议在PCI接口上的操作以及相关设备、系统和方法可被提供于或集成到任何基于处理器的设备中。不作为限定的示例包括机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话或智能电话、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频碟(DVD)播放器、和便携式数字视频播放器。

为此，图8解说了可采用应用了具有图2的映射(在以上阐述的任何配置或为不同插头或插座定制的其它相当配置中)的图1C中解说的连接器插槽32(或其它PCI兼容的插头或插座)的基于处理器的系统170的示例。控制器200与通道管理模块62A互操作，如所解说的。在这一示例中，基于处理器的系统170包括一个或多个中央处理单元(CPU)172，其各自包括一个或多个处理器174。(诸)CPU 172可以是主设备。(诸)CPU 172可具有耦合至(诸)处理器174以用于对临时存储的数据进行快速访问的高速缓存存储器176。(诸)CPU 172被耦合到系统总线180，且可交互耦合基于处理器的系统170中所包括的主设备和从设备。系统总线180可以是总线互连。如众所周知的，(诸)CPU 172通过在系统总线180上交换地址、控制和数据信息来与这些其它设备通信。例如，(诸)CPU 172可向作为从设备的示例的存储器控制器168(N)传达总线事务请求。尽管未在图8中解说，但可提供多个系统总线180，其中每一系统总线180构成不同的组织。

其它主设备和从设备可被连接到系统总线180。如图8中所解说的，这些设备可例如包括存储器系统182、一个或多个输入设备184、一个或多个输出设备186、一个或多个网络接口设备188以及一个或多个显示控制器190。(诸)输入设备184可包括任何类型的输入设备，包括但不限于：输入按键、开关、语音处理器等。(诸)输出设备186可包括任何类型的输出设备，包括但不限于：音频、视频、其它视觉指示器等。(诸)网络接口设备188可以是被配置成允许与网络192交换数据的任何设备。网络192可以是任何类型的网络，包括但不限于：有线或无线网络、专用或公共网络、局域网(LAN)、广局域网(WLAN)和因特网。(诸)网络接口设备188可被配置成支持所期望的任何类型的通信协议。存储器系统182可包括一个或多个存储器单元193(0-N)。可在系统总线180与耦合到系统总线180的主设备及从设备(诸如举例而言，在存储器系统182中提供的存储器单元193(0-N))之间提供仲裁器。

(诸)CPU 172还可被配置成通过系统总线180访问(诸)显示控制器190以控制发送给一个或多个显示器194的信息。(诸)显示控制器190经由一个或多个视频处理器196向(诸)显示器194发送要显示的信息，视频处理器196将要显示的信息处理成适于(诸)显示器194的格式。(诸)显示器194可包括任何类型的显示器，包括但不限于：阴极射线管(CRT)、液晶显示器(LCD)、等离子显示器等。

(诸)CPU 172和(诸)显示控制器190还可充当用以通过系统总线180向仲裁器提出存储器访问请求的主设备。(诸)CPU 172和(诸)显示控制器190中的不同线程可向仲裁器提出请求。

本领域技术人员将进一步领会，结合本文所公开的实施例描述的各种解说性逻辑块、模块、电路和算法可被实现为电子硬件、存储在存储器中或另一计算机可读介质中并由处理器或其它处理器设备执行的指令、或这两者的组合。作为示例，本文描述的仲裁器、主设备和从设备可用在任何电路、硬件组件、集成电路(IC)、或IC芯片中。本文所公开的存储器可以是任何类型和大小的存储器，且可被配置成存储所需的任何类型的信息。为清楚地说明这一可互换性，以上已经以其功能的形式一般地描述了各种解说性组件、框、模块、电路、和步骤。此类功能性如何被实现取决于施加在整体系统上的具体应用、设计选择和/或设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本发明的范围。

结合本文所公开的实施例描述的各种说明性逻辑块、模块、和电路可用设计成执行本文所描述的功能的处理器、DSP、专用集成电路(ASIC)、FPGA或其它可编程逻辑器件、分立门或晶体管逻辑、分立硬件组件、或其任何组合来实现或执行。处理器可以是微处理器，但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器、或任何其他此类配置。

本文所公开的各实施例可被体现为硬件和存储在硬件中的指令，并且可驻留在例如随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其它形式的计算机可读介质中。示例性存储介质被耦合到处理器，以使得处理器能从/向该存储介质读取/写入信息。替换地，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在远程站中。在替换方案中，处理器和存储介质可作为分立组件驻留在远程站、基站或服务器中。

还注意到，本文任何示例性实施例中描述的操作步骤被描述是为了提供示例和讨论。所描述的操作可按除了所示顺序以外的各种不同顺序执行。而且，在单个操作步骤中描述的操作实际上可在多个不同步骤中执行。另外，在示例性实施例中讨论的一个或多个操作步骤可被组合。可以理解，如对本领域技术人员显而易见地，在流程图中解说的操作步骤可进行各种不同的修改。本领域技术人员还将理解，信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如，贯穿上面描述始终可能被述及的数据、指令、命令、信息、信号、位(比特)、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。

提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员来说都将是显而易见的，且本文中所定义的普适原理可被应用到其他变体而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖特征一致的最广义的范围。

Claims

1.一种被配置成使用M-PHY标准来操作的电子设备，包括：

具有遵循所述M-PHY标准的多个数据路径的通信接口；以及

具有多个引脚的基于PCI的连接器，所述多个引脚包括：

电耦合至所述通信接口的M-PHY TXDP数据路径的PETp引脚；

电耦合至所述通信接口的M-PHY TXDN数据路径的PETn引脚；

电耦合至所述通信接口的M-PHY RXDP数据路径的PERp引脚；以及

电耦合至所述通信接口的M-PHY RXDN数据路径的PERn引脚。

2.如权利要求1所述的设备，其特征在于，所述多个引脚中的其它引脚被配置成允许插入检测。

3.如权利要求1所述的设备，其特征在于，所述多个引脚中的其它引脚被配置成通过其供电。

4.如权利要求1所述的设备，其特征在于，所述多个引脚中的其它引脚被配置成通过其提供附加数据信道。

5.如权利要求1所述的设备，其特征在于，所述基于PCI的连接器遵循PCIe 3.0标准。

6.如权利要求1所述的设备，其特征在于，所述基于PCI的连接器包括选自以下构成的组中的元件：插头、插槽、和具有电缆的插头。

7.如权利要求1所述的设备，其特征在于，所述设备集成到半导体管芯中。

8.如权利要求1所述的设备，其特征在于，进一步包括所述电子设备被集成到其中的选自以下构成的组中的设备：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光碟(DVD)播放器和便携式数字视频播放器。

9.一种被配置成使用M-PHY标准来操作的电子设备，包括：

用于将所述电子设备与另一设备对接的装置，所述对接装置具有遵循所述M-PHY标准的多个数据路径；以及

用于将所述对接装置连接至另一设备的基于PCI的连接装置，所述基于PCI的连接装置具有多个引脚，所述多个引脚包括：

电耦合至所述用于对接的装置的M-PHY TXDP数据路径的PETp引脚；

电耦合至所述用于对接的装置的M-PHY TXDN数据路径的PETn引脚；

电耦合至所述用于对接的装置的M-PHY RXDP数据路径的PERp引脚；以及

电耦合至所述用于对接的装置的M-PHY RXDN数据路径的PERn引脚。

10.如权利要求9所述的设备，其特征在于，所述对接装置包括通信接口。

11.如权利要求9所述的设备，其特征在于，所述PCI连接装置包括基于PCI的连接器。

12.如权利要求9所述的设备，其特征在于，所述PCI连接装置包括PCIe连接器。

13.一种将被配置成使用M-PHY标准来操作的电子设备连接至第二设备的方法，包括：

提供遵循所述M-PHY标准的多个数据路径；

提供具有多个引脚的基于PCI的连接器：

将PETp引脚电耦合至M-PHY TXDP数据路径；

将PETn引脚电耦合至M-PHY TXDN数据路径；

将PERp引脚电耦合至M-PHY RXDP数据路径；以及

将PERn引脚电耦合至M-PHY RXDN数据路径。

14.如权利要求13所述的方法，其特征在于，提供基于PCI的连接器包括提供遵循PCIe 3.0协议的PCI连接器。

15.如权利要求13所述的方法，其特征在于，提供基于PCI的连接器包括提供插头、插槽和具有电缆的插头中的至少一者。

16.如权利要求13所述的方法，其特征在于，提供基于PCI的连接器包括提供遵循PCI快速小型卡连接器协议的基于PCI的连接器。

17.如权利要求13所述的方法，其特征在于，提供基于PCI的连接器包括提供遵循PCI快速外部布线协议的基于PCI的连接器。

18.一种被配置成使用M-PHY标准来操作的电子设备，包括：

具有遵循所述M-PHY标准的多个数据路径的通信接口；以及

具有至少四个引脚的基于PCI的连接器，所述至少四个引脚包括：

被配置成电耦合至所述通信接口的M-PHY发射数据路径的前两个引脚；以及

被配置成电耦合至所述通信接口的M-PHY接收数据路径的第二两个引脚。

19.如权利要求18所述的电子设备，其特征在于，如果所述基于PCI的连接器要被用于基于PCI的系统，则所述前两个引脚包括发射机差分对而所述第二两个引脚包括接收机差分对。

20.如权利要求18所述的电子设备，其特征在于，所述基于PCI的连接器从PCI格式到M-PHY格式保留接地连接。