CN103023823B - 一种用于pxi便携平台的5槽异形背板 - Google Patents
一种用于pxi便携平台的5槽异形背板 Download PDFInfo
- Publication number
- CN103023823B CN103023823B CN201210487476.3A CN201210487476A CN103023823B CN 103023823 B CN103023823 B CN 103023823B CN 201210487476 A CN201210487476 A CN 201210487476A CN 103023823 B CN103023823 B CN 103023823B
- Authority
- CN
- China
- Prior art keywords
- groove
- peripheral hardware
- star
- difference
- trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
本发明公开了一种用于PXI便携平台的5槽异形背板,属于PXI测试设备领域,尤其涉及PXIe/PXI超薄便携平台及其内置PXI/PXIe背板装置。本发明对普通背板槽位的排布方式进行改进,使背板体积较小,适用于超薄便携PXI测试平台应用;本发明不使用系统定时槽,通过扩展由系统槽至各个外设槽位的星形触发信号和星形差分触发信号,与PXI Express规范规定的TTL触发信号组合使用实现更灵活的触发信号路由功能。本发明极其适用于PXI/PXIe超薄便携平台使用,适用于但不仅限于一种基于PXI/PXIe总线的平板仪器平台。
Description
技术领域
本发明公开了一种用于PXI便携平台的5槽异形背板,涉及PXI测试设备领域,尤其涉及PXIe/PXI超薄便携平台及其内置PXI/PXIe背板装置。
背景技术
当前流行的测试系统普遍采用了PXI、CPCI等总线系统。其中PXI、CPCI总线是基于PCI总线技术发展起来的,随着PC的发展,PCI总线已不能跟上平台其它部分的发展,无法满足传输性能提升的要求。PXI Express总线是一种点对点串行连接的设备连接方式,在测试系统中,点对点意味着每一个PXI Express测试设备都拥有自己独立的数据连接,各个设备之间并发的数据传输互不影响。
PXI Express具有层次化结构,能够给保证提高信号速率的物理和软件兼容性;PXI Express通过下一代I/O提供质量保证,确保数据准确实时地传输;PXIExpress的高性能和易用性使得其具有广泛的发展前景
本申请人申请的申请号为20120421111.0的专利公开了一种基于PXI/PXIe总线的平板仪器平台。该平板仪器平台为超薄便携式平台,能够实现PXI/PXIe平板仪器平台的高度集成,实现了平板仪器平台的小型一体化、增强了用户的使用体验感。
在PXIExpress规范中规定PXI Express背板必须将PXI Express系统槽放置于背板最左侧槽位,其他外设槽按照规定间隔放置于背板系统槽右侧。这种强制规定导致PXI Express背板普遍体积较大,无法适用于超薄便携平台使用,而只能适用于普通PXI Express标准的测试系统内。
PXI/PXIe超薄便携平台对背板的尺寸要求较为苛刻,其厚度不能超过一定尺寸,否则将失去便携特性,如果一款PXI Express背板能够适用于便携式设备集成使用,则将会大大促进一种基于PXI/PXIe总线的平板仪器平台的推广,加快推动虚拟仪器向便携、智能方向演进,使得PXI Express总线得到广泛应用。
发明内容
有鉴于此,本发明提供了一种用于PXI便携平台的5槽异形背板,本发明对普通背板槽位的排布方式进行改进,使背板体积较小,适用于超薄便携PXI测试平台应用;本发明不使用系统定时槽,通过扩展由系统槽至各个外设槽位的星形触发信号和星形差分触发信号,与PXI Express规范规定的TTL触发信号组合使用实现更灵活的触发信号路由功能。
为达到上述目的,本发明的技术方案为:
一种用于PXI便携平台的5槽异形背板,该背板为长条形,具有5个槽位,包括1个系统槽,供PXI系统控制器板卡垂直于背板插入;4个外设槽,供功能板卡垂直于背板插入;背板上装有7个1:4扇出芯片和一个PCIe-PCI桥芯片;
定义背板的长度方向为横向,槽位均横向排布,系统槽置于4个外设槽中间,每侧为2个外设槽,各槽位彼此平行;
系统槽在物理结构上符合PXI Express标准,提供16组系统槽PCIe链路端口组,每4组系统槽PCIe链路端口组连接一个宽度为x4 Link的链路,每组系统槽PCIe链路端口组包括4个系统槽PCIe链路端口;系统槽还具有1个星形触发输出端口、8个TTL输出端口;系统槽的保留定义管脚扩展出6个差分星形触发输出端口、24个差分星形触发输入端口以及1组增补PCIe链路端口组,所述的1组增补PCIe链路端口组包括4个增补PCIe链路端口;
外设槽在物理结构上符合PXI Express标准,均为PXIe/PXI混合槽位,每个外设槽提供一组外设槽PCIe链路端口组,连接一个宽度为x4 Link的链路,每组外设槽PCI链路端口组包括4个外设槽PCIe链路端口;每个外设槽还提供一组PCI链路端口组;每个外设槽具有8个TTL输入端口、1个星形触发输入端口、4个差分星形触发输入端口以及2个差分星形触发信号输出端口;每个外设槽的保留定义管脚扩展出2个差分星形触发输入端口、4个差分星形触发信号输出端口;
系统槽与外设槽通过信号线连接,系统槽与外设槽之间的信号线包括:PCIe链路总线、星型触发线和差分星形触发线、TTL触发总线;
每4组系统槽PCIe链路端口组连接一条PCIe链路总线,宽度为x4 Link,4条PCIe链路总线一对一地连接4个外设槽PCIe链路端口组;
星形触发线传输星形触发信号PXIe_Star,由系统槽的星形触发输出端口引出1根星形触发线连接至1:4扇出芯片的输入端口,1:4扇出芯片的4个输出端口引出4根星形触发线一对一地连接4个外设槽的星形触发输入端口;
差分星形触发线传输差分星形触发信号,差分星形触发线分为:差分星形输出线和差分星形输入线;
差分星形输出线由系统槽的每个差分星形触发输出端口引出,每根差分星形输出线连接一块1:4扇出芯片的输入端口,每个1:4扇出芯片的4个输出端口均通过差分星形输出线一对一地连接4个外设槽的差分星形触发信号输入端口;
差分星形输入线由每个外设槽的差分星形触发输出端口引出,每根差分星形触发信号线直接连接至系统槽的一个差分星形触发信号输入端口;
TTL触发总线为8根,由系统槽的TTL触发信号输出端口引出,连接至4个外设槽的TTL触发信号的输入端口;
由系统槽的保留定义管脚扩展1组增补PCIe链路端口组,包括4个增补PCIe链路端口,增补PCIe链路端口所接链路宽度为x1 Link;
PCIe-PCI桥芯片,PCIe连接端连接系统槽的1组增补PCIe链路端口组;PCI连接端连接至4个外设槽的PCI链路端口组。
有益效果:
1、本发明所涉及的一种用于PXI便携平台的5槽异形背板,此异形背板其体积形状极其适合于超薄便携PXI测试平台应用,在最大限度保证背板性能的同时实现了体积最小化;
2、本发明扩展了由系统槽至各个外设槽位的星形触发信号和星形差分触发信号,与PXI Express规范规定的TTL触发信号组合使用实现更灵活的触发信号路由功能,而不需要在单独设计使用系统定时槽实现上述触发信号及相应路由功能,不仅提高了系统灵活性,同时降低了用户的研发成本。
附图说明
图1为PXIe异形背板结构示意图;
图2为星形触发线连接示意图;
图3为差分星形触发线连接示意图;图中每根线表示一对差分星形触发信号线;
图4为PXIe异形背板电气示意图。
具体实施方式
本发明结合具体应用需求,提出了一种符合PXI Express规范电气性能要求的,小型化PXIe 5槽异形背板,能够支持灵活的触发路由功能,并能提供PXI设备支持,极其适用于PXI/PXIe超薄便携平台使用。PXI/PXIe超薄便携平台对背板的尺寸要求较为苛刻,其厚度不能超过一定尺寸,否则将失去便携特性,使用异形背板能够很好地解决这个问题。
下面结合附图并举实施例,对本发明进行详细描述:
本实施例所提供的一种用于PXI便携平台的5槽异形背板,背板为长条形,具有5个槽位,其中1个槽位为系统槽,PXI系统控制器板卡垂直于背板插入系统槽;其余4个槽位均为外设槽,功能板卡垂直于背板插入外设槽;定义背板的长度方向为横向,槽位均横向排布,系统槽置于4个外设槽中间,每侧为2个外设槽;各槽位彼此平行;这样整个背板的厚度就等于两个槽位的厚度,如图1所示。而系统槽在中间位置,能够预留出一定的空间作为放置系统控制器使用。背板上同时装有7个1:4扇出芯片和一个PCIe-PCI桥芯片。
其中7个1:4扇出芯片,1个为LVDS-LVPECL电平扇出,记为LVPECL扇出芯片;6个为LVDS-LVDS电平1:4扇出芯片,记为LVDS扇出芯片;
由于背板提供的槽位数量较少,不能放置规范规定的系统定时槽,本发明在保背板证性能指标要求的同时,扩展了由系统槽至各个外设槽位的星形触发信号和星形差分触发信号,这样就将系统槽和系统定时槽的功能合二为一,系统控制器在原有功能之外可以兼具系统定时槽的功能,并使用星形触发信号和星形差分触发信号与PXI Express规范规定的TTL触发信号组合实现更灵活的触发信号路由功能,提高了系统通用性和灵活性。本实施例中对于系统槽和外设槽的管脚扩展如下:
1、系统槽管脚定义
系统槽为改进的PXIExpress系统槽,系统槽提供4组PCIe链路端口组,每组链路端口所连接的链路宽度为x4 Link系统槽为改进的PXIExpress系统槽,提供16组系统槽PCIe链路端口组,每组系统槽PCIe链路端口组包括4个系统槽PCIe链路端口,每4组系统槽PCIe链路端口组连接一个宽度为x4 Link的链路,每个链路均为PCIe Gen2.0标准信号链路;系统槽具有8个TTL输出端口。
系统槽的标准管脚中具有1个星形触发输出端口、8个TTL触发信号输出端口;本实施例使用系统槽的保留定义管脚扩展出6个差分星形触发输出端口、24个差分星形触发输入端口以及4个增补PCIe链路端口;在本实施例中系统槽具体的管脚扩展如下:
系统槽的XP4/XJ4 Connector的D6号管脚扩展为星形触发输出端口;XP3/XJ3 Connector的E1、F1、C3、D3、E3、F3号管脚扩展为差分星形触发输出端口;XP2/XJ2 Connector的A7、A8、A9、A10、B7、B8、B9、B10、C7、C8、C9、C10、D7、D8、D9、D10、E7、E8、E9、E10、F7、F8、F9、F10号管脚扩展为差分星形触发输入端口;XP2/XJ2 Connector的A6、B6、C6、D6号管脚扩展为增补PCIe链路端口。
2、外设槽管脚定义
外设槽在物理结构上符合PXI Express标准,均为PXIe/PXI混合槽位,每个外设槽提供一组外设槽PCIe链路端口组,连接一个宽度为x4 Link的链路,每个链路均为PCIe Gen2.0标准信号链路;每组外设槽PCI链路端口组包括4个外设槽PCIe链路端口;每个外设槽还提供一组PCI链路端口组;每个外设槽具有8个TTL输入端口。
每个外设槽的标准管脚中具有1个星形触发输入端口、8个TTL触发信号输出端口、1个PCI链路端口、4个差分星形触发输入端口、2个差分星形触发信号输出端口;本实施例中每个外设槽的保留定义管脚扩展出2个差分星形触发输入端口、4个差分星形触发信号输出端口,即每个外设槽包括6个差分星形触发输入端口和6个差分星形触发输出端口;在本实施例中系统槽具体的管脚扩展如下:
外设槽的XP4/XJ4 Connector的D6号管脚扩展为星形触发输入端口;XP3/XJ3 Connector的E3、F3号管脚扩展为差分星形触发输入端口;XP3/XJ3Connector的C3、D3、C4、D4号管脚扩展为差分星形触发输出端口。
3、系统槽与外设槽之间的连接关系
系统槽通过三类信号线连接背板上的外设槽,包括(1)PCIe链路总线、(2)星型触发线、(3)差分触发线、(4)TTL触发总线和(5)PCI总线。
(1)PCIe链路总线
每4组系统槽PCIe链路端口组连接一条PCIe链路总线,宽度为x4 Link,1条PCIe链路总线一对一地连接4组外设槽PCIe链路端口组。
(2)星型触发线
星形触发线传输星形触发信号PXIe_Star,星形触发信号PXIe_Star由系统槽输出至外设槽,系统槽具有1个星形触发输出端口,每个外设槽具有1个星形触发输入端口:由系统槽的星形触发输出端口引出星形触发线连接至1:4扇出芯片的输入端口,1:4扇出芯片的4个输出端口引出4根星形触发线一对一地连接4个外设槽的星形触发输入端口,1:4扇出芯片实现对星形触发信号PXIe_Star的1:4扇出;PXIe_Star使用LVDS扇出芯片进行LVDS电平信号扇出。星形触发线连接如图2所示。通过星形触发线可以实现多个外设槽间的同步触发功能。
(3)差分触发线
差分星形触发线传输差分星形触发信号,差分星形触发信号包括三组差分星形触发信号对,分别为:差分星形触发信号对A:DIFFSTAR_A-、DIFFSTAR_A+,差分星形触发信号对B:DIFFSTAR_B-、DIFFSTAR_B+,差分星形触发信号对D:DIFFSTAR_D-、DIFFSTAR_D-;此处三组差分星形触发信号对均为LVDS差分信号;系统槽具有6个差分星形触发输出端口,每个外设槽具有6个差分星形触发信号输入端口:由系统槽的每个差分星形触发输出端口均引出一根差分星形触发线,共6根差分星形触发线,1根差分星形触发线连接1块1:4扇出芯片的输入端口,1:4扇出芯片的4个输出端口均通过差分星形触发线一对一地连接4个外设槽的差分星形触发信号输入端口;1:4扇出芯片对差分星形触发信号对进行1:4扇出;其中差分星形触发信号对A使用LVPECL扇出芯片进行LVPECL电平信号扇出,差分星形触发信号对B和差分星形触发信号对D均使用LVDS扇出芯片进行LVDS电平信号扇出。
其中上述差分星形触发信号对中,差分星形触发信号对A:DIFFSTAR_A-、DIFFSTAR_A+,差分星形触发信号对B:DIFFSTAR_B-、DIFFSTAR_B+,属于现有的背板中系统槽至外设槽的差分星形触发信号对,而差分星形触发信号对D:DIFFSTAR_D-、DIFFSTAR_D-为本发明中为实现更灵活的触发路由功能所扩充的。
一根差分星形触发线传输一组差分星形触发信号对中的一个差分星形触发信号,方向为由系统槽传输至外设槽。
除以上由系统槽输出至外设槽的三组差分星形触发信号对外,差分星形触发信号还包括由每个外设槽输出至系统槽的三组差分星形触发信号对:差分星形触发信号对C:DIFFSTAR_C+_SlotX/DIFFSTAR_C-_SlotX、差分星形触发信号对E:DIFFSTAR_E+_SlotX/DIFFSTAR_E-_SlotX、差分星形触发信号对F:DIFFSTAR_F+_SlotX/DIFFSTAR_F-_SlotX;后缀SlotX指代外设槽X,其中X=1、2、3、4,分别代表四个外设槽,因此外设槽输出至系统槽的差分星形触发信号对共有12组。
差分星形触发信号对C、差分星形触发信号对E和差分星形触发信号对F均为LVDS信号。系统槽具有24个差分星形触发输入端口,每个外设槽具有6个差分星形触发输出端口:由每个外设槽的差分星形触发输出端口引出6根差分星形触发信号线,6根差分星形触发信号线一对一地连接系统槽的6个差分星形触发号输入端口;一根差分星形触发信号线传输一组差分星形触发信号对中的一个差分星形触发信号,传输方向为外设槽输出至系统槽,由系统槽中所插的PXI系统控制器板卡接收上述差分星形触发信号对,进行触发信号处理。如图3所示为差分星形触发线的连接关系图,图中每根线表示一对差分星形触发线。
其中上述差分星形触发信号对中,差分星形触发信号对C:DIFFSTAR_C+_SlotX/DIFFSTAR_C-_SlotX属于现有的背板中系统槽至外设槽的差分星形触发信号对,而差分星形触发信号对E:DIFFSTAR_E+_SlotX/DIFFSTAR_E-_SlotX、差分星形触发信号对F:DIFFSTAR_F+_SlotX/DIFFSTAR_F-_SlotX为本发明中所为实现更灵活的触发路由功能所扩充的,(其中X=1、2、3、4)。
本实施例中,差分星形触发功能的实现方式如下:
由于本发明相比与现有技术中的差分触发增加了一对由系统槽输出至外设槽的差分星形触发信号和两对由外设槽输出至系统槽的差分星形触发信号,定义它们传输更多类型的信号(虽然不能同时传送,但是可以同时定义),例如触发信号、100M时钟、200M时钟,从而可以时系统控制器兼具系统定时槽的功能,为该系统槽的触发路由的灵活应用提供了基础。
(4)TTL触发总线
本实施例中,系统槽本身具有8个标准管脚为TTL触发信号输出端口,每个外设槽本身均具有8个标准管脚为TTL触发信号输入端口:系统槽的每个TTL触发信号输出端口均引出一根TTL触发信号总线,每根TTL触发信号总线连接4个外设槽的一个TTL触发信号输入端口;TTL触发信号总线用于传输TTL[0:7]触发信号,方向为由系统槽至外设槽。
本实施例中,TTL信号触发功能的实现方式如下:
系统槽与外设槽共同拥有TTL触发信号总线的操控权,任意外设槽均可发送TTL触发信号总线请求信号,同时响应来自其他外设槽的TTL触发信号总线触发信号,通过任意一根TTL触发信号触发总线均可实现多槽间的同步TTL信号触发功能。
以上(2)星型触发线、(3)差分触发线、(4)TTL触发总线所传输的信号均为参与系统槽所插控制器板卡的路由触发功能的触发信号;路由触发功能由控制器板卡中的触发路由模块完成,实现方式如下:
控制器板卡中划分出存储模块和触发路由模块;
其中存储模块中存有触发源列表和触发终端列表;触发源列表存储14类触发源,包括软件触发源、外部触发源、8个TTL触发源、三个差分触发源和GPS时钟触发源;触发源列表存储14类触发终端,包括外部触发终端、8个TTL触发终端、三个差分触发终端、星形触发终端。
触发路由模块是集成触发路由IP核,触发路由模块除上述连接之外还连接系统控制器软件、GPS模块和外部接口,其可根据外部输入,建立触发源和触发终端的配对关系;当选定一组当前使用的配对关系时,根据选定的配对关系将触发源导出到触发终端。具体来说,触发路由模块在配对关系中的触发源所指示的连接线路上监控触发信号,监控到触发信号后,向配对关系中的触发终端所指示的连接线路上发送控制信号。
(5)PCI总线
背板为能够同时支持PXI和cPCI设备必须扩展PCI总线,而由于PXIExpress背板对系统槽管脚定义的限制无法使用PCI总线直接连接系统槽和外设槽,因此必须使用PCIe-PCI桥芯片实现PCIe至PCI总线的转换。本实施例使用PCIe-PCI桥芯片实现PCIe至PCI总线的转换。
由于PXI Express规范规定系统槽PCIe链路数量固定,如果使用规范规定的PCIe链路接PCIe-PCI桥芯片则会降低系统槽带宽。
为此,本实施例在异形背板上使用规范规定的系统槽信号管脚之外的保留信号管脚增加了一路x1 Link的PCIe链路,由于PCIe链路信号由差分信号对组成,PCIe信号的发送和接收均采用一对差分信号对,因此采用了4个保留定义管脚作为增补PCIe链路端口,使用增补PCIe链路端口扩展单独的PCIe链路则不会降低系统槽带宽,还可以使PCI总线有单独的上行链路,增加了系统传输的可靠性。PXIe异形背板的电气结构如图4所示。
本实施例中使用的是支持33/66MHz和DMA功能的PCIe-PCI桥芯片,能够满足各种设备的应用需求。
综上所述,以上仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (1)
1.一种用于PXI便携平台的5槽异形背板,其特征在于:所述的背板为长条形,具有5个槽位,包括1个系统槽,供PXI系统控制器板卡垂直于背板插入;4个外设槽,供功能板卡垂直于背板插入;背板上装有7个1:4扇出芯片和一个PCIe-PCI桥芯片;
定义背板的长度方向为横向,槽位均横向排布,系统槽置于4个外设槽中间,每侧为2个外设槽,各槽位彼此平行;
所述的系统槽在物理结构上符合PXI Express标准,提供16组系统槽PCIe链路端口组,每4组系统槽PCIe链路端口组连接一个宽度为x4 Link的链路,每组系统槽PCIe链路端口组包括4个系统槽PCIe链路端口;系统槽还具有1个星形触发输出端口、8个TTL输出端口;系统槽的保留定义管脚扩展出6个差分星形触发输出端口、24个差分星形触发输入端口以及1组增补PCIe链路端口组,所述的1组增补PCIe链路端口组包括4个增补PCIe链路端口;
所述的外设槽在物理结构上符合PXI Express标准,均为PXIe/PXI混合槽位,每个外设槽提供一组外设槽PCIe链路端口组,连接一个宽度为x4 Link的链路,每组外设槽PCIe链路端口组包括4个外设槽PCIe链路端口;每个外设槽还提供一组PCI链路端口组;每个外设槽具有8个TTL输入端口、1个星形触发输入端口、4个差分星形触发输入端口以及2个差分星形触发信号输出端口;每个外设槽的保留定义管脚扩展出2个差分星形触发输入端口、4个差分星形触发信号输出端口;
系统槽与外设槽通过信号线连接,系统槽与外设槽之间的信号线包括:PCIe链路总线、星型触发线和差分星形触发线、TTL触发总线;
所述的每4组系统槽PCIe链路端口组连接一条PCIe链路总线,宽度为x4Link,4条PCIe链路总线一对一地连接4个外设槽PCIe链路端口组;
所述的星形触发线传输星形触发信号PXIe_Star,由系统槽的星形触发输出端口引出1根星形触发线连接至1:4扇出芯片的输入端口,1:4扇出芯片的4个输出端口引出4根星形触发线一对一地连接4个外设槽的星形触发输入端口;
所述的差分星形触发线传输差分星形触发信号,差分星形触发线分为:差分星形输出线和差分星形输入线;
所述的差分星形输出线由系统槽的每个差分星形触发输出端口引出,每根差分星形输出线连接一块1:4扇出芯片的输入端口,每个1:4扇出芯片的4个输出端口均通过差分星形输出线一对一地连接4个外设槽的差分星形触发信号输入端口;
所述的差分星形输入线由每个外设槽的差分星形触发输出端口引出,每根差分星形触发信号线直接连接至系统槽的一个差分星形触发信号输入端口;
TTL触发总线为8根,由系统槽的TTL触发信号输出端口引出,连接至4个外设槽的TTL触发信号的输入端口;
由系统槽的保留定义管脚扩展1组增补PCIe链路端口组,包括4个增补PCIe链路端口,增补PCIe链路端口所接链路宽度为x1 Link;
所述的PCIe-PCI桥芯片,PCIe连接端连接系统槽的1组增补PCIe链路端口组;PCI连接端连接至4个外设槽的PCI链路端口组。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210487476.3A CN103023823B (zh) | 2012-11-26 | 2012-11-26 | 一种用于pxi便携平台的5槽异形背板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210487476.3A CN103023823B (zh) | 2012-11-26 | 2012-11-26 | 一种用于pxi便携平台的5槽异形背板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103023823A CN103023823A (zh) | 2013-04-03 |
CN103023823B true CN103023823B (zh) | 2015-06-10 |
Family
ID=47971963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210487476.3A Active CN103023823B (zh) | 2012-11-26 | 2012-11-26 | 一种用于pxi便携平台的5槽异形背板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103023823B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104570851B (zh) * | 2014-12-16 | 2018-09-04 | 陕西海泰电子有限责任公司 | 利用嵌入式控制器同时双向触发的自动化测试系统及方法 |
CN106776445B (zh) * | 2016-12-30 | 2024-04-19 | 陕西海泰电子有限责任公司 | PXIe总线嵌入式零槽控制器 |
CN111212000B (zh) * | 2019-12-26 | 2022-04-08 | 北京航天测控技术有限公司 | 一种基于PXIe总线的交换背板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7490769B2 (en) * | 1997-12-16 | 2009-02-17 | Hall Donald R | Modular architecture sensing and computing platform |
CN102014076A (zh) * | 2010-12-24 | 2011-04-13 | 北京航天测控技术开发公司 | 一种PCIe重试缓冲区及其实现方法 |
CN102497237A (zh) * | 2011-12-01 | 2012-06-13 | 北京航天测控技术有限公司 | 一种基于PXIe合成仪器架构的射频和微波综合仪器 |
CN202472527U (zh) * | 2012-03-01 | 2012-10-03 | 中国电子科技集团公司第五十四研究所 | 兼容pxi总线与串口总线的通用机箱设备 |
-
2012
- 2012-11-26 CN CN201210487476.3A patent/CN103023823B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7490769B2 (en) * | 1997-12-16 | 2009-02-17 | Hall Donald R | Modular architecture sensing and computing platform |
CN102014076A (zh) * | 2010-12-24 | 2011-04-13 | 北京航天测控技术开发公司 | 一种PCIe重试缓冲区及其实现方法 |
CN102497237A (zh) * | 2011-12-01 | 2012-06-13 | 北京航天测控技术有限公司 | 一种基于PXIe合成仪器架构的射频和微波综合仪器 |
CN202472527U (zh) * | 2012-03-01 | 2012-10-03 | 中国电子科技集团公司第五十四研究所 | 兼容pxi总线与串口总线的通用机箱设备 |
Also Published As
Publication number | Publication date |
---|---|
CN103023823A (zh) | 2013-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104885067B (zh) | 在基于pci的接口上操作基于m‑phy的通信、以及相关电缆、连接器、系统和方法 | |
CN210627192U (zh) | Vpx信号处理系统 | |
CN107632953A (zh) | 一种gpu箱pcie扩展互连拓扑装置 | |
CN109190276A (zh) | Fpga原型验证系统 | |
CN207264377U (zh) | 可编程i2c多路选择器和交换机 | |
CN106970894A (zh) | 一种基于Arria10的FPGA异构加速卡 | |
CN116680220B (zh) | 一种信号收发机及信号收发系统 | |
CN103023823B (zh) | 一种用于pxi便携平台的5槽异形背板 | |
CN109933552A (zh) | 一种通用gpu节点装置及通用16gpu box装置 | |
CN103616935A (zh) | 一种嵌入式计算机主板 | |
CN107943733A (zh) | 一种单板间并行总线的互联方法 | |
CN106649162A (zh) | 一种Pci‑Express多端口聚合系统及其使用方法 | |
CN109410117A (zh) | 图形处理器系统 | |
CN212675584U (zh) | 无线充电发射芯片 | |
CN202406141U (zh) | 一种防火墙 | |
CN209327954U (zh) | 一种电子设备及其扩展板卡系统 | |
CN104915313B (zh) | 一种采用fpga实现电平转换的fmc板卡 | |
CN214176363U (zh) | 系统级仿真加速器验证环境用pcie设备板卡扩展连接装置 | |
CN108234262A (zh) | 一种基于光纤传输的数据总线延长装置及方法 | |
CN108111380A (zh) | 基于a5平台的n路can通信装置、实现方法及充电设备 | |
CN210983388U (zh) | 一种可一路转多路pci-e和pci总线接口的板卡 | |
CN103150280A (zh) | 一种总线接口转接板和数据传输系统 | |
CN106535361A (zh) | 一种应用于远程监控系统的双无线通讯装置 | |
CN208580401U (zh) | 一种基于spi通信的端口复用系统 | |
CN103544133B (zh) | 一种转换装置及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |