CN104915313B - 一种采用fpga实现电平转换的fmc板卡 - Google Patents

一种采用fpga实现电平转换的fmc板卡 Download PDF

Info

Publication number
CN104915313B
CN104915313B CN201510287078.0A CN201510287078A CN104915313B CN 104915313 B CN104915313 B CN 104915313B CN 201510287078 A CN201510287078 A CN 201510287078A CN 104915313 B CN104915313 B CN 104915313B
Authority
CN
China
Prior art keywords
fpga
fmc
level
bottom plate
dsp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510287078.0A
Other languages
English (en)
Other versions
CN104915313A (zh
Inventor
汪洋
陈婷
邵高平
岳春生
黄焱
王彬
孙亮
岳强
孙丹华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PLA Information Engineering University
Original Assignee
PLA Information Engineering University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PLA Information Engineering University filed Critical PLA Information Engineering University
Priority to CN201510287078.0A priority Critical patent/CN104915313B/zh
Publication of CN104915313A publication Critical patent/CN104915313A/zh
Application granted granted Critical
Publication of CN104915313B publication Critical patent/CN104915313B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及一种采用FPGA实现电平转换的FMC板卡，本发明通过在DSP芯片和FMC接插件之间设置采用FPGA实现的电平转换单元，使DSP芯片和底板之间的低速单端信号通过FPGA连接，该FPGA包括与FMC接插件连接的电压可变电平接口和与DSP芯片连接的LVCMOS电平接口，通过FPGA进行编程，使通过电压可变电平接口的单端信号组的信号和LVCMOS电平接口处DSP端信号一一连接，实现了DSP信号和底板低速单端信号的互通，对于多达上百个的DSP单端信号而言，通过一个小面积低成本的FPGA芯片就可实现多路信号电平的转换，极大减小了电平转换电路面积，能够满足FMC板卡面积小的要求。本发明解决了现有FMC板卡信号接口电平固定，对底板适应性差以及采用一般的电平转换芯片无法适应FMC面积小的问题。

Description

一种采用FPGA实现电平转换的FMC板卡
技术领域
本发明涉及一种采用FPGA实现电平转换的FMC板卡，属于电子电路设计技术领域。
背景技术
FMC板卡是一种通用的板卡模块，旨在为基础板(载卡或底板)上的FPGA提供标准的加层板、连接器和模块接口。其结构如图1所示，左边是FMC接插件，右边是多核DSPTMS320C6678，6678左边部分是DSP和FMC接插件的连接信号，该板卡的连接信号主要分为两大类：高速串行总线和低速信号。该板卡的高速串行总线包括PCIE、SRIO和SGMII，这些总线均采用差分信号，具有速率高的特点，速率可到10Gbps；另一类低速信号属于单端信号，传输速率较低，这类信号从功能上分成2种：第一种用于实现数据传输，包括EMIF，I2C，TISP，第二种用于实现功能控制，包括BOOTMODE(和GPIO复用管脚)、RESET&CONTROL、TIMER。
现有FMC板卡把高速线和低速线全部连接到FMC接插件，而FMC板卡必须插在底板上才能工作，底板上设计FPGA芯片和底板的FMC连接器相连，板卡的这种方式实现了DSP外部接口和底板上FPGA的互联，可以由FPGA对DSP进行控制(比如BOOTMODE决定启动方式、对DSP复位等)和通信(高速的如SRIO，PCIE，低速的如I2C，TISP等)。低速信号采用单端电平的方式，DSP端的电平标准LVCMOS(1.8V)，这就要求底板上FPGA和DSP互联的BANK必须采用同样的电平标准以及相应的供电电压(FPGA的外部IO分成多个BANK，每个BANK可以设计成不同的供电电压，BANK内所有引脚的电平标准一致，不同BANK间的电平标准可以不同)，很多底板的接口电平都没有设计LVCMOS(1.8V)电平标准，无法和FMC板卡相连接，限制了板卡的使用。
为了实现电平的兼容，一般采取电平转换芯片做电平转换，针对FMC板卡的，采用电平转换芯片进行电平转换带来以下技术问题：由于DSP的单端信号有百个之多，需要很多片电平转换芯片才能实现对所有信号的转换，而FMC板卡面积较小，最大边框长69宽76.5毫米，DSP和电源芯片等必要的外围电路占据了大部分空间，无法再摆放下所需的电平转换芯片，不能实现对DSP所有单端信号的转换，限制了板卡的使用。
发明内容
本发明的目的是提供一种采用FPGA实现电平转换的FMC板卡，以解决目前FMC板卡中DSP与底板之间采用电平转换芯片进行电平转换所带来的问题。
本发明为解决上述技术问题而提供一种采用FPGA实现电平转换的FMC板卡，包括FMC接插件和DSP芯片，DSP芯片通过FMC接插件用于连接到底板，所述的DSP芯片和FMC接插件之间还设置有电平转换单元，该电平转换单元采用FPGA，DSP芯片和底板之间的低速单端信号通过FPGA连接，该FPGA包括与FMC接插件连接的电压可变电平接口和与DSP芯片连接的LVCMOS电平接口。
所述FPGA上的电压可变电平接口的电源由底板通过FMC连接器提供。
所述LVCMOS电平接口的电源由独立电源模块提供。
所述FPGA还可通过编程对其功能进行扩展。
所述FPGA和FMC连接器之间的接口采用总线方式，具有地址线、数据线和控制线，所述FPGA内设置有地址存储单元，用于存储总线接口与DSP接口之间的映射关系。
所述FPGA通过编程可实现对BOOTMODE和RESET&CONTROL引脚的控制逻辑。
本发明的有益效果是：本发明通过在DSP芯片和FMC接插件之间设置采用FPGA实现的电平转换单元，使DSP芯片和底板之间低速单端信号通过FPGA连接，该FPGA包括与FMC接插件连接的电压可变电平接口和与DSP芯片连接的LVCMOS电平接口，通过FPGA进行编程，使通过电压可变电平接口的单端信号组的信号和LVCMOS电平接口处DSP端信号一一连接，实现了DSP信号和底板低速单端信号的互通，对于多达上百个的DSP单端信号而言，通过一个小面积低成本的FPGA芯片就可实现多路信号电平的转换，极大减小了电平转换电路体积，能够满足FMC板卡面积小的要求。本发明解决了现有FMC板卡信号接口电平固定，对底板适应性差以及采用一般的电平转换芯片无法适应FMC面积小的问题，能够适应所有电平标准的底板。
附图说明
图1是现有FMC板卡的结构示意图；
图2是本发明FMC板卡的结构示意图；
图3是本发明FMC板卡与底板电平转换的连接示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明。
本发明针对现有FMC板卡采用电平转换芯片实现DSP单端信号的问题而提供一种新型的FMC板卡，该FMC板卡采用FPGA实现DSP单端信号电平的转换，利用FPGA多管脚和可编程的特性实现DSP多个单端信号的电平转换，使DSP芯片和底板之间的低速单端信号通过该FPGA连接，该FPGA包括与FMC接插件连接的电压可变电平接口和与DSP芯片连接的LVCMOS电平接口。
下面以一个具体的FMC板卡为例进行说明，本实施中的FMC板卡为FMC-6678，该板卡的具体结构如图2所示，包括FMC连接器、DSP(型号TMS320C6678)和FPGA(型号EP3C10-U256)，FMC板卡的高速串行信号由DSP的高速总线直接通过FMC连接器连接至底板，实现高速通信，本实施例中FMC板卡的高速串行总线包括PCIE、SRIO和SGMII；低速的单端信号通过FPGA与DSP连接，FPGA包括与FMC接插件连接的电压可变电平接口和与DSP连接的LVCMOS(1.8V)电平接口。电压可变电平接口的电源由底板提供，按照FMC的标准VITA57.1的定义，底板送给FMC连接器3路电源，电压分别为12V、3.3V和VADJ，VADJ设计为与底板的FPGA的接口电平一致，送给FMC连接器后作为FMC板卡的接口信号的电源；LVCMOS电平接口的电源由FMC板卡上的1.8V电源模块提供。FMC板卡与底板之间电平转换由FPGA通过编程及对各接口的管脚进行配置实现。
以TSIP接口为例的连接方法如图3所示，具体过程如下：
FMC板卡上的FPGA通过VHDL语言对FPGA的管脚进行配置，使左边的单端信号组的信号和右边的各种信号一一连接，实现了信号的互通。如果底板的FPGA为LVCMOS(2.5V)的电平标准，则底板输出的VADJ电源的电压也为2.5V，该电源作为FMC板卡上FPGA相应BANK的电源，该BANK的所有信号的电平标准也为LVCMOS(2.5V)，和底板上FPGA的电平标准一致。如果底板FPGA的电平标准为LVCMOS(3.3V)，则底板输出3.3V的VADJ作为FPGA相应BANK的电源，该BANK的信号的电平为LVCMOS(3.3V)，和底板上FPGA的电平标准一致。实现FMC板卡DSP和多种类型底板FPGA之间低速单端信号的电平转换和互联。本发明采用FPGA既可实现电平转换，也可通过编程对FPGA的功能进行扩展，使FMC板卡使用更加便利。下面就两个扩展的实例进行说明。
1.DSP需要外部配置信号进行正确控制才能正常工作，包括BOOTMODE、RESET和CONTROL等信号。在FMC板的FPGA内实现配置信号的控制逻辑，底板上的FPGA的就不用实现这些逻辑，使该FMC板卡更加独立。用户使用FMC板卡时只需要在底板的FPGA上实现和DSP的高速通信接口，减少了使用中的工作量。
2.单端低速信号有上百个之多，采用电平转换芯片做电平转换在设计PCB时必须在芯片两端分别布设100多条线，在有限的空间内增加了布线的困难。采用FPGA做电平转换，FPGA和FMC的接口可以设计成总线方式，在FPGA内设计地址空间，把FPGA和DSP的接口都映射到固定的地址上。
比如TSIP接口有8条接收数据线，8条发送数据线，4条时钟和同步线共20条线，2个TSIP接口共占用40条线。在FMC和FPGA的接口处也需要设计40条线。采用总线方式，按照表1进行地址映射。底板的FPGA通过总线访问FMC板上的FPGA(简称FMC-FPGA)，底板FPGA向地址1上写的8位数据写入FMC-FPGA内部的逻辑，并在FMC-FPGA和DSP的TSIP0接口上输出。类似的底板FPGA向地址4上写的8位数据会在FMC-FPGA和DSP的TSIP1接口上输出。此时FMC-FPGA和FMC之间只需要8条数据线、3条地址线和4条控制线。采用此种方法以15条线实现了40条线的功能。
表1 总线地址映射
通过总线扩展这样可以大量减少FMC和FMC-FPAG之间的单端信号线的数量。降低FPGA的引脚数量，进一步减少FPGA占用的板上面积和降低PCB布线的复杂度。

Claims (5)

1.一种采用FPGA实现电平转换的FMC板卡，包括FMC接插件和DSP芯片，DSP芯片通过FMC接插件用于连接到底板，其特征在于，所述的DSP芯片和FMC接插件之间还设置有电平转换单元，该电平转换单元采用FPGA，DSP芯片和底板之间的低速单端信号通过FPGA连接，该FPGA包括与FMC接插件连接的电压可变电平接口和与DSP芯片连接的LVCMOS电平接口；所述FPGA上的电压可变电平接口的电源由底板通过FMC连接器提供，将底板通过FMC连接器提供的电源作为FMC板卡上FPGA相应BANK的电源，使该BANK的所有信号的电平标准和底板上的电平标准一致。
2.根据权利要求1所述的采用FPGA实现电平转换的FMC板卡，其特征在于，所述LVCMOS电平接口的电源由独立电源模块提供。
3.根据权利要求1-2中任意一项所述的采用FPGA实现电平转换的FMC板卡，其特征在于，所述FPGA还可通过编程对其功能进行扩展。
4.根据权利要求3所述的采用FPGA实现电平转换的FMC板卡，其特征在于，所述FPGA和FMC连接器之间的接口采用总线方式，具有地址线、数据线和控制线，所述FPGA内设置有地址存储单元，用于存储总线接口与DSP接口之间的映射关系。
5.根据权利要求3所述的采用FPGA实现电平转换的FMC板卡，其特征在于，所述FPGA通过编程可实现对BOOTMODE和RESET&CONTROL引脚的控制逻辑。
CN201510287078.0A 2015-05-26 2015-05-26 一种采用fpga实现电平转换的fmc板卡 Expired - Fee Related CN104915313B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510287078.0A CN104915313B (zh) 2015-05-26 2015-05-26 一种采用fpga实现电平转换的fmc板卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510287078.0A CN104915313B (zh) 2015-05-26 2015-05-26 一种采用fpga实现电平转换的fmc板卡

Publications (2)

Publication Number Publication Date
CN104915313A CN104915313A (zh) 2015-09-16
CN104915313B true CN104915313B (zh) 2017-11-21

Family

ID=54084389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510287078.0A Expired - Fee Related CN104915313B (zh) 2015-05-26 2015-05-26 一种采用fpga实现电平转换的fmc板卡

Country Status (1)

Country Link
CN (1) CN104915313B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107561948A (zh) * 2017-08-15 2018-01-09 成都普诺科技有限公司 用于飞行模拟仿真测试的处理单元系统
CN110460912A (zh) * 2019-07-23 2019-11-15 天津市英贝特航天科技有限公司 基于fmc标准接口的万兆以太网模块

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202602782U (zh) * 2012-04-11 2012-12-12 湖南镭目科技有限公司 一种图像处理装置及系统
CN103279055A (zh) * 2013-04-08 2013-09-04 北京航空航天大学 一种连接Arinc708板卡与FPGA开发板的转接板设计方案
CN103927276A (zh) * 2014-03-14 2014-07-16 山东大学 基于Zynq-7000的PCM FMC扩展板及其工作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202602782U (zh) * 2012-04-11 2012-12-12 湖南镭目科技有限公司 一种图像处理装置及系统
CN103279055A (zh) * 2013-04-08 2013-09-04 北京航空航天大学 一种连接Arinc708板卡与FPGA开发板的转接板设计方案
CN103927276A (zh) * 2014-03-14 2014-07-16 山东大学 基于Zynq-7000的PCM FMC扩展板及其工作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
宽带中频信号高精度采集1G/12Bits与处理模块硬件系统设计;白旭;《中国优秀硕士学位论文全文数据库信息科技辑（月刊）》;20130715(第07期);第二章第2.7节、第三章第3.2节-第3.7节 *

Also Published As

Publication number Publication date
CN104915313A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
CN101499046A (zh) Spi设备通信电路
CN201781162U (zh) 缆线组与电子装置
CN103616935A (zh) 一种嵌入式计算机主板
CN104915313B (zh) 一种采用fpga实现电平转换的fmc板卡
CN204243155U (zh) 一种集中式电池管理系统架构
CN102081586A (zh) 多i2c插槽电路系统及传送i2c信号的方法
CN105118441A (zh) 用于异步控制系统的led显示屏控制卡
CN207440581U (zh) 一种fpga通用开发板
CN109241641A (zh) 一种双核ARM型SoC应用验证实现方法及应用验证板
CN103607192A (zh) 机载串行接口转换装置及应用
CN104572560A (zh) Usb和adc接口复用电路及复用方法
CN209030246U (zh) 一种多端口可灵活配置poe的模块化交换机
CN103023823B (zh) 一种用于pxi便携平台的5槽异形背板
CN210605695U (zh) 支持usb和串口通信切换的模拟开关
CN204697180U (zh) 机芯主板及电视机
CN203573311U (zh) 数字射频存储模块
CN210572737U (zh) 一种二次雷达信号处理装置
CN208654871U (zh) 用于航空无人机记录仪的电路板及航空无人机记录仪
CN203689511U (zh) 一种16位sram与32位sopc之间数据传输的电路结构
CN208580401U (zh) 一种基于spi通信的端口复用系统
CN113268445A (zh) 一种基于vpx架构的国产双控混合存储控制模块实现方法
CN206963004U (zh) 网络交换板和机箱
CN207489376U (zh) 一种具有自动定坐标快速连屏的led系统
CN210609874U (zh) 一种用于便携式卫星通信设备的pcba主控板
CN205353855U (zh) 嵌入式计算机主板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171121

Termination date: 20210526

CF01 Termination of patent right due to non-payment of annual fee