CN207503215U - 一种多串口集成装置 - Google Patents

Abstract

本实用新型公开了一种多串口集成装置，包括USB接口模块、接口转换模块和预设数量的处理器模块。当接口转换模块接收到处理器模块发送的串行数据时，接口转换模块按照预设优先顺序将串行数据转换为USB数据发送至USB接口模块；当接口转换模块接收到USB接口模块发送的USB数据时，接口转换模块将USB数据转换为串行数据并按照预设优先顺序发送至处理器模块。本实用新型实现了通过一个USB接口便可完成多路的串行数据传输，减少了设备面板上的串口数量，提高了设备面板的集成度，降低了成本。

Description

一种多串口集成装置

技术领域

本实用新型属于串口通信技术领域，尤其涉及一种多串口集成装置。

背景技术

部分通用设备，有多个串口，比如一台有多块板卡的设备，每块板卡上有一个串口，又比如一块具有多处理器的板卡，每个处理器出一个串口。然而，控制这些设备的主控设备，例如电脑等，通常只有一个串口，使用时需要来回拔插串口，在多个设备的串口间来回拔插，使用起来不方便。如果在主控设备上设置多个串口，又会使得串口占用过多的面板面积，从而影响业务口的数量，导致面板集成度低，成本高。

综上，现有技术中存在由于设备需要设置多个串口导致面板集成度低，业务口数量受限的问题。

实用新型内容

本实用新型实施例提供了一种多串口集成装置，以解决现有技术中存在的由于设备需要设置多个串口导致面板集成度低，业务口数量受限的问题。

本实用新型实施例提供了一种多串口集成装置，包括USB接口模块、接口转换模块和预设数量的处理器模块。

接口转换模块的串行数据端口与处理器模块的串行数据接口端口连接，接口转换模块的USB数据端口与USB接口模块的USB数据端口连接。

当接口转换模块接收到处理器模块发送的串行数据时，接口转换模块按照预设优先顺序将串行数据转换为USB数据发送至USB接口模块；当接口转换模块接收到USB接口模块发送的USB数据时，接口转换模块将USB数据转换为串行数据并按照预设优先顺序发送至处理器模块。

在一个实施例中，接口转换模块包括数据转换单元、供电单元、复位单元、存储单元和晶振单元。

数据转换单元的串行数据端为接口转换模块的串行数据端口，数据转换单元的USB数据端为接口转换模块的USB数据端口。

供电单元的输入端接第一直流电，供电单元的第一输出端和第二输出端分别与数据转换单元的第一电源端和第二电源端一一对应连接；复位单元的输入端接收外部的复位信号，复位单元的输出端接数据转换模块的复位端；存储单元的存储使能端、存储时钟端和存储数据端分别与数据转换模块的存储使能端、存储时钟端和存储数据端一一对应连接；晶振单元的第一端和第二端分别与数据转换单元的时钟输入端和时钟输出端一一对应连接。

在一个实施例中，数据转换单元包括数据转换芯片，数据转换芯片的预设数量的串行数据接收引脚和串行数据发送引脚为数据转换单元的串行数据端，数据转换芯片的正向USB数据引脚和负向USB数据引脚为数据转换单元的USB数据端，数据转换芯片的第一电源引脚、第二电源引脚、复位引脚、存储使能引脚、存储时钟引脚、存储数据引脚、时钟输入引脚和时钟输出引脚分别为数据转换单元的第一电源端、第二电源端、复位端、存储使能端、存储时钟端、存储数据端、时钟输入端和时钟输出端。

在一个实施例中，供电单元包括第一滤波子单元和第二滤波子单元。

第一滤波子单元的第一端和第二滤波子单元的第一端共接形成供电单元的输入端，第一滤波子单元的第二端为供电单元的第一输出端，第二滤波子单元的第二端为供电单元的第二输出端。

在一个实施例中，第一滤波子单元包括第一电感、第一电容和第二电容。

第一电感的第一端为第一滤波子单元的第一端，第一电感的第二端与第一电容的第一端和第二电容的第一端共接形成第一滤波子单元的第二端，第一电容的第二端和第二电容的第二端共接于地。

在一个实施例中，第二滤波子单元包括第二电感、第三电容和第四电容。

第二电感的第一端为第二滤波子单元的第一端，第二电感的第二端与第三电容的第一端和第四电容的第一端共接形成第二滤波子单元的第二端，第三电容的第二端和第四电容的第二端共接于地。

在一个实施例中，复位单元包括第一电阻和第二电阻。

第一电阻的第一端为复位单元的输入端，第一电阻的第二端和第二电阻的第一端共接形成复位单元的输出端，第二电阻的第二端接地。

在一个实施例中，存储单元包括存储芯片、第四电阻、第五电阻和第六电阻。

存储芯片的片选引脚和电源引脚共同接第一直流电，存储芯片的使能引脚和第四电阻的第一端共接形成存储单元的存储使能端，存储芯片的数据引脚与第六电阻的第一端共接形成存储单元的存储数据端，存储芯片的时钟引脚与第五电阻的第一端共接形成存储单元的存储时钟端，第四电阻的第二端、第五电阻的第二端和第六电阻的第二端共同接第一直流电。

在一个实施例中，晶振单元包括晶振、第七电容和第八电容。

晶振的第一端与第七电容的第一端共接形成晶振单元的第一端，晶振的第二端与第八电容的第一端共接形成晶振单元的第二端，第七电容的第二端与第八电容的第二端共接于地。

在一个实施例中，处理器模块包括微处理器、微控制器或可编程逻辑器件。

本实用新型实施例与现有技术相比存在的有益效果是：通过当接口转换模块接收到处理器模块发送的串行数据时，接口转换模块按照预设优先顺序将串行数据转换为USB数据发送至USB接口模块；当接口转换模块接收到USB接口模块发送的USB数据时，接口转换模块将USB数据转换为串行数据并按照预设优先顺序发送至处理器模块。实现了通过一个USB接口便可完成多路的串行数据传输，减少了设备面板上的串口数量，提高了设备面板的集成度，降低了成本。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型的一个实施例所提供的多串口集成装置的模块结构示意图；

图2是本实用新型的一个实施例所提供的多串口集成装置的模块结构示意图；

图3是本实用新型的一个实施例所提供的多串口集成装置的电路结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本方案方案，下面将结合本方案实施例中的附图，对本方案实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本方案一部分的实施例，而不是全部的实施例。基于本方案中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本方案保护的范围。

本方案的说明书和权利要求书及上述附图中的术语“包括”以及其他任何变形，是指“包括但不限于”，意图在于覆盖不排他的包含，并不仅限于文中列举的示例。此外，术语“第一”和“第二”等是用于区别不同对象，而非用于描述特定顺序。

以下结合具体附图对本实用新型的实现进行详细的描述：

图1示出了本实用新型实施例1所提供的一种多串口集成装置的结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

如图1所示，本实用新型实施例所提供的一种多串口集成装置，包括USB接口模块100、接口转换模块200和预设数量的处理器模块300。

接口转换模块200的串行数据端口与处理器模块300的串行数据接口端口连接，接口转换模块200的USB数据端口与USB接口模块100的USB数据端口连接。

当接口转换模块200接收到处理器模块300发送的串行数据时，接口转换模块200按照预设优先顺序将串行数据转换为USB数据发送至USB接口模块100；当接口转换模块200接收到USB接口模块100发送的USB数据时，接口转换模块200将USB数据转换为串行数据并按照预设优先顺序发送至处理器模块300。

本实施例可以应用于服务器、交换设备、分流器等设备中，在设备内部集成了接口转换模块对多路的串行数据进行分流，在设备面板上只需设置一个USB接口便可实现多路串行数据的传输，提高了设备面板的集成度，使得设备面板有更多面积可用于设置业务口，提高了产品竞争力。

在本实施例中，当接口转换模块200接收到处理器模块300发送的串行数据时，接口转换模块200按照预设优先顺序将对应的串行数据转换为USB数据发送至USB接口模块100；当接口转换模块200接收到USB接口模块100发送的USB数据时，接口转换模块200将USB数据转换为串行数据并按照预设优先顺序发送至对应的处理器模块300。实现了通过一个USB接口便可完成多路的串行数据传输，减少了设备面板上的串口数量，提高了设备面板的集成度，降低了成本。

如图2所示，在本发明的一个实施例中，接口转换模块200包括数据转换单元210、供电单元220、复位单元230、存储单元240和晶振单元250。

数据转换单元210的串行数据端为接口转换模块的串行数据端口，数据转换单元210的USB数据端为接口转换模块的USB数据端口。

供电单元220的输入端接第一直流电+3.3V，供电单元220的第一输出端和第二输出端分别与数据转换单元210的第一电源端和第二电源端一一对应连接；复位单元230的输入端接收外部的复位信号，复位单元230的输出端接数据转换模块的复位端；存储单元240的存储使能端、存储时钟端和存储数据端分别与数据转换模块的存储使能端、存储时钟端和存储数据端一一对应连接；晶振单元250的第一端和第二端分别与数据转换单元210的时钟输入端和时钟输出端一一对应连接。

本实施例中，供电单元220为数据转换单元210提供工作电源，复位单元230接收复位信号从而控制数据转换单元210执行复位，存储单元240用于存储预先编写的控制程序，晶振单元250用于给数据转换单元210提供工作时钟。

如图3所示，在本发明的一个实施例中，数据转换单元210包括数据转换芯片U1，数据转换芯片U1的预设数量的串行数据接收引脚和串行数据发送引脚为数据转换单元210的串行数据端，数据转换芯片U1的正向USB数据引脚DP(8号引脚)和负向USB数据引脚DM(7号引脚)为数据转换单元210的USB数据端，数据转换芯片U1的第一电源引脚AVCC(4号引脚)、第二电源引脚AVCC(9号引脚)、复位引脚RESET(14号引脚)、存储使能引脚EECS(63号引脚)、存储时钟引脚EECLK(62号引脚)、存储数据引脚EEDATA(61号引脚)、时钟输入引脚OSCI(2号引脚)和时钟输出引脚OSCO(3号引脚)分别为数据转换单元210的第一电源端、第二电源端、复位端、存储使能端、存储时钟端、存储数据端、时钟输入端和时钟输出端。

在具体应用中，数据转换芯片U1的型号为FT4232H。

如图3所示，在一个实施例中，数据转换芯片U1包括四组串行数据接收引脚和串行数据发送引脚，具体为：第一串行数据接收引脚ADI(17号引脚)、第一串行数据发送引脚ADO(16号引脚)、第二串行数据接收引脚BDI(27号引脚)、第二串行数据发送引脚BDO(26号引脚)、第三串行数据接收引脚CDI(39号引脚)、第三串行数据发送引脚CDO(38号引脚)、第四串行数据接收引脚DDI(52号引脚)和第四串行数据发送引脚DDO(48号引脚)。其中，第一串行数据接收引脚ADI和第一串行数据发送引脚ADO分别接第一处理器模块300，第二串行数据接收引脚BDI和第二串行数据发送引脚BDO分别接第二处理器模块300，第三串行数据接收引脚CDI和第三串行数据发送引脚CDO分别接第三处理器模块300，第四串行数据接收引脚DDI和第四串行数据发送引脚DDO分别接第四处理器模块300。

如图3所示，在一个实施例中，USB接口模块100包括USB接口U2。数据转换芯片U1的正向USB数据引脚DP接USB接口U2的正向数据引脚D+，数据转换芯片U1的负向USB数据引脚DM接USB接口U2的负向数据引脚D-。

数据转换芯片U1的其他引脚的外围电路如下：

12号引脚、37号引脚、64号引脚和49号引脚共接第二直流电+1.8V，49号引脚还通过第六电容C6接地；

50号引脚、20号引脚、31号引脚、42号引脚和56号引脚共接第一直流电+3.3V，50号引脚还通过第五电容C5接地；

6号引脚通过第八电阻R8接地；

13号引脚、10号引脚、1号引脚、5号引脚、11号引脚、15号引脚、25号引脚、35号引脚、47号引脚和51号引脚共接于地。

如图3所示，在本发明的一个实施例中，供电单元220包括第一滤波子单元221和第二滤波子单元222。

第一滤波子单元221的第一端和第二滤波子单元222的第一端共接形成供电单元220的输入端，第一滤波子单元221的第二端为供电单元220的第一输出端，第二滤波子单元222的第二端为供电单元220的第二输出端。

在本实施例中，供电单元220的输入端接第一直流电+3.3V，供电单元220的第一输出端和第二输出端分别接数据转换芯片U1的第一电源引脚AVCC和第二电源引脚AVCC。

本实施例中，第一滤波子单元221和第二滤波子单元222用于滤除第一直流电+3.3V中的高频干扰信号。

如图3所示，在本发明的一个实施例中，第一滤波子单元221包括第一电感L1、第一电容C1和第二电容C2。

第一电感L1的第一端为第一滤波子单元221的第一端，第一电感L1的第二端与第一电容C1的第一端和第二电容C2的第一端共接形成第一滤波子单元221的第二端，第一电容C1的第二端和第二电容C2的第二端共接于地。

如图3所示，在本发明的一个实施例中，第二滤波子单元222包括第二电感L2、第三电容C3和第四电容C4。

第二电感L2的第一端为第二滤波子单元222的第一端，第二电感L2的第二端与第三电容C3的第一端和第四电容C4的第一端共接形成第二滤波子单元222的第二端，第三电容C3的第二端和第四电容C4的第二端共接于地。

如图3所示，在本发明的一个实施例中，复位单元230包括第一电阻R1和第二电阻R2。

第一电阻R1的第一端为复位单元230的输入端，第一电阻R1的第二端和第二电阻R2的第一端共接形成复位单元230的输出端，第二电阻R2的第二端接地。

如图3所示，在本发明的一个实施例中，存储单元240包括存储芯片U3、第四电阻R4、第五电阻R5和第六电阻R6。

存储芯片U3的片选引脚CS和电源引脚VCC共同接第一直流电+3.3V，存储芯片U3的使能引脚ORG和第四电阻R4的第一端共接形成存储单元240的存储使能端，存储芯片U3的数据引脚D与第六电阻R6的第一端共接形成存储单元240的存储数据端，存储芯片U3的时钟引脚与SCL第五电阻R5的第一端共接形成存储单元240的存储时钟端，第四电阻R4的第二端、第五电阻R5的第二端和第六电阻R6的第二端共同接第一直流电+3.3V。

如图3所示，在本发明的一个实施例中，晶振单元250包括晶振OS、第七电容C7和第八电容C8。

晶振OS的第一端与第七电容C7的第一端共接形成晶振单元250的第一端，晶振OS的第二端与第八电容C8的第一端共接形成晶振单元250的第二端，第七电容C7的第二端与第八电容C8的第二端共接于地。

在本发明的一个实施例中，处理器模块包括微处理器、微控制器或可编程逻辑器件。

以上所述，以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

Claims (10)

1.一种多串口集成装置，其特征在于，包括USB接口模块、接口转换模块和预设数量的处理器模块；

所述接口转换模块的串行数据端口与所述处理器模块的串行数据接口端口连接，所述接口转换模块的USB数据端口与所述USB接口模块的USB数据端口连接；

当所述接口转换模块接收到所述处理器模块发送的串行数据时，所述接口转换模块按照预设优先顺序将所述串行数据转换为USB数据发送至所述USB接口模块；当所述接口转换模块接收到所述USB接口模块发送的USB数据时，所述接口转换模块将所述USB数据转换为串行数据并按照预设优先顺序发送至所述处理器模块。

2.如权利要求1所述的多串口集成装置，其特征在于，所述接口转换模块包括数据转换单元、供电单元、复位单元、存储单元和晶振单元；

所述数据转换单元的串行数据端为所述接口转换模块的串行数据端口，所述数据转换单元的USB数据端为所述接口转换模块的USB数据端口；

所述供电单元的输入端接第一直流电，所述供电单元的第一输出端和第二输出端分别与所述数据转换单元的第一电源端和第二电源端一一对应连接；所述复位单元的输入端接收外部的复位信号，所述复位单元的输出端接所述数据转换模块的复位端；所述存储单元的存储使能端、存储时钟端和存储数据端分别与所述数据转换模块的存储使能端、存储时钟端和存储数据端一一对应连接；所述晶振单元的第一端和第二端分别与所述数据转换单元的时钟输入端和时钟输出端一一对应连接。

3.如权利要求2所述的多串口集成装置，其特征在于，所述数据转换单元包括数据转换芯片，所述数据转换芯片的预设数量的串行数据接收引脚和串行数据发送引脚为所述数据转换单元的串行数据端，所述数据转换芯片的正向USB数据引脚和负向USB数据引脚为所述数据转换单元的USB数据端，所述数据转换芯片的第一电源引脚、第二电源引脚、复位引脚、存储使能引脚、存储时钟引脚、存储数据引脚、时钟输入引脚和时钟输出引脚分别为所述数据转换单元的第一电源端、第二电源端、复位端、存储使能端、存储时钟端、存储数据端、时钟输入端和时钟输出端。

4.如权利要求2所述的多串口集成装置，其特征在于，所述供电单元包括第一滤波子单元和第二滤波子单元；

所述第一滤波子单元的第一端和所述第二滤波子单元的第一端共接形成所述供电单元的输入端，所述第一滤波子单元的第二端为所述供电单元的第一输出端，所述第二滤波子单元的第二端为所述供电单元的第二输出端。

5.如权利要求4所述的多串口集成装置，其特征在于，所述第一滤波子单元包括第一电感、第一电容和第二电容；

所述第一电感的第一端为所述第一滤波子单元的第一端，所述第一电感的第二端与所述第一电容的第一端和所述第二电容的第一端共接形成所述第一滤波子单元的第二端，所述第一电容的第二端和所述第二电容的第二端共接于地。

6.如权利要求4所述的多串口集成装置，其特征在于，所述第二滤波子单元包括第二电感、第三电容和第四电容；

所述第二电感的第一端为所述第二滤波子单元的第一端，所述第二电感的第二端与所述第三电容的第一端和所述第四电容的第一端共接形成所述第二滤波子单元的第二端，所述第三电容的第二端和所述第四电容的第二端共接于地。

7.如权利要求2所述的多串口集成装置，其特征在于，所述复位单元包括第一电阻和第二电阻；

所述第一电阻的第一端为所述复位单元的输入端，所述第一电阻的第二端和所述第二电阻的第一端共接形成所述复位单元的输出端，所述第二电阻的第二端接地。

8.如权利要求2所述的多串口集成装置，其特征在于，所述存储单元包括存储芯片、第四电阻、第五电阻和第六电阻；

所述存储芯片的片选引脚和电源引脚共同接所述第一直流电，所述存储芯片的使能引脚和所述第四电阻的第一端共接形成所述存储单元的存储使能端，所述存储芯片的数据引脚与所述第六电阻的第一端共接形成所述存储单元的存储数据端，所述存储芯片的时钟引脚与所述第五电阻的第一端共接形成所述存储单元的存储时钟端，所述第四电阻的第二端、所述第五电阻的第二端和所述第六电阻的第二端共同接所述第一直流电。

9.如权利要求2所述的多串口集成装置，其特征在于，所述晶振单元包括晶振、第七电容和第八电容；

所述晶振的第一端与所述第七电容的第一端共接形成所述晶振单元的第一端，所述晶振的第二端与所述第八电容的第一端共接形成所述晶振单元的第二端，所述第七电容的第二端与所述第八电容的第二端共接于地。

10.如权利要求1至9任一项所述的多串口集成装置，其特征在于，所述处理器模块包括微处理器、微控制器或可编程逻辑器件。