CN103927276A - 基于Zynq-7000的PCM FMC扩展板及其工作方法 - Google Patents

Abstract

本发明公开了一种基于Zynq-7000的PCM FMC扩展板及其工作方法，包括彼此连接的基于Zynq-7000的Zedboard开发板和PCM FMC扩展板，所述PCM FMC扩展板是FMC板卡上内置了若干片PCM，其中一部分PCM采用SPI串行接口连接到FMC接口上，另外一部分PCM采用并行接口连接到FMC接口上；所述Zedboard开发板在单芯片内集成双核ARM Cortex-A9处理器的处理系统Processing System和Xilinx可编程逻辑Programmable Logic。本发明既能提供ARM复杂的控制能力，又能提供FPGA高速并发处理能力。

Description

基于Zynq-7000的PCM FMC扩展板及其工作方法

技术领域

本发明涉及一种基于Zynq-7000的PCM FMC扩展板及其工作方法。

背景技术

相变存储器，简称PCM，是利用硫族化合物在晶态和非晶态的巨大导电性差异来存储数据的存储介质。PCM作为一种新兴的存储介质，主要特点如下：

（1）非易失性。数据在PCM中以相变形式存储，除非受到高温超过晶化温度，数据才会被破坏。PCM不必担心因掉电而丢失数据，也无需考虑因跌落等意外事件而造成数据的丢失。

（2）一位可变。如同RAM，PCM可变的最小单元是一位。Flash在改变存储信息时要有单独的擦除步骤，而PCM无需擦除步骤，可以直接由0变1或由1变0。

（3）高密度。PCM作为随机存储器，其密度比SRAM和DRAM要高很多，并且合理地利用相变存储材料导电性的差异开发多值存储，PCM的容量会大大增加。

（4）高存取速度。由于相变存储材料的晶化速度一般在50ns以下，因此PCM具有很高的写入速度。PCM写入速度和NAND Flash相当，读取反应时间和NOR Flash相当，而带宽则可以媲美DRAM。在PCM中可以直接执行代码，而无需拷贝到RAM中执行。

针对PCM的特点，人们已经将PCM作为未来主存的最佳替代。一方面是因为计算机技术发展迅速，导致主存容量不能达到人们的需求，但是传统的DRAM主存并不能在提升主存容量的同时保证较高的性价比和较低的功耗；另一方面是PCM本身的特点，可以达到作为主存的要求。表1列出了不同存储介质的特性对比。由表格数据可得，PCM的密度和NAND相当，是DRAM的4倍；读延迟和NOR相当，是DRAM的5倍左右；写速度比NAND和NOR快很多，和DRAM相差不大；写寿命比NAND和NOR长很多。由此可得，PCM可以作为主存来使用。

表1

PCM作为有望缔造下一个存储时代的存储介质，国内对其的研究仅处于起步阶段。目前国内不仅没有成熟的PCM生产线，并且就PCM的控制使用、参数获取等也没有十分成熟可行的方案。

发明内容

本发明的目的就是为了解决上述问题，提供一种基于Zynq-7000的PCM FMC扩展板及其工作方法，它具有Zynq-7000提供的芯片级ARM和FPGA架构，PCM控制调试的便利性，FMC扩展板较强的平台扩展性，针对该扩展板提出可行的PCM管理策略等优点。

为了实现上述目的，本发明采用如下技术方案：

一种基于Zynq-7000的PCM FMC扩展板，包括彼此连接的基于Zynq-7000的Zedboard开发板和PCM FMC扩展板，

所述PCM FMC扩展板是FMC板卡上内置了若干片PCM，其中一部分PCM采用SPI串行接口连接到FMC接口上，用于进行PTL开发，进行多片管理，另外一部分PCM采用并行接口连接到FMC接口上，用于作为DRAM实现高性能非易失性存储；

所述Zedboard开发板在单芯片内集成双核ARM Cortex-A9处理器的处理系统ProcessingSystem，简称PS和Xilinx可编程逻辑Programmable Logic，简称PL，所述Zedboard开发板带有FMC插槽，所述FMC插槽与Xilinx可编程逻辑Programmable Logic连接，处理系统Processing System与Xilinx可编程逻辑Programmable Logic两者通过AXI总线进行通信。

所述Xilinx可编程逻辑Programmable Logic包括MMU、混合存储管理单元和PTL。

所述内存管理单元MMU（Memory Management Unit）用于完成主存地址的映射，用于将处理系统Processing System发送出的主存地址映射到PCM的地址单元。

所述混合存储管理单元用于控制DRAM与PCM之间数据的传输。

所述PTL（PCM Translation Layer）用于实现若干损耗均衡算法，从而解决PCM寿命问题。

基于Zynq-7000的PCM FMC扩展板的工作方法：

步骤（1）：由处理系统Processing System（ARM）发出访存指令，对主存进行读写操作，该指令到达Xilinx可编程逻辑Programmable Logic(FPGA)中的MMU，处理系统ProcessingSystem（ARM）和Xilinx可编程逻辑Programmable Logic(FPGA)之间的数据传递通过AXI总线进行；

步骤（2）：MMU完成对主存地址的映射，能够映射到PCM的存储单元；

步骤（3）：MMU完成地址映射后，并不是直接对主存进行操作，还需要通过Xilinx可编程逻辑Programmable Logic(FPGA)中的混合存储管理单元来访问主存；

步骤（4）：混合存储管理单元决定从DRAM缓存中获取数据，或先将PCM数据拷贝到DRAM，再从DRAM获取，或是直接从PCM获取，并且负责在DRAM和PCM间进行数据传递；

步骤（5）：同混合存储管理共同工作的还有PCM的损耗均衡算法实现，所述损耗均衡算法实现都是在DRAM向PCM写入时使用，以此来均衡减少PCM的写入次数；处理系统Processing System（ARM）和Xilinx可编程逻辑Programmable Logic(FPGA)间进行协作，Xilinx可编程逻辑Programmable Logic(FPGA)内部各模块进行协作，共同完成对PCM的访问。

所述步骤（5）的损耗均衡算法包括少写PCM策略、细粒度写入策略和细粒度PCM均衡算法。

所述少写PCM策略：DRAM和PCM存储是按页面级别，DRAM和PCM的页面大小相同。对DRAM中的每个页面加上2个标志位，“P”表示DRAM中的页面是否在PCM中，“D”脏位表示DRAM页面是否经过修改。通过“P”和“D”标志位控制对PCM的写入。

当“P”置0时，表示页面在DRAM中，但不在PCM中，无论“D”是0或1，都需将页面写入到PCM中。

当“P”置1时，表示页面在DRAM和PCM中都存在，

如果“D”置1，表示页面经过修改，将页面写回PCM；

如果“D”置0，表示页面没有修改，这时无需将页面写回PCM。

所述细粒度写入策略：DRAM和PCM操作写入按照页面级别来进行，而细粒度写入策略采用更小的细粒度级别对PCM写入。将一个主存页面按照一定大小分成多个小块，并对每个小块设置一个标志位，以表示该块是否修改。需要将某页写入PCM时，仅将这些标志位置位的小块写入PCM即可；没有置位的小块无需将其写回PCM。

所述细粒度均衡策略：对PCM中的每一个页面加入了一个标志位“W”，由该标志位控制同一页面的不同块写入PCM的顺序。

本发明的有益效果：

1、串行互连PCM适合进行PTL的开发，进行多片管理；并行PCM适合进行高性能非易失性存储的验证。

2、目前对于PCM的控制，大多数方案采用处理器来实现，直接通过处理器来控制PCM，这样不仅会加重处理器的负担，而且在速度上也不尽如人意。鉴于此，本发明基于FPGA控制PCM，设计一种供FPGA使用的扩展板。通过FPGA控制PCM，可以大幅提升控制PCM的效率和速率，并且不占用处理器时间。

本发明选择了FMC的板卡来放置PCM，主要是因为FMC有以下优点：

（2.1）数据吞吐量。支持高达10Gb/s的信号传输速率，夹层卡和载卡之间潜在总带宽达40Gb/s。

（2.2）时延。消除了协议开销，避免了时延问题，确保确定性数据交付。

（2.3）简化设计。无需了解PCI、PCI Express或Serial RapidIO等协议标准的专业技术。

（2.4）系统开销。通过简化系统设计降低了功耗，缩短了工程设计时间，并缩减了IP核及材料成本。

（2.5）设计重复使用。不管是采用定制的内部板设计还是商用成品夹层卡或载卡，FMC标准都有助于将现有的FPGA/载卡设计重新应用到新的I/O设备上，而这只需更换FMC模块并对FPGA设计略作调整即可。

附图说明

图1为Zedboard开发板与PCM FMC扩展板连接结构；

图2为PCM FMC扩展板示意图；

图3为PCM混合主存存储模型；

图4为细粒度均衡策略示意图；

图5为Zedboard处理器和主存互联架构。

具体实施方式

下面结合附图与实施例对本发明作进一步说明。

本发明设计了一个FMC接口的扩展板，上面放置多片PCM，旨在将该扩展板与FMC插槽相连后，能够控制访问PCM，并且能够进行一些可行的PCM应用方案。

FMC（FPGA Mezzanine Card）FPGA夹层卡，是由包括FPGA厂商和最终用户在内的公司联盟开发的标准，属于ANSI标准，旨在为基础板上的FPGA提供标准的夹层卡尺寸、连接器和模块接口。FMC标准支持大量现存的工业标准板尺寸，包括VME、CompactPCI、VXS、VPX-REDI、CompactPCI Express、AdvancedTCA和AMC。

该PCM FMC扩展板上内置了5片PCM，其中4片采用SPI串行接口进行互连，1片采用并行接口。FMC的扩展板的示意图如图2所示。串行互连PCM适合进行PTL的开发，进行多片管理；并行PCM适合进行高性能非易失性存储的验证。

依照以上思想进行该FMC板原理图的设计，PCB的布线，元器件排列等，最终完成了成品的PCM FMC扩展板。

PCM FMC扩展板制成后，可以将该板与带有FMC插槽的FPGA开发板相连，使用FPGA对PCM进行控制。前面已经提到，目前对PCM的控制大部分是通过处理器来实现，所以本发明选用FPGA实现对PCM的控制。但是FPGA控制PCM同样存在缺点，通常采用高性能的FPGA配备低性能的软核来实现，虽然在速度上有一定的优势，但是操作十分复杂，不便于实现。鉴于此，本发明选用了基于Zynq-7000的开发板Zedboard来实现对PCM的控制。

Zynq-7000是基于Xilinx全可编程的可扩展处理平台结构，该结构在单芯片内集成了具有丰富特点的双核ARM Cortex-A9多核处理器的处理系统（Processing System，PS）和Xilinx可编程逻辑（Programmable Logic，PL）。双核ARM Cortex-A9多核CPU是PS的“心脏”，它包含片上存储器、外部存储器接口和一套丰富的I/O外设。Zynq中的PL采用了Xilinx7系列的FPGA技术，用于扩展功能，以满足特定的功能需求。

Zynq作为首款将高性能ARM Cortex A系列处理器与高性能FPGA在单芯片内紧密结合的产品，与其他独立ARM Cortex-A9与Xilinx FPGA在单板上相比，其可具有如下优点：设计成本降低；设计整体功耗降低；设计体积减少；设计风险降低；设计更灵活。为了实现这些优点，Xilinx在设计Zynq时不仅要将不同工艺特征的处理器和FPGA融合在一个芯片上并保证其良品率，更要设计高效的片内高性能处理器与FPGA之间互联通路。如果ARMCortex-A9与FPGA之间数据交互成了瓶颈，那么处理器与FPGA的性能优势都不能发挥出来，其他的优势就无从谈起。

PS和PL的接口包含了所有用于PL设计者的可用信号，用于将基于PL的功能和PS集成在一起。在PS和PL之间有两种类型的接口：

（1）功能接口。包含AXI互联，用于大多数I/O外设、中断、DMA流控制、时钟和调试接口的扩展MIO接口。

（2）配置信号。包含出货利器配置访问端口、配置状态、单个时间翻转。在PL配置块内的这些信号连接到固定的信号，提供PS控制。

AXI是一种总线协议，该协议是ARM公司提出的AMBA协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线，满足超高性能和复杂的片上系统的设计需求。AXI是保证片内和片上互联高速通信的基础。Zynq-7000的内部设备都有AXI接口，通过AXI总线协议，内部设备可以进行高速低延迟的通信，即ARM和FPGA可以保证高速的数据传输。

Zedboard是基于Xilinx Zynq-7000扩展式处理平台的低成本开发板，可扩展接口使得用户可以方便访问处理系统和可编程逻辑。Zedboard上配备了一个LPC FMC插槽，以便支持更多的扩展子板。LPC FMC一共有160个引脚，能够提供给用户68个可用的单端I/O或者34对差分信号。本发明设计的PCM FMC扩展板连接到Zedboard的FMC插槽上，可以正常使用。

Zynq-7000的这种将高性能ARM处理器和高性能FPGA放在同一芯片的结构，对控制PCM有很大的优势，一方面通过FPGA实现对PCM的控制，能够较大地提高速度；另一方面ARM和FPGA之间的协同合作，ARM端能够实现对FPGA的控制，从而实现对PCM的控制，最终达成的效果是ARM通过FPGA控制PCM和ARM控制RAM的无差异化。该系统的架构如图1所示。

为了实现这种无差异的操控，本发明需要做的工作有：

（1）ARM和FPGA的通信。在Zynq-7000中，ARM和FPGA分别称为PS和PL。Zynq-7000中的互联主要是通过AXI总线协议实现点对点通道连接，用于在主设备和从设备之间实现通信地址，数据和相应交易。AXI基于ARM AMBA3.0规范，实现了完整的互联通信能力。这样的互联结构在CPU和PL主设备控制器之间，提供低延迟、高吞吐量和缓存一致性的数据路径。Zynq中的AXI接口共9个，包括以下类型：AXI_ACP加速器一致性端口，用来管理DMA之类的不带缓存的AXI外设，PS端是Slave接口，通过该接口PL端可直接访问PS部分的Cache，延迟非常低；AXI_HP接口，是高性能/带宽的接口，为PL作为主设备访问DDR和OCM提供了高带宽的数据通路；AXI_GP接口，是通用AXI接口，包括两个32位主设备接口和两个32位从设备接口。

进行开发时，PS和PL可以分别进行。PS主要是ARM的开发，不涉及底层的硬件设计和实现，开发者无需关注PL是如何实现，仅需根据PL提供的接口使用即可；PL主要是设计FPGA的IP核，来满足FPGA控制的需要，该IP核需要满足AXI协议以便PS进行控制使用。Xilinx公司提供了一整套开发套件，若使用该套工具可以大大简化开发流程。这样可实现ARM和FPGA的协同工作，以此来控制PCM。

（2）FPGA实现对PCM的控制。对于Zynq-7000来说，即实现PL部分的IP核来完成对PCM的控制。PL部分实现的是对PCM的控制，需要完成对PCM的设置和读写等功能。仅这样还不够，还需要设计实现PTL（PCM Translation Layer）PCM转换层。PCM的一大限制是其寿命问题，每个PCM的存储单元具有有限的写入次数。因此，采用一定的损耗均衡算法对于PCM来说是必须的。

PCM目前作为主存的最佳替代存储介质，需要研究和探讨的问题还有很多。本发明在实现PCM FMC扩展板的基础上，提出了一个基于Zedboard的PCM作主存的混合存储架构，并提供了主存访问的方案和策略。

该主存混合存储架构使用PCM作为主存，DRAM作为缓存。尽管PCM有较快的存取速度，但和DRAM仍存在一定的差距，使用DRAM作缓存可以解决这个问题。本发明对该主存混合存储架构，建立了DRAM和PCM之间的管理模型，并且提出了策略对该架构进行管理，管理模型如图3所示。

针对该主存混合存储模型，本发明提出了3种策略来进行优化：少写PCM策略，细粒度写入策略和细粒度的PCM均衡算法。

（1）少写PCM策略。DRAM和PCM存储一般是按页面级别，DRAM和PCM的页面大小相同。对DRAM中的每个页面加上2个标志位，“P”表示DRAM中的页面是否在PCM中，“D”脏位表示DRAM页面是否经过修改。通过“P”和“D”标志位控制对PCM的写入。当“P”置0时，表示页面在DRAM中，但不在PCM中，无论“D”是0或1，都需将页面写入到PCM中。当“P”置1时，表示页面在DRAM和PCM中都存在，如果“D”置1，表示页面经过修改，将页面写回PCM；如果“D”置0，表示页面没有修改，这时无需将页面写回PCM，因为该页面在DRAM和PCM是一致的。通过这种策略，减少写入PCM的次数。

（2）细粒度写入策略。DRAM和PCM操作写入一般按照页面级别来进行，而该策略采用更小的细粒度级别对PCM写入。将一个主存页面按照一定大小分成多个小块，并对每个小块设置一个标志位，以表示该块是否修改。需要将某页写入PCM时，仅将这些标志位置位的小块写入PCM即可；没有置位的小块表示数据没有修改，在DRAM和PCM中是一致的，无需将其写回PCM。

（3）细粒度均衡策略。细粒度写入策略虽然能够减少PCM的写入次数，但是在同一个页面的不同块，写入仍然不是平均的，某些块可能写入次数比其他块要多的多，这些快损坏的速度就显著加快，从而影响整个页面的使用。该均衡策略对PCM中的每一个页面加入了一个标志位“W”，由该标志位控制同一页面的不同块写入PCM的顺序。示例如图4所示，将同一个页面分成0、1…15，16个块，其中分别存储着a、b…p。当该页面写入PCM时，如果“W”标志位为1，则在PCM页面1位置处存储a，依次类推，而0位置处存储p。“W”标志位是随机生成的，这样同一个页面的不同块，可以有相同的存储压力，不会因某个块的提前损坏而影响整个PCM页面的使用。

总的来说，这3种策略是为了PCM损耗均衡而实现的，思想是尽可能地减少对PCM写入的次数，并且将写入操作尽可能地均衡到PCM的存储单元中。这些策略需在FPGA的混合管理和PTL中实现，能够大幅提升这些操作的速度。

主存和处理器互联的架构示意图如图5所示。将FMC扩展板上的PCM作为主存，Zedboard上的DDR作PCM的缓存，两者为混合存储架构。Zynq-7000中ARM通过AXI总线和FPGA互联，在FPGA中实现对主存的控制。其中主要包括MMU、混合存储管理、PTL等。

（1）MMU主要是完成主存地址的映射，ARM发送出的主存地址，能够映射到PCM的地址单元。

（2）混合存储管理。DRAM作为PCM的缓存，对上层应用是透明的，即访问主存时仅能看到PCM的地址。对于DRAM和PCM之间数据的传输控制，由FPGA的混合存储管理来进行实现。

（3）PTL。PTL即PCM Translation Layer，是类似于Flash的闪存转换层（FTL）的一种实现，主要是为了解决PCM寿命问题而进行的一些损耗均衡的实现。

上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。

Claims (10)

1.一种基于Zynq-7000的PCM FMC扩展板，其特征是，包括彼此连接的基于Zynq-7000的Zedboard开发板和PCM FMC扩展板，

所述PCM FMC扩展板是FMC板卡上内置了若干片PCM，其中一部分PCM采用SPI串行接口连接到FMC接口上，用于进行PTL开发，进行多片管理，另外一部分PCM采用并行接口连接到FMC接口上，用于作为DRAM实现高性能非易失性存储；

所述Zedboard开发板在单芯片内集成双核ARM Cortex-A9处理器的处理系统ProcessingSystem和Xilinx可编程逻辑Programmable Logic，所述Zedboard开发板带有FMC插槽，所述FMC插槽与Xilinx可编程逻辑Programmable Logic连接，处理系统Processing System与Xilinx可编程逻辑Programmable Logic两者通过AXI总线进行通信。

2.如权利要求1所述的一种基于Zynq-7000的PCM FMC扩展板，其特征是，

所述Xilinx可编程逻辑Programmable Logic包括MMU、混合存储管理单元和PTL。

3.如权利要求2所述的一种基于Zynq-7000的PCM FMC扩展板，其特征是，

所述内存管理单元MMU用于完成主存地址的映射，用于将处理系统Processing System发送出的主存地址映射到PCM的地址单元。

4.如权利要求2所述的一种基于Zynq-7000的PCM FMC扩展板，其特征是，

所述混合存储管理单元用于控制DRAM与PCM之间数据的传输。

5.如权利要求2所述的一种基于Zynq-7000的PCM FMC扩展板，其特征是，

所述PTL用于实现若干损耗均衡算法，从而解决PCM寿命问题。

6.如上述任一权利要求所述的基于Zynq-7000的PCM FMC扩展板的工作方法，其特征是，包括如下步骤：

步骤（1）：由处理系统Processing System发出访存指令，对主存进行读写操作，该指令到达Xilinx可编程逻辑Programmable Logic中的MMU，处理系统Processing System和Xilinx可编程逻辑Programmable Logic之间的数据传递通过AXI总线进行；

步骤（2）：MMU完成对主存地址的映射，能够映射到PCM的存储单元；

步骤（3）：MMU完成地址映射后，并不是直接对主存进行操作，还需要通过Xilinx可编程逻辑Programmable Logic中的混合存储管理单元来访问主存；

步骤（4）：混合存储管理单元决定从DRAM缓存中获取数据，或先将PCM数据拷贝到DRAM，再从DRAM获取，或是直接从PCM获取，并且负责在DRAM和PCM间进行数据传递；

步骤（5）：同混合存储管理共同工作的还有PCM的损耗均衡算法实现，所述损耗均衡算法实现都是在DRAM向PCM写入时使用，以此来均衡减少PCM的写入次数；处理系统Processing System和Xilinx可编程逻辑Programmable Logic间进行协作，Xilinx可编程逻辑Programmable Logic内部各模块进行协作，共同完成对PCM的访问。

7.如权利要求6所述的方法，其特征是，所述步骤（5）的损耗均衡算法包括少写PCM策略、细粒度写入策略和细粒度PCM均衡算法。

8.如权利要求7所述的方法，其特征是，

所述少写PCM策略：DRAM和PCM存储是按页面级别，DRAM和PCM的页面大小相同；对DRAM中的每个页面加上2个标志位，“P”表示DRAM中的页面是否在PCM中，“D”脏位表示DRAM页面是否经过修改；通过“P”和“D”标志位控制对PCM的写入；

当“P”置0时，表示页面在DRAM中，但不在PCM中，无论“D”是0或1，都需将页面写入到PCM中；

当“P”置1时，表示页面在DRAM和PCM中都存在，

如果“D”置1，表示页面经过修改，将页面写回PCM；

如果“D”置0，表示页面没有修改，这时无需将页面写回PCM。

9.如权利要求7所述的方法，其特征是，所述细粒度写入策略：DRAM和PCM操作写入按照页面级别来进行，而细粒度写入策略采用更小的细粒度级别对PCM写入；将一个主存页面按照一定大小分成多个小块，并对每个小块设置一个标志位，以表示该块是否修改；需要将某页写入PCM时，仅将这些标志位置位的小块写入PCM；没有置位的小块无需将其写回PCM。

10.如权利要求7所述的方法，其特征是，所述细粒度均衡策略：对PCM中的每一个页面加入了一个标志位“W”，由该标志位控制同一页面的不同块写入PCM的顺序。