CN202602782U

CN202602782U - 一种图像处理装置及系统

Info

Publication number: CN202602782U
Application number: CN 201220151265
Authority: CN
Inventors: 罗旗舞; 田陆
Original assignee: Hunan Ramon Science and Technology Co Ltd
Current assignee: Hunan Ramon Science and Technology Co Ltd
Priority date: 2012-04-11
Filing date: 2012-04-11
Publication date: 2012-12-12
Anticipated expiration: 2022-04-11

Abstract

本实用新型实施例提供一种图像处理装置及系统，所述图像处理装置包括：图像采集卡和FPGA芯片，图像采集卡包括：接收高速相机输出的图像信号的第一接口；与第一接口相连，将高速相机输出的图像信号由串行的LVDS转换为并行的TTL信号或CMOS信号的图像信号转换电路；与图像信号转换电路相连，将经过信号转换的图像信号输出至FPGA处理器的第二接口；FPGA处理器包括：与第二接口相连，接收经过信号转换的图像信号的第三接口；与第三接口相连，将接收的图像信号进行并行处理的图像信号处理电路。本实用新型实现了对高速相机输出的Gbps级别的图像信号的处理，及图像信号处理的硬件实现。

Description

一种图像处理装置及系统

技术领域

本实用新型涉及图像采集和处理技术领域，更具体地说，涉及一种图像处理装置及系统。

背景技术

随着机器视觉技术的高速发展，以线阵相机为代表的高速相机得到了广泛的应用。高速相机的信号输出接口以标配Camera Link接口居多，信号输出速率可达到Gbps(1Gbps为每秒1204兆位)级别。

针对高速相机输出的Gbps级别的图像信号的处理，现有主流的图像信号处理方式如下：与高速相机配套的图像采集卡采集高速相机输出的图像信号，将采集后的图像信号传输给主机，主机可以为工控机或服务器，主机根据预置图像处理软件进行后续的图像处理。由于主机的主频有限，一台主机往往无法满足Gbps级别的图像信号处理的需求，因此现有技术使用多台主机甚至采用硬盘阵列进行配合，来实现Gbps级别的图像信号处理。然而，这种图像信号处理方式所采用的图像信号处理设备过多，图像信号处理成本高，且主机预置的图像处理软件依赖于主机的操作系统，当主机操作系统出现故障时，图像处理软件将无法使用，影响图像信号的正常处理，图像信号处理的可靠性较差。

实用新型内容

有鉴于此，本实用新型实施例提供一种图像处理装置及系统，以解决现有技术图像处理成本高及图像处理的可靠性较差的问题。

为实现上述目的，本实用新型实施例提供如下技术方案：

一种图像处理装置，包括：图像采集卡和现场可编程门列阵FPGA处理器；

所述图像采集卡包括：

接收高速相机输出的图像信号的第一接口；

与所述第一接口相连，将所述高速相机输出的图像信号由串行的低压差分信号LVDS转换为并行的晶体管-晶体管逻辑电平TTL信号，或互补金属氧化物半导体CMOS信号的图像信号转换电路；

与所述图像信号转换电路相连，将经过信号转换的图像信号输出至所述FPGA处理器的第二接口；

所述FPGA处理器包括：

与所述第二接口相连，接收所述经过信号转换的图像信号的第三接口；

与所述第三接口相连，将所述经过信号转换的图像信号进行并行处理的图像信号处理电路。

优选的，所述图像采集卡还包括：

分别与所述第一接口和所述第二接口相连，将所述FPGA处理器通过所述第二接口输送的控制信号，由并行的TTL信号或CMOS信号转换为串行的LVDS信号，将转换后的控制信号通过所述第一接口输送至所述高速相机的控制信号转换电路。

优选的，所述第二接口为镭目通用接口RGI接口。

优选的，所述图像信号转换电路包括：锁相回路PLL；

所述图像采集卡还包括：

分别与所述PLL的电源和所述图像采集卡的工作电源相连，将所述工作电源去耦和滤波，将去耦和滤波后的工作电源提供给所述PLL的电源的电源滤波隔离电路。

优选的，所述FPGA处理器还包括：

分别与所述第三接口和所述图像信号处理电路相连，缓存所述经过信号转换的图像信号，将缓存后的图像信号传输给图像信号处理电路的双口内存电路。

优选的，所述图像采集卡与所述FPGA处理器为板卡结构，所述图像采集卡与所述FPGA处理器相插接。

本实用新型实施例还提供一种图像处理系统，包括：

上述所述的图像处理装置；

与上述所述图像处理装置相连，接收并行处理后的图像信号的主机。

基于上述技术方案，本实用新型实施例所提供的图像处理装置，不再使用现有的与高速相机配套的图像采集卡进行图像信号的采集，而是使用能够与FPGA处理器配合使用的图像采集卡，图像采集卡采集的图像信号经过高速信号向低速信号的转换后，传输给FPGA处理器，由FPGA处理器对经过信号转换的图像信号进行并行处理，实现了对高速相机输出的Gbps级别的图像信号的处理，解决了现有技术采用多台设备进行图像信号处理而造成的成本高的问题，同时采用硬件形式实现了图像信号的处理，图像信号的处理不再依赖于主机的操作系统，保证了图像信号处理的可靠性。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例所提供的图像处理装置的结构示意图；

图2为本实用新型实施例提供的图像处理装置的另一结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

图1为本实用新型实施例所提供的图像处理装置的结构示意图，参照图1，该图像处理装置包括：图像采集卡100，及与图像采集卡100相连的FPGA(Field-Programmable Gate Array，现场可编程门列阵)处理器200。图像采集卡100外接高速相机，接收高速相机输出的图像信号，将该图像信号进行电平转换，将该图像信号由串行的高速LVDS(Low-Voltage DifferentialSignaling，低压差分信号)信号转换为能够满足FPGA处理器200并行处理要求的并行的低速TTL(Transistor Transistor Logic，晶体管-晶体管逻辑电平)信号或CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)信号，将经过信号转换的图像信号输送给FPGA处理器200，由FPGA处理器200对经过信号转换的图像信号进行并行处理。

图1同时示出了图像采集卡100的结构，图像采集卡100可以包括：第一接口110，图像信号转换电路120和第二接口130。

第一接口110外接高速相机，内接图像信号转换电路120，接收高速相机输出的图像信号，将该图像信号传送给图像信号转换电路120；

第一接口110可以为现有技术中与高速相机相接的图像采集卡的接口，如MDR(英文全称为Mini D Ribbon)26接口，第一接口110只要能够接收高速相机输出的高速图像信号即可，对于第一接口的具体接口类型，本实用新型实施例并不设限。若第一接口110选用MDR26接口，则高速相机处于FULL模式或Medium模式时，所使用的MDR26接口数目为2个，高速相机处于Base模式时，所使用的MDR26接口数目为1个。

图像信号转换电路120分别与第一接口110和第二接口130相连，将第一接口110接收的图像信号由串行的LVDS信号转换为FPGA处理器200能够处理的并行的TTL信号或CMOS信号，将转换后的图像信号传送给第二接口130；

图像信号转换电路120可以选用DS90CR288A芯片，进行图像信号的信号转换。当高速相机处于FULL模式，Medium模式和Base模式时，所选用的DS90CR288A芯片的数量分别为3片，2片及1片。

第二接口130分别与图像信号转换电路120，和FPGA处理器200相连，将经图像信号转换电路120转换后的图像信号传送给FPGA处理器200；

第二接口130为本实用新型实施例图像采集卡的图像信号输出接口，其不同于现有技术中图像采集卡的图像信号输出接口，现有技术中图像采集卡将采集到的图像信号传送给主机，因此现有技术中与主机相连的图像采集卡的输出接口一般为标准的PICE(Peripheral Component Interconnect Express，目前标准的与计算机进行连接的总线和接口标准)接口，而本实用新型实施例中图像采集卡100不与主机相连，图像采集卡100将采集到的图像信号传送给FPGA处理器200，因此图像采集卡100的第二接口130应选用能够与FPGA处理器200相适应的接口，实现转换后的图像信号至FPGA处理器200的传输。第一接口可以选用RGI(Ramon General Interface，镭目通用接口)接口。

图1同时示出了FPGA处理器200的结构，FPGA处理器200可以包括：第三接口210，与第三接口相连的图像信号处理电路220。

第三接口210分别与图像采集卡100的第二接口130，和图像信号处理电路220相连，接收图像采集卡100传送给FPGA处理器200的经过信号转换的图像信号；

图像信号处理电路220与第三接口210相连，将第三接口210接收的经过信号转换的图像信号进行并行处理；

图像信号处理电路220对图像信号进行并行处理的内容可以包括：图像特征、图像缺陷的分析及图像坐标的计算等，并行处理的具体内容可根据图像信号处理电路220预置的图像处理算法而决定，该图像处理算法可以通过FPGA处理器加载的驱动程序写入，该驱动程序可以使用VHDL(Very-High-Speed Integrated Circuit Hardware Description Language，超高速集成电路硬件描述语言)语言描述，该驱动程序可以配置成符合PLB(ProcessorLocal Bus，处理器局部总线)或OPB(On-chip Peripheral Bus，片上外围总线)总线接口规范的IP(Intellectual Property core，知识产权核)核，作为FPGA处理器中MicroBlaze软核或PowerPC(英文全称为Performance Optimized WithEnhanced RISC Personal Computer，一种RISC架构的CPU，RISC的英文全称为Reduced Instruction Set Computer，中文简称为精简指令集计算机)硬核的从设备。

本实用新型实施例提供的图像处理装置，不再使用现有的与高速相机配套的图像采集卡进行图像信号的采集，而是设计出能够与FPGA处理器配合使用的图像采集卡，图像采集卡采集的图像信号经过高速信号向低速信号的转换后，传输给FPGA处理器，由FPGA处理器对经过信号转换的图像信号进行并行处理，实现了对高速相机输出的Gbps级别的图像信号的处理，同时采用硬件形式实现了图像信号的处理，图像信号的处理不再依赖于主机的操作系统，保证了图像信号处理的可靠性。

图2为本实用新型实施例提供的图像处理装置的另一结构示意图，结合图1与图2所示，图2所示图像处理装置还包括：设置于图像采集卡100内的控制信号转换电路140，设置于图像采集卡100内的电源滤波隔离电路150，和设置于FPGA处理器200内的双口内存(dual-port RAM)电路230。

控制信号转换电路140分别与第一接口110和第二接口130相连，接收FPGA处理器200通过第二接口130输送至图像采集卡100内的控制信号，将该控制信号由并行的TTL信号或CMOS信号转换为串行的LVDS信号，将转换后的控制信号传送给第一接口110，通过第一接口110传送给高速相机；

控制信号转换电路140可以选用DS90LV047和DS90LV019芯片；

需要说明的是，本实用新型实施例中高速相机与FPGA处理器之间，可以有状态信号和控制信号的交互，如高速相机可向FPGA处理器发送状态信号，指示高速相机当前温度、行频、像素时钟、工作模式等参数，以使FPGA处理器更好的进行图像信号的处理；FPGA处理器可以向高速相机发送控制信号，设置其行频、像素时钟、工作模式、增益等来达到高速相机的控制和调试；FPGA处理器向高速相机发送的控制信号，可通过FPGA处理器加载的驱动程序进行配置。

当高速相机通过图像采集卡100向FPGA处理器200发送状态信号时，第一接口110可以接收该状态信号，控制信号转换电路140对第一接口接收的状态信号进行信号转换，由串行的LVDS信号转换为并行的TTL信号或CMOS信号，将转换后的信号通过第二接口130传送给FPGA处理器200；当FPGA处理器200通过图像采集卡100向高速相机发送控制信号时，第二接口130可以接收该控制信号，控制信号转换电路140可以实现控制信号由低速向高速的转换，将第二接口130接收的控制信号由并行的TTL信号或CMOS信号转换为串行的LVDS信号，将转换后的信号通过第一接口110传送给高速相机。

图像信号转换电路120内设置有PLL(Phase Locked Loop，锁相回路)，PLL用于提取图像信号转换电路120中的像素时钟信号，电源滤波隔离电路150分别与所述PLL的电源和图像采集卡100的工作电源相连，将所述工作电源去耦和滤波，将去耦和滤波后的工作电源提供给所述PLL的电源。其中，图像采集卡100的工作电源可从第二接口130接入，电源滤波隔离电路150可采用磁珠隔离的方式将去耦和滤波后的工作电源提供给所述PLL的电源。电源滤波隔离电路150，所述工作电源和所述PLL的电源的这种连接方式，可以使得图像采集卡承载的像素时钟稳定倍增。

双口内存电路230分别与第三接口210和图像信号处理电路220相连，将第三接口210接收的经过信号转换的图像信号进行缓存处理，将缓存后的图像信号传送给图像信号处理电路220，以便图像信号处理电路220对接收的图像信号进行并行处理；

双口内存电路230对第三接口210接收的图像信号的缓存可采用乒乓操作方式进行。

本实用新型实施例图像处理装置的图像采集卡100和FPGA处理器200可以为板卡结构，图像采集卡100和FPGA处理器200可以集成在同一张板卡中，两者也可以相互插接，实现不同类型的FPGA处理器与图像采集卡的配合使用，做到即插即用。

本实用新型实施例还提供一种图像处理系统，包括上述所述的图像处理装置，及与上述所述的图像处理装置相连，接收并行处理后的图像信号的主机。本实用新型实施例中主机用于存储并行处理后的图像信号，及对并行处理后的图像信号进行一些简单处理，本实用新型实施例对于主机的配置并无要求。

图像处理装置与主机间相连的接口可以为PCIE接口。

本实用新型实施所提供的图像处理装置及系统可以应用于热轧钢坯表面质量在线检测。

本实用新型实施例提供的图像处理装置采用图像采集卡与FPGA处理器相配合的方式实现了对高速相机输出的Gbps级别的图像信号的处理，实现了图像信号处理的硬件实现。经测试，本实用新型实施例所提供的图像处理装置在高速相机为Full模式时，所能承载的像素时钟高达80MHZ，所能承载的图像信号传输速率高达5.12Gbps。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种图像处理装置，其特征在于，包括：图像采集卡和现场可编程门列阵FPGA处理器；

所述图像采集卡包括：

接收高速相机输出的图像信号的第一接口；

所述FPGA处理器包括：

2.根据权利要求1所述的图像处理装置，其特征在于，所述图像采集卡还包括：

3.根据权利要求1所述的图像处理装置，其特征在于，所述第二接口为镭目通用接口RGI接口。

4.根据权利要求1所述的图像处理装置，其特征在于，所述图像信号转换电路包括：锁相回路PLL；

所述图像采集卡还包括：

5.根据权利要求1所述的图像处理装置，其特征在于，所述FPGA处理器还包括：

6.根据权利要求1所述的图像处理装置，其特征在于，所述图像采集卡与所述FPGA处理器为板卡结构，所述图像采集卡与所述FPGA处理器相插接。

7.一种图像处理系统，其特征在于，包括：

如权利要求1至6任一项所述的图像处理装置；

与所述图像处理装置相连，接收并行处理后的图像信号的主机。