CN206611519U

CN206611519U - 一种高速实时图像采集传输系统

Info

Publication number: CN206611519U
Application number: CN201720348502.2U
Authority: CN
Inventors: 王红亮; 陈波; 陈一波; 熊继军; 刘文怡; 王柳明; 王朝杰; 胡晓峰; 卢振国; 曹京胜; 吕云飞; 曲皎; 童飞; 童一飞
Original assignee: North University of China
Current assignee: North University of China
Priority date: 2017-04-05
Filing date: 2017-04-05
Publication date: 2017-11-03
Anticipated expiration: 2027-04-05

Abstract

本实用新型属于视频监控领域，具体涉及一种高速实时图像采集传输系统，包括图像采集模块，图像处理控制模块，千兆以太网传输模块、USB传输模块和电源管理模块；图像采集模块与图像处理控制模块连接；图像处理控制模块包括图像采集控制单元、数据缓存单元、图像数据编帧控制单元、千兆以太网控制单元和USB控制单元，图像采集控制单元与图像采集模块和数据缓存单元连接，数据缓存单元与图像数据编帧控制单元连接，图像编帧控制单元与千兆以太网控制单元和USB控制单元分别连接，千兆以太网控制单元和USB控制单元分别与千兆以太网传输模块和USB传输模块连接。本实用新型具有图像数据高速传输能力，可以通过千兆以太网接口与计算机之间实现远程高速通信。

Description

一种高速实时图像采集传输系统

技术领域

本实用新型涉及视频监控领域，具体涉及一种高速实时图像采集传输系统。

背景技术

在视频监控、工业自动化生产线、大规模农业管理、航空航天与国防等相关领域中，实时图像数字信号的采集传输速率，直接决定图像处理效果，影响着系统性能与图像处理结果。随着我国相关领域的迅速发展，设备性能不断提高，同时设备复杂程度也在迅猛增加。只有以最低延时完成图像采集传输才能尽可能提高图像采集传输速率，保证图像处理效果满足设备要求。因此，需要研制一种高速图像采集设备以满足对相关设备的测试要求。

目前国内图像采集处理方面的研究进展很大，在实时获取图像数据方面虽然有功能类似的设备，但是设备的通用性不好，数据传输速率不够大，设备指标性能无法满足相关测试需求。因此，对高速图像采集与传输设备提出了需求。因此，急需提出一种可以实现高速实时图像采集与传输的图像采集传输系统。

实用新型内容

为了解决当前图像采集传输系统延时过长的问题，满足测试装备对功能全面、传输速率高的图像采集系统的要求，本实用新型提供了一种集实时图像数据采集、图像数据处理和高速速率传输于一体的高速实时图像采集系统。

为了解决上述技术问题，本实用新型采用的技术方案为：一种高速实时图像采集传输系统，包括图像采集模块，图像处理控制模块，千兆以太网传输模块、USB传输模块和电源管理模块；所述图像采集模块与图像处理控制模块连接，用于采集实时图像数据，并传输给所述图像处理控制模块；所述图像处理控制模块包括图像采集控制单元、数据缓存单元、图像数据编帧控制单元、千兆以太网控制单元和USB控制单元，图像采集控制单元与图像采集模块和数据缓存单元连接，数据缓存单元与图像数据编帧控制单元连接，图像数据编帧控制单元与千兆以太网控制单元和USB控制单元分别连接，千兆以太网控制单元和USB控制单元分别与千兆以太网传输模块和USB传输模块连接；所述USB传输模块包括USB接口芯片以及USB接口，所述千兆以太网传输模块包括千兆以太网PHY接口芯片和RJ45以太网接口；所述电源管理模块用于给所述图像采集传输系统供电。

所述图像采集模块包括图像传感器、模组配置电路、模组连接器，所述模组连接器上设置有SCCB接口以及DVP接口，所述图像采集模块通过SCCB接口与DVP接口与图像处理控制模块连接。

所述图像传感器为500万像素级的CMOS图像传感器OV5640。

所述图像采集控制单元包括寄存器配置单元和接口控制单元，所述图像数据编帧控制单元包括图像数据与像素转换单元和图画编帧处理单元；所述寄存器配置单元用于通过SCC总线配置摄像头寄存单元，所述接口控制单元用于通过DVP总线实现与图像采集模块的对接，并根据随路时钟完成图像数据采集。

所述图像处理控制模块为FPGA现场可编程门阵列芯片，所述图像采集传输系统还包括DDR3 SODIMM存储芯片，所述DDR3 SODIMM存储芯片的输入端与图像数据编帧控制单元连接，所述DDR3 SODIMM存储芯片的输出端与千兆以太网控制单元和USB控制单元连接，所述DDR3 SODIMM存储芯片的控制端与所述FPGA现场可编程门阵列芯片内置的DDR3控制器IP软核、以及MCB硬核连接。

所述图像处理控制模块为FPGA现场可编程门阵列芯片，所述千兆以太网PHY接口芯片通过引脚TXD、引脚GTX_CLK 、引脚RXD、引脚TXEN、引脚RXDV与所述FPGA现场可编程门阵列芯片连接。

所述图像处理控制模块为FPGA现场可编程门阵列芯片，所述USB接口芯片通过DATA 数据总线、CLK 接口时钟线、FLAGA 可编程标志信号线、FLAGB 满标志信号线、以及FLAGC 空标志信号线与所述FPGA现场可编程门阵列芯片连接。

本实用新型与现有技术相比具有以下有益效果：本实用新型的高速实时图像采集传输系统，包括图像采集模块，图像处理控制模块，千兆以太网传输模块、USB传输模块和电源管理模块，不仅可以实时实现高速图像数据的采集与处理，同时，该图像采集传输系统还具有图像数据高速传输能力，可以通过千兆以太网接口与计算机之间实现远程高速通信，最高图像数据采集速率可以达到30fps，最大图像分辨率为1280×960Pixels，最大传输带宽可达到600Mbps。此外，高速实时图像采集传输系统还可以通过USB传输模块将图像数据从本地直接导出，便于上位机对图像数据进行二次开发。

附图说明

图1为本实用新型实施例提出的一种高速实时图像采集传输系统的结构示意图；

图2为图像采集模块的原理图；

图3为图像处理控制模块的结构示意图；

图4为千兆以太网传输模块与图像处理控制模块的连接示意图；

图5为USB接口芯片与图像处理控制模块的连接示意图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例；基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

如图1所示，本实用新型实施例提出了一种高速实时图像采集传输系统，包括图像采集模块1，图像处理控制模块2，千兆以太网传输模块3、USB传输模块4和电源管理模块5；所述图像采集模块1与图像处理控制模块2连接，用于采集实时图像数据，并传输给所述图像处理控制模块；所述图像处理控制模块2包括图像采集控制单元21、数据缓存单元22、图像数据编帧控制单元23、千兆以太网控制单元24和USB控制单元25，图像采集控制单元21与图像采集模块1和数据缓存单元22连接，数据缓存单元22与图像数据编帧控制单元23连接，图像编帧控制单元23与千兆以太网控制单元24和USB控制单元25分别连接，千兆以太网控制单元24和USB控制单元25分别与千兆以太网传输模块3和USB传输模块4连接；所述USB传输模块4包括USB接口芯片41以及USB接口42，所述千兆以太网传输模块3包括千兆以太网PHY接口芯片31和RJ45以太网接口32；所述电源管理模块5包括超低噪声模块51和终端稳压器52，用于给所述图像采集传输系统提供稳定电源，保证高速电路板可以稳定工作。

其中，本实用新型实施例的信号传输流程具体为：上位机通过千兆以太网传输模块3将命令发送给千兆以太网控制单元24，千兆以太网控制单元24对上位机传送的命令进行解析后，传输给图像采集控制单元21，图像采集控制单元21根据命令，控制图像采集模块1进行图像采集；图像采集模块1采集到的图像数据，通过图像采集控制单元21传输到数据缓存单元22进行实时缓存，此外，图像数据还经图像编帧控制单元23进行图像编帧处理后，再经千兆以太网控制单元24进行数据打包，并通过千兆以太网传输模块3传输到上位机，进行数据分析。此外，数据缓存单元22存储的图像数据，还可以通过USB控制单元传输到USB传输模块，并经USB传输模块，输出到本地上位机进行存储分析。

进一步地，如图2所示，所述图像采集模块1包括图像传感器11、模组配置电路12和模组连接器13，所述模组连接器上设置有SCCB接口以及DVP接口，所述图像采集模块通过SCCB接口与DVP接口与图像处理控制模块2连接。

进一步地，所述图像传感器为500万像素级的CMOS图像传感器OV5640。

进一步地，如图3所示，所述图像采集控制单元21包括寄存器配置单元211和接口控制单元212，所述图像数据编帧控制单元23包括图像数据与像素转换单元和图画编帧处理单元；所述寄存器配置单元211用于通过SCC总线配置摄像头相关寄存单元，所述接口控制单元212用于通过DVP总线实现与图像采集模块1的对接，并根据随路时钟完成图像数据采集，图像采集DVP接口输出位宽位8位，图像采集模块1输出图像格式配置为RGB565，因此每采集两次数据代表一个像素点，经FIFO将图像数据由宽位8为转换为宽位16位后，通过图像数据与像素转换单元将图像数据转换为像素，然后再经过图画编帧处理单元对图像行列信息编帧，编帧后的图像数据可以通过千兆以太网控制单元上传至计算机或上位机。

进一步地，所述图像处理控制模块为FPGA现场可编程门阵列芯片，如图3所示，所述图像采集传输系统还包括DDR3 SODIMM存储芯片6，所述DDR3 SODIMM存储芯片6的输入端通过DDR3缓存操作单元26与图像数据编帧控制单元23连接，所述DDR3 SODIMM存储芯片的输出端与千兆以太网控制单元和USB控制单元连接，所述DDR3缓存操作单元26具体可以为所述FPGA现场可编程门阵列芯片内置的DDR3控制器IP软核、以及MCB硬核。图像数据编帧控制单元23进行编帧处理后的图像数据，可以通过DDR3 SODIMM存储芯片6进行数据缓存。通过将FPGA内置的DDR3控制器IP软核（MIG核）、以及MCB硬核（内存控制块）可以完成对DDR3SODIMM存储芯片6的操作实现高速数据的缓存，这里为了实现高效数据缓存，可以将DDR3存储芯片均分为四个存储区域，若存储芯片的容量为1GB，则四个存储区域的地址分别为0～9999999,10000000～19999999，20000000～29999999，30000000～39999999。在执行乒乓操作时首先写入第一区域，第一区域写满后开始读第一区域同时开始写第二区域，依次按顺序读写，DDR3控制器的读地址和写地址不会重叠，组成乒乓结构，完成乒乓操作。这样可以极大提高缓存效率，读取的图像数据不会交叉，有效解决运动图像变化时的拖影现象。

进一步地，所述图像处理控制模块为FPGA现场可编程门阵列芯片，如图4所示，所述千兆以太网PHY接口芯片31通过引脚TXD、引脚GTX_CLK 、引脚RXD、引脚TXEN、引脚RXDV与所述FPGA现场可编程门阵列芯片连接。

进一步地，所述图像处理控制模块为FPGA现场可编程门阵列芯片，所述USB接口芯片41通过DATA 数据总线、CLK 接口时钟线、FLAGA 可编程标志信号线、FLAGB 满标志信号线、以及FLAGC 空标志信号线与所述FPGA现场可编程门阵列芯片连接。

本实施例提供的一种高速实时图像采集传输系统，最高有效图像帧速率为30fps、分辨率为1280×960Pixels的色彩视频图像，具有优秀的图像采集效果，尤其是对于运动目标采集，回传图像实时效果优异，最大延时不超过1ms，图像分变率完全满足图像处理要求。本实施例的高速实时图像采集传输系统将图像帧与帧之间的延时降低至毫秒级，千兆以太网传输模块的传输带宽完全满足500万像素级，30帧速率传输要求，最大有效带宽可达600Mbps，便于图像实时传输降低图像延时。USB2.0传输模块的传输带宽完全满足500万像素级传输要求，20帧速率传输要求，最大有效带宽可达400Mbps，便于图像实时传输降低图像延时。能够为实时获取高速图像数据和进行图像数据分析提供保障，为装备性能测试提供数据支持，可以提高用户的工作效率，其能够满足毫秒级图像延时需求，满足常规生产生活中的大部分图像处理需求。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims

1.一种高速实时图像采集传输系统，其特征在于，包括图像采集模块，图像处理控制模块，千兆以太网传输模块、USB传输模块和电源管理模块；所述图像采集模块与图像处理控制模块连接，用于采集实时图像数据，并传输给所述图像处理控制模块；所述图像处理控制模块包括图像采集控制单元、数据缓存单元、图像数据编帧控制单元、千兆以太网控制单元和USB控制单元，图像采集控制单元与图像采集模块和数据缓存单元连接，数据缓存单元与图像数据编帧控制单元连接，图像数据编帧控制单元与千兆以太网控制单元和USB控制单元分别连接，千兆以太网控制单元和USB控制单元分别与千兆以太网传输模块和USB传输模块连接；所述USB传输模块包括USB接口芯片以及USB接口，所述千兆以太网传输模块包括千兆以太网PHY接口芯片和RJ45以太网接口；所述电源管理模块用于给所述图像采集传输系统供电。

2.根据权利要求1所述的一种高速实时图像采集传输系统，其特征在于，所述图像采集模块包括图像传感器、模组配置电路、模组连接器，所述模组连接器上设置有SCCB接口以及DVP接口，所述图像采集模块通过SCCB接口与DVP接口与图像处理控制模块连接。

3.根据权利要求2所述的一种高速实时图像采集传输系统，其特征在于，所述图像传感器为500万像素级的CMOS图像传感器OV5640。

4.根据权利要求1所述的一种高速实时图像采集传输系统，其特征在于，所述图像采集控制单元包括寄存器配置单元和接口控制单元，所述图像数据编帧控制单元包括图像数据与像素转换单元和图画编帧处理单元；所述寄存器配置单元用于通过SCC总线配置摄像头寄存单元，所述接口控制单元用于通过DVP总线实现与图像采集模块的对接，并根据随路时钟完成图像数据采集。

5.根据权利要求1所述的一种高速实时图像采集传输系统，其特征在于，所述图像处理控制模块为FPGA现场可编程门阵列芯片，所述图像采集传输系统还包括DDR3 SODIMM存储芯片，所述DDR3 SODIMM存储芯片的输入端与图像数据编帧控制单元连接，所述DDR3SODIMM存储芯片的输出端与千兆以太网控制单元和USB控制单元连接，所述DDR3 SODIMM存储芯片的控制端与所述FPGA现场可编程门阵列芯片内置的DDR3控制器IP软核、以及MCB硬核连接。

6.根据权利要求1所述的一种高速实时图像采集传输系统，其特征在于，所述图像处理控制模块为FPGA现场可编程门阵列芯片，所述千兆以太网PHY接口芯片通过引脚TXD、引脚GTX_CLK 、引脚RXD、引脚TXEN、引脚RXDV与所述FPGA现场可编程门阵列芯片连接。

7.根据权利要求1所述的一种高速实时图像采集传输系统，其特征在于，所述图像处理控制模块为FPGA现场可编程门阵列芯片，所述USB接口芯片通过DATA 数据总线、CLK 接口时钟线、FLAGA 可编程标志信号线、FLAGB 满标志信号线、以及FLAGC 空标志信号线与所述FPGA现场可编程门阵列芯片连接。