CN208623759U - 一种摄像头接口转换装置 - Google Patents

Abstract

本申请公开一种摄像头接口转换装置，用以解决现有技术中对MIPI CSI接口进行转换时，无法满足MIPI CSI接口数量和传输速率的需求。包括：至少一个接口转换单元，每个接口转换单元包括：物理层模块，用于接收来自一个图像传感器的电平信号；移动工业处理器接口(MIPI)摄像头接口(CSI)接口模块，用于将来自物理层模块的电平信号解析为串行的MIPI CSI数据信号；转换模块，用于将来自MIPI CSI接口模块的串行的MIPI CSI数据信号转换成并行的互补金属氧化物半导体(CMOS)信号或者低压差分信号(LVDS)。

Description

一种摄像头接口转换装置

技术领域

本申请涉及摄像头领域，特别涉及一种摄像头接口转换装置。

背景技术

随着机器视觉的应用越来越广泛，对图像获取和图像处理的需求也越来越高。同一个处理平台(可以是服务器、也可以是嵌入式处理器)要求接入的图像传感器(例如cmossensor)的数量越来越多，要求cmos sensor的输出分辨率(也即cmos sensor输出图像的宽与高)越来越大，以及要求cmos sensor输出的帧率(也即cmos sensor每秒钟输出的图片数量)也越来越高。

目前cmos sensor的输出接口大多是移动工业处理器接口(Mobile IndustryProcessor Interface，MIPI)摄像头接口(Camera Serial Interface，CSI)。对MIPI CSI信号进行处理，通常包括两种方式：第一种，具有MIPI CSI接口的嵌入式设备直接对MIPI信号进行处理；第二种，通过接口转换设备对MIPI CSI信号进行转换，通过通用串行总线(Universal Serial Bus，USB)、以太网、高速外围设备互联标准(Peripheral ComponentInterconnect Express，PCIe)等接口将转换后的数据信号发送给其它处理器。

在上述第一种方式中，嵌入式设备中通常只有一至两个MIPI CSI接口，无法满足接入越来越多的图像传感器的需求，如果将已有的MIPI CSI接口扩展成多个接口，将无法满足传输速率的需求。

在上述第二种方式中，对MIPI CSI信号进行转换，通常采用如下方案：使用具有MIPI CSI接口，但是没有物理层例如D-PHY接口的现场可编程门阵列(Field ProgrammableGate Array，FPGA)芯片，使用电阻网络代替D-PHY接口。但是电阻网络的带宽不高，通常只能在800Mbps速率以下。这种方案无法满足越来越高的图像传输速率要求。

可见，现有技术中对MIPI CSI接口进行转换时，无法满足MIPI CSI接口数量和传输速率的需求。

实用新型内容

有鉴于此，本申请提供了一种摄像头接口转换装置，用以解决现有技术中对MIPICSI接口进行转换时，无法满足MIPI CSI接口数量和传输速率的需求。

根据本申请的一个方面，提供了一种摄像头接口转换装置，包括：至少一个接口转换单元，每个接口转换单元包括：

物理层模块，用于接收来自一个图像传感器的电平信号；

移动工业处理器接口(MIPI)摄像头接口(CSI)接口模块，用于将来自物理层模块的电平信号解析为串行的MIPI CSI数据信号；

转换模块，用于将来自MIPI CSI接口模块的串行的MIPI CSI数据信号转换成并行的互补金属氧化物半导体(CMOS)信号或者低压差分信号(LVDS)。

根据本申请提供的摄像头接口转换装置，在该装置中设置至少一个接口转换单元，每个接口转换单元中包括物理层模块、MIPI CSI接口模块、以及转换模块，每个接口转换单元通过物理层模块和MIPI CSI接口模块接收来自一个图像传感器的串行的MIPI CSI信号，转换模块将串行的MIPI CSI信号转换为并行的CMOS信号或者LVDS信号，并将并行的CMOS信号或者LVDS信号发送出去。也即该装置可以提供一个或者多个MIPI CSI接口，并且将串行的MIPI CSI信号转换为相应的并行的CMOS信号或者LVDS信号，并行的CMOS信号或者并行的LVDS信号能达到较高的传输速率。从而本申请提供的装置能够满足对MIPI CSI信号进行转换时的MIPI CSI接口数量和传输速率的需求。

附图说明

附图用来提供对本申请的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请，并不构成对本申请的限制。

图1为本申请实施例提供的摄像头接口转换装置的结构框图；

图2为图1中物理层模块的结构框图；

图3为图1中MIPI CSI接口模块的结构框图；

图4为图1中的转换模块的结构框图；

图5为图1中的转换模块的另一种结构框图；

图6为通过FPGA实现的摄像头接口转换装置的结构示意图；

图7为通过FPGA实现的摄像头接口转换装置的另一种结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

在现有技术中，对MIPI CSI接口进行转换时，保证较高的传输速率时，能够接入的MIPI CSI接口的数量受到限制，扩展多个MIPI CSI接口时，无法满足数据传输的速率要求。从而对MIPI CSI接口进行转换时，无法有效地同时满足MIPI CSI接口数量和传输速率的需求。

本申请针对该问题，提供了一种摄像头接口转换装置。在该装置中设置至少一个接口转换单元，每个接口转换单元中包括物理层模块、MIPI CSI接口模块、以及转换模块，每个接口转换单元通过物理层模块和MIPI CSI接口模块接收来自一个图像传感器的串行的MIPI CSI信号，转换模块将串行的MIPI CSI信号转换为并行的CMOS信号或者LVDS信号，并将并行的CMOS信号或者LVDS信号发送出去。也即该装置可以提供一个或者多个MIPI CSI接口，并且将串行的MIPI CSI信号转换为相应的并行的CMOS信号或者LVDS信号，并行的CMOS信号或者并行的LVDS信号能达到较高的传输速率。从而本申请提供的装置能够满足对MIPI CSI信号进行转换时的MIPI CSI接口数量和传输速率的需求。

下面通过实施例和附图对本申请的技术方案进行说明。

图1示出了本申请实施例提供的摄像头接口转换装置的结构，包括至少一个接口转换单元T1、T2、……、Ti、……Tn，每个接口转换单元的结构都相同，一个接口转换单元Ti包括：

物理层模块11，用于接收来自一个图像传感器的电平信号；

MIPI CSI接口模块12，用于将来自物理层模块的电平信号解析为串行的MIPI CSI信号；

转换模块13，用于将来自MIPI CSI接口模块的串行的MIPI CSI信号转换成并行的互补金属氧化物半导体(CMOS)信号或者低压差分信号(LVDS)。

其中，如图2所示，物理层模块11可以包括一个时钟通道111和至少一个数据通道112。

时钟通道111用于传输时钟信号；具体地，一个时钟通道111包括一对差分时钟链路CLK+、CLK-，用于传输一对差分时钟信号。

数据通道112用于传输接收到的电平信号；具体地，一个数据通道包括一对差分数据链路DATAN+、DATAN-，用于传输接收到的差分电平信号。

如图3所示，MIPI CSI接口模块12包括：一个时钟通道121、CSI协议模块122和至少一个数据通道123；其中，根据MIPI CSI协议，MIPI CSI接口模块12最多配置四个数据通道。一个数据通道包括一对差分数据链路DATAN+、DATAN-。

时钟通道121用于传输时钟信号；具体地，一个时钟通道121包括一对差分时钟链路CLK+、CLK-，用于传输一对差分时钟信号。

CSI协议模块122用于根据CSI协议将来自物理层模块11的电平信号解析为串行MIPI CSI信号；

数据通道123用于通过差分信号传输CSI协议模块122解析得到的串行MIPI CSI信号；具体地，一个数据通道123包括一对差分数据链路DATAN+、DATAN-，用于通过一对差分信号传输串行MIPI CSI信号。

如图4和图5所示，转换模块13中的转换子模块131可以根据图1所示装置连接的下游图像处理设备的数据信号格式以及已有协议，将串行的MIPI CSI信号转换为CMOS信号或者LVDS信号。例如当下游设备的数据信号格式为CMOS信号时，转换子模块131将MIPI CSI信号转为CMOS信号；当下游设备的数据信号格式为LVDS信号时，转换子模块131将MIPI CSI信号转换为LVDS信号。在下游图像处理设备使用其它的视频流信号的情况下，转换子模块131还可以将MIPI CSI信号转换为其它的视频流信号。本申请这里不做具体限定。

根据转换得到的数据信号的不同，转换模块13可以包括不同的结构。

根据实际应用的需求，转换模块13将MIPI CSI信号转换为CMOS信号，转换模块13可以设置为如下的结构一；转换模块13将MIPI CSI信号转换为LVDS信号，转换模块13可以设置为如下的结构二。

结构一、如图4所示，转换模块13包括：转换子模块131、时钟输入端口132、至少一个数据输入端口133、时钟信号(PCLK)输出端口141、帧有效信号(FV)输出端口142、行有效信号(LV)输出端口143、多个数据(DATA0……DATAN)输出端口144。

时钟输入端口132，用于接收输入时钟信号；

数据输入端口133，用于接收来自MIPI CSI接口模块的串行MIPI CSI信号；

转换子模块131，用于将串行MIPI CSI信号转换为并行的CMOS信号；

时钟信号输出端口141，用于生成输出时钟(PCLK)信号；

帧有效信号输出端口142，用于输出CMOS信号中的帧有效(FV)信号；

行有效信号输出端口143，用于输出CMOS信号中的行有效(LV)信号。

数据输出端口144，用于输出并行CMOS信号中相应位的数据(DATA0……DATAN)信号。

需要说明的是，根据实际应用场景中信号传输和应用的需求，还可以在转换模块13中设置传输其它信号的端口，本申请这里不做限定。

结构二、如图5所示，转换模块13包括：转换子模块131、时钟输入端口132、至少一个数据输入端口133、一对时钟信号(PCLK)输出端口141p、141n，一对帧有效信号(FV)输出端口142p、142n，一对行有效信号(LV)输出端口143p、143n，多对数据(DATA0p、DATA0n……DATANp、DATANn)信号输出端口144p、144n。

时钟输入端口132，用于接收输入时钟信号；

数据输入端口133，用于接收来自MIPI CSI接口模块的串行MIPI CSI信号；

转换子模块131，用于将串行MIPI CSI信号转换为并行的LVDS信号；

一对时钟信号输出端口141p、141n，用于输出LVDS信号中的一对输出时钟(PCLKp、PCLKn)信号；

一对帧有效信号输出端口142p、142n，用于输出LVDS信号中的一对帧有效(FVp、FVn)信号；

一对行有效信号输出端口143p、143n，用于输出LVDS信号中的一对行有效(LVp、LVn)信号。

一对数据输出端口144p、144n，用于输出并行LVDS数据信号中一对相应位的数据(DATANp、DATANn)信号。

通过本申请实施例提供的如上所述的装置，该装置可以提供一个或者多个MIPICSI接口，并且将串行的MIPI CSI信号转换为相应的并行的CMOS信号或者LVDS信号，并行的CMOS信号或者并行的LVDS信号能达到较高的传输速率。从而本申请提供的装置能够满足对MIPI CSI信号进行转换时的MIPI CSI接口数量和传输速率的需求，能够解决现有技术中对MIPI CSI接口进行转换时，无法满足MIPI CSI接口数量和传输速率的需求的问题。

如图1所示的摄像头接口转换装置，可以通过一个FPGA芯片实现，该FPGA芯片具有物理层例如D-PHY接口和MIPI CSI接口。通过FPGA芯片实现图1所示的装置。

图6示出了通过FPGA实现上述结构一的摄像头接口转换装置的结构框图，该转换装置向外部提供输入输出接口，通过输入接口接收MIPI CSI信号，其内部电路对接收到的MIPI CSI信号进行转换得到CMOS信号，并将CMOS信号通过输出接口输出。

其中，输入接口包括输入时钟端口21、输入数据端口22，输出接口包括时钟信号(PCLK)输出端口23、帧有效信号(FV)输出端口24、行有效信号(LV)输出端口25、数据(DATA0……DATAN)输出端口26。

图7示出了通过FPGA实现上述结构二的摄像头接口转换装置的结构框图，该转换装置向外部提供输入输出接口，通过输入接口接收MIPI CSI信号，其内部电路对接收到的MIPI CSI信号进行转换得到LVDS信号，并将LVDS信号通过输出接口输出。

其中，输入接口包括输入时钟端口31、输入数据端口32，一对时钟信号(PCLK)输出端口33p、33n，一对帧有效信号(FV)输出端口34p、34n，一对行有效信号(LV)输出端口35p、35n，多对数据(DATA0p、DATA0n、……DATANp、DATANn)信号输出端口36p、36n。

通过FPGA实现本申请实施例提供的摄像头接口转换装置，可以实现MIPI CSI信号的有效、高速的传输。并且，由于FPGA的封装尺寸很小，尺寸通常为3毫米*3毫米，且FPGA芯片功耗低、散热小，通过FPGA实现的摄像头接口转换装置能够应用在接口转换装置的布局空间有限的应用场景中，例如自动驾驶车辆中。从而使得本申请实施例提供的摄像头接口转换装置具有广泛的应用场景。

在另外一些实施例中，基于图1所示的装置，还可以根据实际连接的下游设备的传输带宽需求，来灵活地配置转换模块13中输出时钟的频率和输出数据端口的数量。

具体地，转换模块13的输出时钟频率与输出数据端口数量的乘积，与转换模块13接收到的MIPI CSI信号的时钟频率和数据位宽的乘积相同。通过该特征，可以保证本申请实施例提供的装置进行有效的数据传输。

一方面，在输出时钟的频率受限的情况下，可以在转换模块13中增加输出数据的位宽。

例如，在转换模块13转换得到的信号为CMOS信号、转换模块13为上述结构一时，通常输出时钟PCLK不高于100MHZ，当输入的MIPI CSI信号的输入时钟为200MHZ，位宽为8位的情况下，可以增加输出数据的位宽，也即可以将输出数据位宽设置为16位，这样可以保证输入数据和输出数据的有效传输。

另一方面，增加输出数据位宽就会占用更多的接口资源，在接口资源不丰富的处理器中，也可以调高输出时钟PCLK的频率，以减少输出数据位宽。

例如，转换模块13转换得到的信号为LVDS信号、转换模块13为上述结构二时，当MIPI CSI输入时钟为200MHZ，输入数据位宽为8位的情况下，如果输出时钟PCLK同样为200MHZ，输出数据位宽也可以同样设置为8位；如果输出数据位宽为4位，可以将输出时钟PCLK设置为400MHZ。

从而可见，通过灵活自由地设置输出时钟的频率和输出数据的位宽，使得本申请实施例提供的装置适应于多种实际应用场景，并保证对输出信号进行有效的传输。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (9)

1.一种摄像头接口转换装置，其特征在于，包括至少一个接口转换单元，每个接口转换单元包括：

物理层模块，用于接收来自一个图像传感器的电平信号；

移动工业处理器接口MIPI摄像头接口CSI接口模块，用于将来自物理层模块的电平信号解析为串行的MIPI CSI数据信号；

转换模块，用于将来自MIPI CSI接口模块的串行的MIPI CSI数据信号转换成并行的互补金属氧化物半导体CMOS信号或者低压差分信号LVDS。

2.根据权利要求1所述的装置，其特征在于，物理层模块包括：一个时钟通道和至少一个数据通道；其中，

时钟通道用于传输时钟信号；

数据通道用于传输接收到的电平信号。

3.根据权利要求2所述的装置，其特征在于，在物理层模块中，一个时钟通道包括一对差分时钟链路CLK+、CLK-，用于传输一对时钟差分信号；

一个数据通道包括一对差分数据链路DATAN+、DATAN-，用于传输接收到的差分电平信号。

4.根据权利要求1所述的装置，其特征在于，MIPI CSI接口模块包括：一个时钟通道、CSI协议子模块和至少一个数据通道；

时钟通道，用于传输时钟信号；

CSI协议子模块，用于根据CSI协议将来自于物理层模块的电平信号解析为串行MIPICSI信号；

数据通道，用于通过差分信号传输CSI协议子模块解析得到的串行MIPI CSI信号。

5.根据权利要求4所述的装置，其特征在于，一个时钟通道包括一对差分时钟链路CLK+、CLK-，用于传输一对差分时钟信号；

一个数据通道包括一对差分数据链路DATAN+、DATAN-，用于通过一对差分信号传输串行MIPI CSI信号。

6.根据权利要求1所述的装置，其特征在于，转换模块包括：时钟输入端口、至少一个数据输入端口、转换子模块、时钟信号输出端口、帧有效信号输出端口、行有效信号输出端口、多个数据输出端口；其中，

时钟输入端口，用于接收输入时钟信号；

数据输入端口，用于接收来自MIPI CSI接口模块的串行MIPI CSI信号；

转换子模块，用于将串行MIPI CSI信号转换为并行的CMOS信号；

时钟信号输出端口，用于输出时钟PCLK信号；

帧有效信号输出端口，用于输出CMOS信号中的帧有效FV信号；

行有效信号输出端口，用于输出CMOS信号中的行有效LV信号；

数据输出端口，用于输出并行CMOS信号中相应位的数据DATAN信号。

7.根据权利要求1所述的装置，其特征在于，转换模块包括：时钟输入端口，至少一个数据输入端口、转换子模块、一对时钟信号输出端口、一对帧有效信号输出端口、一对行有效信号输出端口、多对数据输出端口；其中，

时钟输入端口，用于接收输入时钟信号；

数据输入端口，用于接收来自MIPI CSI接口模块的串行MIPI CSI信号；

转换子模块，用于将串行MIPI CSI信号转换为并行的LVDS信号；

一对时钟信号输出端口，用于输出LVDS信号中的一对输出时钟PCLKp、PCLKn信号；

一对帧有效信号输出端口，用于输出LVDS信号中的一对帧有效FVp、FVn信号；

一对行有效信号输出端口，用于输出LVDS信号中的一对行有效LVp、LVn信号；

一对数据输出端口，用于输出并行LVDS数据信号中一对相应位的数据DATANp、DATANn信号。

8.根据权利要求6或7所述的装置，其特征在于，转换模块的输出时钟频率与输出数据端口数量的乘积，与转换模块接收到的MIPI CSI信号的时钟频率和数据位宽的乘积相同。

9.根据权利要求1所述的装置，其特征在于，所述装置为一个现场可编程门阵列FPGA芯片。