CN111614355B - 数据传输装置、模数转换器和雷达系统 - Google Patents
数据传输装置、模数转换器和雷达系统 Download PDFInfo
- Publication number
- CN111614355B CN111614355B CN202010218147.3A CN202010218147A CN111614355B CN 111614355 B CN111614355 B CN 111614355B CN 202010218147 A CN202010218147 A CN 202010218147A CN 111614355 B CN111614355 B CN 111614355B
- Authority
- CN
- China
- Prior art keywords
- data
- lvds
- serial data
- signal
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 97
- 238000006243 chemical reaction Methods 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Dc Digital Transmission (AREA)
- Information Transfer Systems (AREA)
Abstract
本申请实施例公开了一种数据传输装置、模数转换器和雷达系统,包括:N路LVDS接口分别与第一信号转换器连接;第一信号转换器用于将一路初始串行数据拆分为N路子串行数据;N路LVDS接口用于一一对应接收N路子串行数据,并将所接收的各路子串行数据转换为LVDS信号进行输出,初始串行数据的数据传输速率大于各路低电压差分信号LVDS接口的最大工作频率,子串行数据的数据传输速率小于或等于各路低电压差分信号LVDS接口的最大工作频率。本方案中,数据传输装置作为LVDS数据信号的输出器件,通过将初始串行数据拆分至少两路子串行数据后,利用N路LVDS接口分别进行数据信号转换及传输,可有效提升数据的传输速率,有效确保数据传输的准确率。
Description
技术领域
本申请实施例涉及数据传输技术领域,尤其涉及一种数据传输装置、模数转换器和雷达系统。
背景技术
低电压差分信号(Low-Voltage Differential Signaling,LVDS))是一种电平标准,可作为高速的信号传输模式。低电压差分信号技术的核心是采用极低的电压摆幅高速差动数据,可以实现点对点或一点对多点的连接,具有低功耗、低误码率、低串扰和低辐射等特点。
LVDS技术可用于输出单比特(bit)数据,或者采样单bit数据输入,但LVDS技术作为一种信号传输的电路,有最高工作频率的限制。由于传统LVDS数据传输装置中仅设置一路LVDS接口,故而当传输的数据频率超过LVDS接口的最高工作频率时,LVDS数据传输装置就无法确保所传输数据的正确率。
发明内容
本申请提供一种数据传输装置、模数转换器和雷达系统,针对数据传输速率大于数据传输装置中单个LVDS接口的最大工作频率的情况,通过扩充LVDS接口,来有效保障数据传输装置传输数据的正确率。
本申请提供了一种数据传输装置,可包括第一信号转换器和N路LVDS接口,所述N路LVDS接口分别与所述第一信号转换器连接;N为正整数(例如2、3、4、5等),且N≥2;
所述第一信号转换器用于将一路初始串行数据拆分为N路子串行数据;
所述N路LVDS接口用于一一对应接收所述N路子串行数据,并将所接收的各路子串行数据转换为LVDS信号进行输出;
其中,所述初始串行数据的数据传输速率大于各路所述低电压差分信号LVDS接口的最大工作频率,所述子串行数据的数据传输速率小于或等于各路所述LVDS接口的最大工作频率。
在本申请实施例中,数据传输装置作为LVDS数据信号的输出器件,通过将数据传输速率大于各路所述低电压差分信号LVDS接口的最大工作频率的初始串行数据拆分至少两路子串行数据后,利用一一对应的N路LVDS接口分别进行数据信号转换及传输,可有效提升数据的传输速率,同时又能确保各路子串行数据的数据传输速度不会大于各路LVDS接口的最大工作频率,进而有效确保数据传输的准确率。
在一个可选的实施例中,所述N路LVDS接口还用于一一对应接收N路LVDS串行数据,并将所接收的各路LVDS串行数据转换为所述N路子串行数据;以及所述第一信号转换器还用于将所述N路子串行数据合并为一路所述初始串行数据。
在上述实施例中,数据传输装置还可作为LVDS数据信号的输入器件,利用一一对应的N路LVDS接口分别进行数据信号转换及传输,并利用第一信号转换器将各LVDS接口所接收的子串行数据合并为初始串行数据,来有效提升数据的传输速率,同时又能确保各路子串行数据的数据传输速度不会大于各路LVDS接口的最大工作频率,进而有效确保数据传输的准确率。
在一个可选的实施例中,所述初始串行数据和所述子串行数据的数据信号类型相同。
在一个可选的实施例中,所述串行数据和所述子串行数据为非LVDS信号,例如CMOS信号等。
在一个可选的实施例中,各路所述子串行数据的数据传输速率相同,各路所述LVDS接口的最大工作频率相同。在其他可选的实施例中,各路所述子串行数据的数据传输速率也可相异或部分相同,而各路所述LVDS接口的最大工作频率可相异或部分相同,具体可依据实际的需求而定,只要其能够实现提升LVDS数据整体传输速率,同时各路所述LVDS接口又工作在最大工作频率及其以下即可。
在一个可选的实施例中,所述初始串行数据的数据传输速率为N倍的各路所述子串行数据的数据传输速率。
在一个可选的实施例中,所述数据传输装置还可包括与所述第一信号转换器连接的时钟信号接口;所述第一信号转换器还用于获取所述初始串行数据的时钟信号,所述时钟信号接口用于接收并输出所述时钟信号;
其中,所述时钟信号用于从所述N路LVDS接口所输出的所述LVDS信号中读取出所述初始串行数据,以及根据该时钟信号进行初始串行数据进行存储、处理或分析等操作。
在一个可选的实施例中,所述数据传输装置还可包括第二信号转换器,所述第二信号转换器通过所述第一信号转换器分别与各路所述LVDS接口连接;
其中,所述第二信号转换器用于接收初始并行数据,并将所述初始并行数据转换为一路所述初始串行数据发送至所述第一信号转换器。
在一个可选的实施例中,所述数据传输装置还可包括与所述第一信号转换器连接的指示信号接口;
其中,所述第二信号转换器还用于获取所述初始并行数据的数据模式指示信号,并将所述数据模式指示信号依次经所述第一信号转换器和所述指示信号接口输出;以及,
所述数据模式指示信号用于将所述LVDS信号中所读取出的所述初始串行数据转换为所述初始并行数据,以及结合上述的时钟信号进行初始并行数据进行存储、处理或分析等操作。
在一个可选的实施例中,当所述第一信号转换器还用于将所述N路子串行数据合并为一路所述初始串行数据时,所述数据传输装置还包括第三信号转换器,所述第三信号转换器分别通过各路所述LVDS接口连接至所述第一信号转换器;
其中,所述第三信号转换器用于将一路串行LVDS数据转换为所述N路子串行数据,并经一一对应的所述N路LVDS接口传送至所述第一信号转换器。
本申请还提供了一种模数转换器,可包括本申请任意一实施例所述的数据传输装置。
本申请还提供了一种雷达系统,可包括本申请任意一实施例所述的模数转换器,用以输出或接收LVDS信号。其中,上述的雷达系统可为雷达芯片,例如毫米波雷达芯片(如FMCW毫米波雷达芯片等)等。
附图说明
图1是本申请提供的一种数据传输装置的结构示意图;
图2是本申请提供的一种数据传输装置的结构示意图;
图3是本申请提供的一种数据传输装置的结构示意图;
图4是本申请提供的一种数据传输装置的结构示意图;
图5是本申请实施例提供的并行数据支持的LVDS输出信号的示意图;;
图6是本申请实施例提供高频下并行数据支持的LVDS输出信号的示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本申请,而非对本申请的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本申请相关的部分而非全部结构,此外,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
实施例一
图1是本申请提供的一种数据传输装置的结构示意图,本实施例可适用于在所传输数据频率大于数据传输装置中单个LVDS接口的最高工作频率的情况下,来提升数据传输装置所传输数据的正确率,该装置可以采用硬件和/或软件的方式来实现。
LVDS是作为一种高速的信号传输模式,是一种电平标准。LVDS技术的核心是采用极低的电压摆幅高速差动传输数据,可以实现点对点或一点对多点的连接,具有低功耗、低误码率、低串扰和低辐射等特点,被广泛应用于宽带侦收、电子对抗等不同领域。
如图1所示,本申请提供的数据传输装置可包括:第一信号转换器11、N路LVDS接口12。
其中,N路LVDS接口12分别与第一信号转换器连接11;N为正整数,且N≥2;
第一信号转换器11用于将一路初始串行数据拆分为N路子串行数据;
N路LVDS接口12用于一一对应接收N路子串行数据,并将所接收的各路子串行数据转换为LVDS信号进行输出;其中,初始串行数据的数据传输速率大于各路LVDS接口的最大工作频率,子串行数据的数据传输速率小于或等于各路低电压差分信号LVDS接口的最大工作频率。
在本实施例中,信号转换器是一种用于转换信号的设备。进一步的,第一信号转换器11可以是将一路串行数据拆分为N路串行数据输出的设备,第一信号转换器也可以是将N路串行数据合并为一路串行数据拆分进行输出的设备。需要说明的是,本实施例中不限定第一信号转换器的类型和型号,仅对信号转换器进行说明。
进一步的,所述初始串行数据和所述子串行数据的数据信号类型相同。
具体的,所述串行数据和所述子串行数据为非LVDS信号。
具体的,所述非LVDS信号为CMOS信号。
进一步的,N个LVDS接口可以用于输出LVDS信号,也可以用于接收LVDS信号。
需要说明的是,N路LVDS接口可以理解为具有N个LVDS接口,其中,N为正整数,LVDS接口的数量可以根据传输数据的频率和单路LVDS的最大工作频率确定。其中,传输数据的频率越高,单路LVDS的最大工作频率越低,需要LVDS的接口数量越多。传输数据的频率越低,单路LVDS的工作频率越高,需要LVDS的接口数量越少。
示例性的,具有2个LVDS接口的情况下,一路串行数据有M位,第一信号转换器将M位串行数据拆分为两路串行数据,一路为高位的M/2位,一路为低位的M/2位,比如,原始一路串行数据为20bit,(0110_0001_00_10_0001_1111),将高10位(0110_0001_00)拆分为一路,低10位(10_0001_1111)拆分为一路,拆分后分别送入到第一路LVDS接口和第二路LVDS接口中,第一路LVDS接口和第二路LVDS接口分别将接收到的的串行数据转换为一一对应的LVDS信号进行输出。
进一步的,N路LVDS接口12还用于一一对应接收N路LVDS串行数据,并将所接收的各路LVDS串行数据转换为N路子串行数据;以及
第一信号转换器11还用于将N路子串行数据合并为一路初始串行数据。
示例性的,2个LVDS接口分别接收两路LVDS信号,将两路LVDS信号转换为2路子串行数据,即高10位(0110_0001_00)和低10位(10_0001_1111)。第一信号转换器11先接收第一路LVDS接口传输的高10位(0110_0001_00),再接收第二路LVDS接口中传输的低10位(10_0001_1111),进行合并,得到原有的一路20bit串行数据(0110_0001_00_10_0001_1111)。
进一步的,所述装置还包括焊点13,焊点13可用于与外部器件进行通信连接,以使得该外部器件基于时钟信号和/或指示信号对LVDS信号进行读取串行数据、转换为并行数据,以及进行存储、分析等各种处理操作。
本申请实施例提供的数据传输装置,包括:N路LVDS接口分别与第一信号转换器连接;第一信号转换器用于将一路初始串行数据拆分为N路子串行数据;N路LVDS接口用于一一对应接收N路子串行数据,并将所接收的各路子串行数据转换为LVDS信号进行输出,初始串行数据的数据传输速率大于各路低电压差分信号LVDS接口的最大工作频率,子串行数据的数据传输速率小于或等于各路低电压差分信号LVDS接口的最大工作频率。
本方案中,数据传输装置作为LVDS数据信号的输出器件,通过将初始串行数据拆分至少两路子串行数据后,利用N路LVDS接口分别进行数据信号转换及传输,可有效提升数据的传输速率,有效确保数据传输的准确率。
数据传输装置还可作为LVDS数据信号的输入器件,利用一一对应的N路LVDS接口分别进行数据信号转换及传输,并利用第一信号转换器将各LVDS接口所接收的子串行数据合并为初始串行数据,来有效提升数据的传输速率,同时又能确保各路子串行数据的数据传输速度不会大于各路LVDS接口的最大工作频率,进而有效确保数据传输的准确率。
实施例二
在上述实施例的基础上,本申请实施例还提供了一种数据转换装置,图2是本申请提供的一种数据传输装置的结构示意图,如图2所示,所述数据转换装置还包括:与所述第一信号转换器连接的时钟信号接口。
所述第一信号转换器还用于获取所述初始串行数据的时钟信号,所述时钟信号接口用于接收并输出所述时钟信号;其中,所述时钟信号用于从所述N路LVDS接口所输出的所述LVDS信号中读取出所述初始串行数据。
其中,第一信号转换器的时钟信号输出端与时钟信号接口连接。第一信号转换器的时钟信号输出端将获取到的串行数据的时钟信号输出至时钟信号接口,时钟信号接口将接收到的时钟信号进行输出。
如图2所示,所述数据转换装置还包括:与所述第一信号转换器连接的指示信号接口;其中,所述第二信号转换器还用于获取所述初始并行数据的数据模式指示信号,并将所述数据模式指示信号依次经所述第一信号转换器和所述指示信号接口输出;以及所述数据模式指示信号用于将所述LVDS信号中所读取出的所述初始串行数据转换为所述初始并行数据。
其中,第一信号转换器的指示信号输出端与指示信号接口连接。第一信号转换器的指示信号输出端将获取到的串行数据的数据模式指示信号输出至指示信号接口,指示信号接口将接收到的时钟信号进行输出。
实施例三
在上述实施例的基础上,本申请实施例还提供了一种数据转换装置,图3是本申请提供的一种数据传输装置的结构示意图,如图3所示,所述数据转换装置还包括:第二信号转换器14,所述第二信号转换器14通过所述第一信号转换器11分别与各路所述LVDS接口连接;其中,所述第二信号转换器14用于接收初始并行数据,并将所述初始并行数据转换为一路所述初始串行数据发送至所述第一信号转换器。
进一步的,所述数据转换装置还包括:数据源模块15,用于如果接收到串行数据,则直接将串行数据作为一路串行数据输出至第二信号转换器;如果接收到并行数据,则将并行数据转换为串行数据后作为一路串行数据输出至第二信号转换器14。
在本实施例中,数据源模块15可以理解为接收数据的模块或者装置。在本实施例中,数据源模块15根据接收到的数据格式进行不同的处理。如果接收到串行数据,则将串行数据直接输出到第二信号转换器中。如果接收到的是并行数据,则根据数据模式指示frame信号将所述并行数据转换为串行数据之后,再输出至第二信号转换器14中。
需要说明的是,本实施例中仅对数据源模块进行说明,而非限定,可以根据实际情况选择或者设计合适的数据源模块,本实施例中并不进行限定。
实施例四
在上述实施例的基础上,本申请实施例还提供了一种数据转换装置,图4是本申请提供的一种数据传输装置的结构示意图,如图4所示,所述数据转换装置还包括:第三信号转换器16。
其中,当第一信号转换器11还用于将N路子串行数据合并为一路初始串行数据时,数据传输装置还包括第三信号转换器16,第三信号转换器16分别通过各路LVDS接口连接至第一信号转换器;其中,第三信号转换器用于将一路串行LVDS数据转换为N路子串行数据,并经一一对应的N路LVDS接口传送至第一信号转换器。
在本实施例中,首先介绍并行数据支持的LVDS输出信号模式,图5是本申请实施例提供的并行数据支持的LVDS输出信号的示意图;如图5所示,时钟信号clock为指示下级LVDS同步采样的工作时钟信号,数据data为被LVDS接口输出的单bit数据信号,因为LVDS为差分信号,所以每路LVDS的输出都有正负两路数据。需要说明的是,如果LVDS接收到的数据为并行数据,则需要一个模式指示信号frame。模式指示信号frame用于指示连续串行输出的数据流中,如何将组合数据还原成有效的并行数据。
具体的,LVDS只是一个数据接口,如果LVDS作为输出端口,一般是将CMOS电平转换成LVDS电平后输出,如果送来的数据本来就是串行的,那直接输出,不需要frame信号;如果送来的数据是并行的,需要先将并行数据转为串行数据再输出,这种情况下需要frame信号。因为如果并行数据输入到LVDS,只有通过将串行数据还原为并行数据才能得到有用的信息。
图6是本申请实施例提供高频下并行数据支持的LVDS输出信号的示意图;图6中展示了当LVDS输出的数据频率变为图5中的数据频率的两倍时,LVDS输出后的数据模式。时钟信号clock为用于下级LVDS同步采样的工作时钟信号,频率保持与图中5的时钟信号一致。因数据频率加倍后,此时数据频率超出了LVDS的最高频率限制,将图5中的数据data拆分为两路输出,第一路data1和第二路date2,frame仍为数据模式指示信号,数据模式指示信号频率跟随数据频率的加倍而加倍。
示例性的,如果一路串行数据有N位,拆分为两路串行数据,一路为高位的N/2位,一路为低位的N/2位,比如,原始一路串行数据为20bit,(0110_0001_00_10_0001_1111),将高10位(0110_0001_00)拆分为一路,低10位(10_0001_1111)拆分为一路,拆分后分别送入到第一路LVDS接口和第二路LVDS接口中进行传输。
第二信号转换器13根据数据模式指示信号先接收第一路LVDS接口传输的高10位(0110_0001_00),再接收第二路LVDS接口中传输的低10位(10_0001_1111),进行合并,得到原有的一路20bit串行数据(0110_0001_00_10_0001_1111)。
需要说明的是,如果是N路串行数据,则N路LVDS接口最少需要N+2路接口。其中一路接口用于传输数据模式指示信号,一路接口用于传输时钟信号,N路接口用于传输N路串行数据。
具体的,在采用本实施例的方案之前,LVDS接口至少为3路,分别为串行数据接口,时钟信号接口和数据模式指示信号接口。在本实施例中,采用了两路输出,因此,需要增加一路接口,LVDS接口至少为4路分别为第一串行数据接口,第二串行数据接口,时钟信号接口和数据模式指示信号接口。
进一步的,如果数据源模块接口到的是并行数据,如果将最后的传行数据转换为并行数据。并行数据还原是根据数据模式指示信号frame来确定的。即将串行数据转为并行数据。
示例性的,如果根据数据模式指示信号frame信号解码后的数据为20bit的输入,0110_0001_00来自一个LVDS通道,10_0001_1111来自另一个LVDS通道,那么最后的数据0110_0001_00_10_0001_1111,转换为10进制也就是0*2^19+1*2^18+1*2^17+0*2^16+0*2^15+0*2^14+0*2^13+1*2^12+0*2^11+0*2^10+1*2^9+0*2^8+0*2^7+0*2^6+0*2^5+1*2^4+1*2^3+1*2^2+1*2^1+1*2^0。
数据还原操作是经过后一级LVDS采样后才能还原的。接收端的LVDS一般是PCB板上的LVDS接口,或者是测试仪器,具备很高的速度,所以都能满足要求,而且一般的设计都会在仪器或者别的芯片可支持的范围内。
在上述实施例的基础上,本申请实施例提供一种模数转换器,所述模数转换器包括如上述实施例中任一所述的数据传输装置。
本申请实施例所提供的模数转换器包括本申请任意实施例所提供的数据传输装置,具备相应的功能模块和有益效果。
在上述实施例的基础上,本申请实施例提供一种雷达系统,所述雷达系统包括如上述实施例中模数转换器,用以输出或接收LVDS信号。
本申请实施例所提供的雷达系统包括本申请任意实施例所提供的数据传输装置,具备相应的功能模块和有益效果。
基于LVDS具有高速传输数据、低功耗、时序定位精确、强抗噪声及电磁干扰等优点,故而被广泛的应用于各种具有模数转换需求的芯片结构(如通信芯片、雷达芯片等)中。然而,在一些特殊应用场景下,芯片需要提供高速数据采样等需求,进而使得LVDS接口需要传输超出最大工作频率的数据,即所传输的数据频率大于LVDS接口的最大工作频率,此时LVDS传输输出的数据正确率就无法得到有效保障,同时还会导致LVDS的接收器无法采样到正确的数据,进而影响整个模数转换器件,甚至整个芯片的正常运行。
下面就以设置有LVDS接口的毫米波雷达芯片为例进行详细说明:
作为一个可选的实施例,上述的毫米波雷达芯片可以为基于FMCW波的雷达芯片。
需要说明的是,在不产生冲突的前提下,申请实施例中的技术内容还可适用于各类芯片结构中或其他集成电路器件中,只要其中设置有LVDS接口,且对于所传输数据的频率大于LVDS最大工作频率有需求即可,例如可以是激光雷达芯片、各种毫米芯片等传感器芯片,以及通信芯片(如毫米波通信芯片)等。本申请实施例所提供的数据传输方法由本申请任意实施例所提供的数据传输装置来指向,具备相应的模块的功能和有益效果。
注意,上述仅为本申请的较佳实施例及所运用技术原理。本领域技术人员会理解,本申请不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本申请的保护范围。因此,虽然通过以上实施例对本申请进行了较为详细的说明,但是本申请不仅仅限于以上实施例,在不脱离本申请构思的情况下,还可以包括更多其他等效实施例,而本申请的范围由所附的权利要求范围决定。
Claims (11)
1.一种数据传输装置,其特征在于,包括:第一信号转换器和N路低电压差分信号LVDS接口,所述N路LVDS接口分别与所述第一信号转换器连接;N为正整数,且N≥2;
所述第一信号转换器用于将一路初始串行数据拆分为N路子串行数据;
所述N路LVDS接口用于一一对应接收所述N路子串行数据,并将所接收的各路子串行数据转换为LVDS信号进行输出;
其中,所述初始串行数据的数据传输速率大于各路所述LVDS接口的最大工作频率,所述子串行数据的数据传输速率小于或等于各路所述LVDS接口的最大工作频率;
其中,所述LVDS接口的数量N根据所述初始串行数据的频率和单路LVDS接口的最大工作频率确定;
所述数据传输装置还输出数据模式指示信号,该数据模式指示信号用于表示所述初始串行数据与N路子串行数据之间的数据串并对应关系;
其中,所述装置还包括:第二信号转换器,所述第二信号转换器通过所述第一信号转换器分别与各路所述LVDS接口连接;
其中,所述第二信号转换器用于接收初始并行数据,并将所述初始并行数据转换为一路所述初始串行数据发送至所述第一信号转换器;
其中,所述装置还包括:与所述第一信号转换器连接的指示信号接口;
其中,所述第二信号转换器还用于获取所述初始并行数据的数据模式指示信号,并将所述数据模式指示信号依次经所述第一信号转换器和所述指示信号接口输出;以及
所述数据模式指示信号用于将所述LVDS信号中所读取出的所述初始串行数据转换为所述初始并行数据。
2.根据权利要求1所述的数据传输装置,其特征在于,
所述N路LVDS接口还用于一一对应接收N路LVDS串行数据,并将所接收的各路LVDS串行数据转换为所述N路子串行数据;以及
所述第一信号转换器还用于将所述N路子串行数据合并为一路所述初始串行数据。
3.根据权利要求1或2所述的数据传输装置,其特征在于,所述初始串行数据和所述子串行数据的数据信号类型相同。
4.根据权利要求3所述的数据传输装置,其特征在于,所述串行数据和所述子串行数据为非LVDS信号。
5.根据权利要求4所述的数据传输装置,其特征在于,所述非LVDS信号为CMOS信号。
6.根据权利要求1或2所述的数据传输装置,其特征在于,各路所述子串行数据的数据传输速率相同,各路所述LVDS接口的最大工作频率相同。
7.根据权利要求6所述的数据传输装置,其特征在于,所述初始串行数据的数据传输速率为N倍的各路所述子串行数据的数据传输速率。
8.根据权利要求1或2所述的数据传输装置,其特征在于,还包括:与所述第一信号转换器连接的时钟信号接口;所述第一信号转换器还用于获取所述初始串行数据的时钟信号,所述时钟信号接口用于接收并输出所述时钟信号;
其中,所述时钟信号用于从所述N路LVDS接口所输出的所述LVDS信号中读取出所述初始串行数据。
9.根据权利要求8所述的数据传输装置,其特征在于,当所述第一信号转换器还用于将所述N路子串行数据合并为一路所述初始串行数据时,所述数据传输装置还包括第三信号转换器,所述第三信号转换器分别通过各路所述LVDS接口连接至所述第一信号转换器;
其中,所述第三信号转换器用于将一路串行LVDS数据转换为所述N路子串行数据,并经一一对应的所述N路LVDS接口传送至所述第一信号转换器。
10.一种模数转换器,其特征在于,包括如权利要求1-9中任意一项所述的数据传输装置。
11.一种雷达系统,其特征在于,包括如权利要求10所述的模数转换器,用以输出或接收LVDS信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010218147.3A CN111614355B (zh) | 2020-03-25 | 2020-03-25 | 数据传输装置、模数转换器和雷达系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010218147.3A CN111614355B (zh) | 2020-03-25 | 2020-03-25 | 数据传输装置、模数转换器和雷达系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111614355A CN111614355A (zh) | 2020-09-01 |
CN111614355B true CN111614355B (zh) | 2024-05-14 |
Family
ID=72201417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010218147.3A Active CN111614355B (zh) | 2020-03-25 | 2020-03-25 | 数据传输装置、模数转换器和雷达系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111614355B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112652277B (zh) * | 2020-12-22 | 2022-05-17 | 北京奕斯伟计算技术有限公司 | 采样器、显示驱动芯片和显示装置 |
CN113963651A (zh) * | 2021-11-10 | 2022-01-21 | 集创北方(珠海)科技有限公司 | 数据接收电路、显示驱动芯片及电子设备 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1466185A (zh) * | 2002-06-18 | 2004-01-07 | 华为技术有限公司 | 一种高速信元传输的实现方法 |
CN102158662A (zh) * | 2011-04-15 | 2011-08-17 | 中国科学院长春光学精密机械与物理研究所 | 星载高分辨率ccd相机图像数据传输电路 |
CN102497231A (zh) * | 2011-12-09 | 2012-06-13 | 中国科学院长春光学精密机械与物理研究所 | 光通道绑定技术在高速光纤通讯中的应用方法 |
CN103561227A (zh) * | 2013-11-15 | 2014-02-05 | 京东方科技集团股份有限公司 | 一种高分辨率视频播放系统 |
CN104113740A (zh) * | 2014-07-28 | 2014-10-22 | 中国科学院光电技术研究所 | 一种混合格式信号光纤传输装置 |
CN108121676A (zh) * | 2016-11-28 | 2018-06-05 | 上海贝岭股份有限公司 | 数字信号并行输入转串行输出电路 |
CN208623759U (zh) * | 2018-07-10 | 2019-03-19 | 北京图森未来科技有限公司 | 一种摄像头接口转换装置 |
CN109600560A (zh) * | 2018-12-04 | 2019-04-09 | 中国航空工业集团公司洛阳电光设备研究所 | Cmos图像传感器输出高速串行lvds信号校准方法及装置 |
CN209401291U (zh) * | 2018-12-12 | 2019-09-17 | 深圳市航盛电子股份有限公司 | 一种多屏车载娱乐系统 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8432954B2 (en) * | 2006-09-01 | 2013-04-30 | Semtech Canada Inc. | Video serializer/deserializer having selectable multi-lane serial interface |
-
2020
- 2020-03-25 CN CN202010218147.3A patent/CN111614355B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1466185A (zh) * | 2002-06-18 | 2004-01-07 | 华为技术有限公司 | 一种高速信元传输的实现方法 |
CN102158662A (zh) * | 2011-04-15 | 2011-08-17 | 中国科学院长春光学精密机械与物理研究所 | 星载高分辨率ccd相机图像数据传输电路 |
CN102497231A (zh) * | 2011-12-09 | 2012-06-13 | 中国科学院长春光学精密机械与物理研究所 | 光通道绑定技术在高速光纤通讯中的应用方法 |
CN103561227A (zh) * | 2013-11-15 | 2014-02-05 | 京东方科技集团股份有限公司 | 一种高分辨率视频播放系统 |
CN104113740A (zh) * | 2014-07-28 | 2014-10-22 | 中国科学院光电技术研究所 | 一种混合格式信号光纤传输装置 |
CN108121676A (zh) * | 2016-11-28 | 2018-06-05 | 上海贝岭股份有限公司 | 数字信号并行输入转串行输出电路 |
CN208623759U (zh) * | 2018-07-10 | 2019-03-19 | 北京图森未来科技有限公司 | 一种摄像头接口转换装置 |
CN109600560A (zh) * | 2018-12-04 | 2019-04-09 | 中国航空工业集团公司洛阳电光设备研究所 | Cmos图像传感器输出高速串行lvds信号校准方法及装置 |
CN209401291U (zh) * | 2018-12-12 | 2019-09-17 | 深圳市航盛电子股份有限公司 | 一种多屏车载娱乐系统 |
Non-Patent Citations (2)
Title |
---|
A 40 Gb/s Serial Link Transceiver in 28 nm CMOS Technology;R. Navid等;《IEEE Journal of Solid-State Circuits》;20141218;814-827 * |
多通道高速串行LVDS信号解串器设计;张小军;廖风强;王录涛;王文平;;电子测量技术;20130415(第04期);63-67、83 * |
Also Published As
Publication number | Publication date |
---|---|
CN111614355A (zh) | 2020-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8649445B2 (en) | Methods and systems for noise resilient, pin-efficient and low power communications with sparse signaling codes | |
KR100983569B1 (ko) | 하이브리드 병렬/직렬 버스 인터페이스 | |
CN101191819B (zh) | Fpga、fpga配置、调试系统和方法 | |
CN111614355B (zh) | 数据传输装置、模数转换器和雷达系统 | |
US10127176B2 (en) | Receiver architecture | |
CN109901115B (zh) | 雷达数据的传输装置和雷达系统 | |
US11609872B2 (en) | Integrated circuit having lanes interchangeable between clock and data lanes in clock forward interface receiver | |
US11169952B2 (en) | Data transmission code and interface | |
US7082484B2 (en) | Architecture for advanced serial link between two cards | |
CN110597748B (zh) | 一种基于tlk2711的高速通信接口及数据处理系统 | |
CN113485177A (zh) | 基于fpga实现的多通道信号预处理系统及方法 | |
CN219437008U (zh) | 一种基于fpga的arinc 429总线接口 | |
CN117852488B (zh) | 一种高速串行数据收发系统及时序自适应方法 | |
CN220188983U (zh) | 一种基于cpld的电平转换与切换装置 | |
CN212008913U (zh) | 一种基于射频直采技术的转发式目标模拟器 | |
CN218240899U (zh) | 多fpga数据处理板卡 | |
Zhou et al. | Research on wireless MIL-STD-1553B bus based on infrared technology | |
CN108182161B (zh) | 一种数据处理系统及方法 | |
US20030200364A1 (en) | Adaptive throughput pulse width modulation communication scheme | |
KR101920073B1 (ko) | 대역폭 가변 데이터 송수신을 위한 신호 변환 장치 | |
CN117420879A (zh) | 一种基于fmc+的高速采集子卡 | |
KR101021796B1 (ko) | M-pam 시그널링 방법 및 그에 따른 m-pam 드라이버, 수신기 | |
US20090072870A1 (en) | Digital signal processing circuit | |
CN117852488A (zh) | 一种高速串行数据收发系统及时序自适应方法 | |
CN116170073A (zh) | 一种离散量信号传输方法、装置及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |