CN219437008U - 一种基于fpga的arinc 429总线接口 - Google Patents
一种基于fpga的arinc 429总线接口 Download PDFInfo
- Publication number
- CN219437008U CN219437008U CN202320709567.0U CN202320709567U CN219437008U CN 219437008 U CN219437008 U CN 219437008U CN 202320709567 U CN202320709567 U CN 202320709567U CN 219437008 U CN219437008 U CN 219437008U
- Authority
- CN
- China
- Prior art keywords
- fpga
- bus interface
- arinc429
- fifo
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Bus Control (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本实用新型提供一种基于FPGA的ARINC 429总线接口,包括:其他总线接口模块,所述其他总线接口模块的输入端和输出端均设置有FIFO;接收转换模块,所述接收转换模块设置于所述FIFO的输入端,所述接收转换模块的输入端设置有429转TTL电平;发送控制模块,所述发送控制模块设置于所述FIFO的输出端,所述发送控制模块的输入端设置有发送模块,所述发送模块的输出端设置有TTL电平转429。本实用新型提供的一种基于FPGA的ARINC 429总线接口,采用FPGA加模拟电路完成429总线的收发,相比专用电路,成本低,模块化的设计,可以扩展出多路429总线的收发,适应不同的设计和需求,使用更加灵活。
Description
技术领域
本实用新型涉及FPGA及相关模拟电路领域,尤其涉及一种基于FPGA的ARINC 429总线接口。
背景技术
ARINC429总线结构简单、性能稳定,抗干扰性强,最大的优势在于可靠性高,这是由于非集中控制、传输可靠、错误隔离性好。
ARINC 429是航空中常用的总线协议,广泛运用于民用航空领域。常用的ARINC429总线接口多采用专用集成电路芯片,专用芯片造价昂贵,收发通道有限,不易扩展,使用不灵活。
因此,有必要提供一种基于FPGA的ARINC 429总线接口解决上述技术问题。
实用新型内容
本实用新型提供一种基于FPGA的ARINC 429总线接口,解决了采取专用集成电路芯片成本较高,且使用不灵活的的问题。
为解决上述技术问题,本实用新型提供的一种基于FPGA的ARINC 429总线接口,包括:
其他总线接口模块,所述其他总线接口模块的输入端和输出端均设置有FIFO;
接收转换模块,所述接收转换模块设置于所述FIFO的输入端,所述接收转换模块的输入端设置有429转TTL电平;
发送控制模块,所述发送控制模块设置于所述FIFO的输出端,所述发送控制模块的输入端设置有发送模块,所述发送模块的输出端设置有TTL电平转429。
优选的,所述接收转换模块与所述FIFO之间的数据为32位数据。
优选的,所述其他总线接口模块的一侧双向连接有其他通信设备。
优选的,所述接收转换模块作用于所述FIFO的数据转换。
优选的,所述FIFO的作用于所述其他通信设备的信息储存。
优选的,所述TTL电平转429作用于信号转化为双极性的ARINC 429信号。
与相关技术相比较,本实用新型提供的一种基于FPGA的ARINC 429总线接口具有如下有益效果:
本实用新型提供一种基于FPGA的ARINC 429总线接口,采用FPGA加模拟电路完成429总线的收发,相比专用电路,成本低,模块化的设计,可以扩展出多路429总线的收发,适应不同的设计和需求,使用更加灵活。
附图说明
图1为本实用新型提供的一种基于FPGA的ARINC 429总线接口的一种较佳实施例的结构示意图;
图2为ARINC429总线电平标准的示意图;
图3为TTL电平标准的示意图;
图4为ARINC 429电平转化为TTL电平电路的示意图;
图5为TTL电平转化为429电平电路的示意图。
具体实施方式
下面结合附图和实施方式对本实用新型作进一步说明。
第一实施例
请结合参阅图1、图2、图3、图4和图5,其中,图1为本实用新型提供的一种基于FPGA的ARINC 429总线接口的一种较佳实施例的结构示意图;
图2为ARINC429总线电平标准的示意图;图3为TTL电平标准的示意图;
图4为ARINC 429电平转化为TTL电平电路的示意图;图5为TTL电平转化为429电平电路的示意图。一种基于FPGA的ARINC 429总线接口,包括:
其他总线接口模块,所述其他总线接口模块的输入端和输出端均设置有FIFO;
接收转换模块,所述接收转换模块设置于所述FIFO的输入端,所述接收转换模块的输入端设置有429转TTL电平;
发送控制模块,所述发送控制模块设置于所述FIFO的输出端,所述发送控制模块的输入端设置有发送模块,所述发送模块的输出端设置有TTL电平转429。
请结合参阅图1得知接收信号时,双极性的ARINC 429信号进入接收转换的模拟电路,模拟电路将ARINC 429电平转化为可被FPGA的I/O口接收的TTL电平,在FPGA内部通过接收转换器将接收到的信号转化为32位数据,并存储到FPGA内部的FIFO中,可供其他设备进行读取。发送信号时,其他设备先将要发送的信号写入FPGA内部的FIFO,FPGA读取要发送的信号再通过信号发生器、发送控制逻辑将要发送的数据转换成调制前的两路串行数据,I/O口发送TTL电平形式的两路信号,信号进入发送转换的模拟电路,模拟电路将TTL电平形式的信号转化为双极性的ARINC 429信号再把信号送出。
请结合参阅图4得知基于FPGA的ARINC 429总线收发的设计可以分为接收和发送两个模块,每个模块分别由外部搭建的模拟电路和FPGA内部的程序组成,具体设计方式如下所示:
接收模块的详细设计
ARINC 429总线信号由一对信号组成,分别为ARINC 429A和ARINC 429B,每一路信号在不考虑干扰的情况下共有三种电平形式,分别为+5V、0V、-5V。两路信号的差值即为ARINC 429总线信号所代表的不同电平,考虑干扰的情况下,当两路信号差值为+6.5V~+13V时为高电平;当两路信号差值为-2.5V~+2.5V时为零电平;当两路信号差值为-6.5V~-13V时为低电平。FPGA的I/O口一般接收的TTL信号范围为0V~3.3V,无法接收ARINC 429总线信号,需要通过模拟电路对信号电平进行处理。本设计中我们采用运放搭建一个窗口比较器来完成对电平的转换,电路设计如图4所示,图4为一路ARINC 429信号的转化电路,当一路ARINC 429信号从vin进入窗口比较器后,当输入的电平在3V~6.5V之间,窗口比较器输出的电平为3.3V;当输入的电平小于3V或大于6.5V时,窗口比较器输出的电平为0V。当两路信号分别通过两个窗口比较器后,FPGA可以通过读取两路信号不同的电平来判断接收到的为ARINC 429总线信号的哪种电平。
FPGA接收到转化过的信号后,采用与ARINC 429总线信号传输速率相同的时钟对信号进行读取,并通过读到信号的不同,来判断接收到的信号为ARINC 429总线信号的哪种电平形式,当ARINC 429A进入窗口比较器后输出3.3V,ARINC 429B进入窗口比较器后输出0V,FPGA判断为高电平;当ARINC 429A进入窗口比较器后输出0V,ARINC 429B进入窗口比较器后输出0V,FPGA判断为零电平;当ARINC 429A进入窗口比较器后输出0V,ARINC 429B进入窗口比较器后输出3.3V,FPGA判断为低电平,每读取32个信号后,FPGA内部将信号转化为一组32位的数据并将数据存入FPGA内部的FIFO中,当需要与其他设备进行通信时,可以通过编写其他通信协议,从FIFO中读取数据,发送给其他设备,通过modelsim进行仿真。
请结合参阅图5得知发送模块的详细设计:
当需要发送ARINC 429总线信号时,FPGA先从内部的FIFO中读取要发送的数据并且生成与ARINC 429总线信号通信速率相同的时钟,当从FIFO中读取到的数据为1时,将数据与生成的时钟取反后做与运算,作为TTL1的输出,TTL2输出低电平;当从FIFO中读取到的数据为0时,将数据取反与生成的时钟取反后做与运算,作为TTL2的输出,TTL1输出低电平;FPGA输出TTL1和TTL2两路信号后,需要通过外部电路生成符合ARINC 429总线信号的电平,本设计中我们采用减法器和放大器生成符合条件的电平。
通过TTL1-TTL2得到一路信号,此时得到的信号只有+3.3V或-3.3V相比ARINC 429总线信号的标准电平+5V或-5V小,需要再经过一级放大得到ARINC 429A信号;ARINC 429B信号同理,通过TTL2-TTL1再经过一级放大得出,通过modelsim进行仿真。
请结合参阅图2和图3得知总体设计
ARINC 429是由美国航空电子工程委员会AEEC制定,美国航空无线电公司出版的一种民用飞机机载总线规范。ARINC 429通信采用带有奇偶校验位的32位信息字,采用双极性归零码的三态调制编码方式,调制信号由“高”,“低”,“零”三种状态,发送速率为12.5kbps或100kbps,FPGA无法直接接收和发送此形式的信号,在接收信号时需要通过模拟电路将双极性归零码转化为TTL信号再将信号送进FPGA,在发送信号时需要通过模拟电路将FPGA产生的TTL信号转化为双极性归零码,再发送出去。
与相关技术相比较,本实用新型提供的一种基于FPGA的ARINC 429总线接口具有如下有益效果:
本实用新型提供一种基于FPGA的ARINC 429总线接口,采用FPGA加模拟电路完成429总线的收发,相比专用电路,成本低,模块化的设计,可以扩展出多路429总线的收发,适应不同的设计和需求,使用更加灵活。
以上所述仅为本实用新型的实施例,并非因此限制本实用新型的专利范围,凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其它相关的技术领域,均同理包括在本实用新型的专利保护范围内。
Claims (6)
1.一种基于FPGA的ARINC 429总线接口,其特征在于,包括:
其他总线接口模块,所述其他总线接口模块的输入端和输出端均设置有FIFO;
接收转换模块,所述接收转换模块设置于所述FIFO的输入端,所述接收转换模块的输入端设置有429转TTL电平;
发送控制模块,所述发送控制模块设置于所述FIFO的输出端,所述发送控制模块的输入端设置有发送模块,所述发送模块的输出端设置有TTL电平转429。
2.根据权利要求1所述的基于FPGA的ARINC 429总线接口,其特征在于,所述接收转换模块与所述FIFO之间的数据为32位数据。
3.根据权利要求1所述的基于FPGA的ARINC 429总线接口,其特征在于,所述其他总线接口模块的一侧双向连接有其他通信设备。
4.根据权利要求1所述的基于FPGA的ARINC 429总线接口,其特征在于,所述接收转换模块作用于所述FIFO的数据转换。
5.根据权利要求1所述的基于FPGA的ARINC 429总线接口,其特征在于,所述FIFO的作用于所述其他通信设备的信息储存。
6.根据权利要求1所述的基于FPGA的ARINC 429总线接口,其特征在于,所述TTL电平转429作用于信号转化为双极性的ARINC 429信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320709567.0U CN219437008U (zh) | 2023-04-04 | 2023-04-04 | 一种基于fpga的arinc 429总线接口 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320709567.0U CN219437008U (zh) | 2023-04-04 | 2023-04-04 | 一种基于fpga的arinc 429总线接口 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219437008U true CN219437008U (zh) | 2023-07-28 |
Family
ID=87339607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320709567.0U Active CN219437008U (zh) | 2023-04-04 | 2023-04-04 | 一种基于fpga的arinc 429总线接口 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219437008U (zh) |
-
2023
- 2023-04-04 CN CN202320709567.0U patent/CN219437008U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105141491B (zh) | 一种实现自发自收的rs485通讯电路及方法 | |
CN110837486B (zh) | 一种基于FPGA的FlexRay-CPCIe通信系统 | |
CN110471880B (zh) | 一种基于FPGA支持Label号筛选的ARINC429总线模块及其数据传输方法 | |
US11548456B2 (en) | Can circuit structure and vehicle diagnostic device including the same | |
CN211123712U (zh) | 一种适用于量子计算机监控领域的专用芯片 | |
CN102799558B (zh) | 基于cpci总线的rs422通讯模块 | |
CN111614355B (zh) | 数据传输装置、模数转换器和雷达系统 | |
CN219437008U (zh) | 一种基于fpga的arinc 429总线接口 | |
CN105530154A (zh) | 1553b与同步485通讯协议转换器 | |
CN208314763U (zh) | 一种用于PCIe信号机箱外部传输的Retimer板卡 | |
CN216956722U (zh) | 一种加固型智能多通道数字式变送器 | |
CN202994311U (zh) | 一种基于rs-485总线的无线温度传感器 | |
CN101662405B (zh) | Can总线的通信电路 | |
CN210804037U (zh) | 一种用于运载火箭遥测系统的中间装置综合电子单机 | |
CN216647366U (zh) | 一种基于高速数字电路的多通道高精度数字模拟混合模块 | |
CN113630137A (zh) | 一种超短波电台宽带电台一体化设备和系统 | |
CN101576868A (zh) | 一种i2c总线通信驱动电路 | |
CN221042892U (zh) | 一种数字总线通讯设备 | |
CN215679354U (zh) | 一种基于电平转化的rs232串口信息采集电路 | |
CN220188983U (zh) | 一种基于cpld的电平转换与切换装置 | |
CN220043437U (zh) | 多路arinc-429总线控制系统 | |
CN214474983U (zh) | Trdp与rs485之间总线通讯的网关电路及轨道交通系统 | |
CN114444418A (zh) | 一种基于高速数字电路的多通道高精度数字模拟混合模块 | |
US20070260789A1 (en) | Interface transmission structure between modules and method thereof | |
Cao et al. | Working principle and application analysis of UART |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |