CN105306421A - 一种基于pci-e接口的信号处理方法及信号处理装置 - Google Patents

一种基于pci-e接口的信号处理方法及信号处理装置 Download PDF

Info

Publication number
CN105306421A
CN105306421A CN201410307173.8A CN201410307173A CN105306421A CN 105306421 A CN105306421 A CN 105306421A CN 201410307173 A CN201410307173 A CN 201410307173A CN 105306421 A CN105306421 A CN 105306421A
Authority
CN
China
Prior art keywords
input signal
signal
pci
tlp message
tlp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410307173.8A
Other languages
English (en)
Inventor
苏慧锐
孟凡虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201410307173.8A priority Critical patent/CN105306421A/zh
Priority to PCT/CN2014/090397 priority patent/WO2016000376A1/zh
Publication of CN105306421A publication Critical patent/CN105306421A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)

Abstract

本发明提供了一种基于PCI-E接口的信号处理方法及信号处理装置。本发明属于信号处理领域。所述信号处理方法，包括：获取不同类型的多种输入信号；将所述多种输入信号中的每种输入信号分别转换成满足PCI-E总线格式的事务层包TLP报文后并缓存；对缓存的每种输入信号的TLP报文进行仲裁控制；根据所述仲裁控制后的结果，将每种输入信号的TLP报文给PCI-E控制器进行输出。上述方案，通过利用仲裁控制实现对多种接入信号的传输控制，此种方式，减少了PCI-E接口的设置，提高了设备互联效率。

Description

一种基于PCI-E接口的信号处理方法及信号处理装置
技术领域
本发明涉及信号处理领域，特别涉及一种基于PCI-E接口的信号处理方法及信号处理装置。
背景技术
PCI-E(PeripheralComponentInterconnectExpress，即高速传输的外部互联设备标准)技术由Intel公司在2001年提出，并在2002年底联合AMD，DELL，IBM等公司形成技术规范，命名为PCI-E，是第三代I/O总线的标准。PCI-E采用了目前业内流行的点对点串行连接，每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高到一个很高的频率，PCI-E的双单工连接能够提供更高的传送速率和质量。PCI-E接口根据总线接口对位宽的要求不同而有所差异，分别为PCI-E1X(250M/S)、2X、4X、8X、16X、甚至32X，1X速率最低，32X速率最高。该技术正在广泛应用在工业控制、通信、计算机领域，成为突破传输速率，快速互联的主流。在通信领域，随着Altera和Xilinx公司相继推出自身集成PCI-Ecore(PCI-E硬核)的高端FPGA(Field－ProgrammableGateArray，即领域可编程门阵列，也可称为可编程控制器)，应用PCI-E实现100G和400G，越来越多的成为各大通信厂商的首选方案。
但现有的技术方案，PCI-E技术的实现是针对特定信号或者特定格式来进行的传输，并且传输方式单一，难以满足对多种信号接入的需求。
发明内容
本发明要解决的技术问题是提供一种基于PCI-E接口的信号处理方法及信号处理装置，用以解决现有技术中在采用PCI-E高速传输技术时，只能针对特定信号或者特定格式来进行的传输，且传输方式单一，难以满足对多种信号接入的需求的问题。
为了解决上述技术问题，本发明实施例提供一种基于PCI-E接口的信号处理方法，包括：
获取不同类型的多种输入信号；
将所述多种输入信号中的每种输入信号分别转换成满足PCI-E总线格式的事务层包TLP报文后并缓存；
对缓存的每种输入信号的TLP报文进行仲裁控制；
根据所述仲裁控制后的结果，将每种输入信号的TLP报文给PCI-E控制器进行输出。
进一步地，所述多种信号包括SDH开销信号、OTN开销信号、DVB信号和CPU信号中的至少两种。
进一步地，所述获取不同类型的多种输入信号的步骤具体为：获取不同类型的多种输入信号，并将每种输入信号分别存入缓存单元，其中，所述缓存单元的大小是分别根据每种输入信号的格式来分配的。
进一步地，所述将所述多种输入信号中的每种输入信号分别转换成满足PCI-E总线格式的TLP报文后并缓存的步骤包括：
获取不同种类信号的处理优先级；
按照所述处理优先级的顺序，对每种输入信号依次进行转换处理，得到满足PCI-E总线格式的每种输入信号的TLP报文并缓存。
进一步地，所述对缓存的每种输入信号的TLP报文进行仲裁控制的步骤包括：
获取预设规则；
根据所述预设规则，对所述TLP报文进行仲裁控制；
其中，所述预设规则包括：预设的每种TLP报文的流出顺序、预设的多种TLP报文之间的优先级、TLP报文之间的发送间隔以及错误包的处理方法。
本发明实施例提供一种基于PCI-E接口的信号处理装置，包括：
获取模块，用于获取不同类型的多种输入信号；
转换模块，用于将所述多种输入信号中的每种输入信号分别转换成满足PCI-E总线格式的TLP报文后并缓存；
控制模块，用于对缓存的每种输入信号的TLP报文进行仲裁控制；
传输模块，用于根据所述仲裁控制后的结果，将每种输入信号的TLP报文给PCI-E控制器进行输出。
进一步地，所述获取模块获取不同类型的多种输入信号，并将每种输入信号分别存入缓存单元，其中，所述缓存单元的大小是分别根据每种输入信号的格式来分配的。
进一步地，所述转换模块包括：
第一获取单元，获取不同种类信号的处理优先级；
转换单元，用于按照所述处理优先级的顺序，对每种输入信号依次进行转换处理，得到满足PCI-E总线格式的每种输入信号的TLP报文并缓存。
进一步地，所述控制模块包括：
第二获取单元，用于获取预设规则；
控制单元，用于根据所述预设规则，对所述TLP报文进行仲裁控制；
其中，所述预设规则包括：预设的每种TLP报文的流出顺序、预设的多种TLP报文之间的优先级、TLP报文之间的发送间隔以及错误包的处理方法。
本发明的有益效果是：
上述方案，通过利用仲裁控制实现对多种接入信号的传输控制，通过单一接口发送给PCI-E控制器，此种方式，减少了PCI-E接口的设置，提高了信号的处理效率，同时提高了设备互联效率。
附图说明
图1表示本发明实施例的所述信号处理方法的总体流程图；
图2表示本发明实施例的所述信号处理装置的模块示意图；
图3表示本发明实施例的信号接入示意图；
图4表示本发明实施例的信号处理流程示意图；
图5表示本发明实施例的FPGA中模块示意图；
图6表示本发明实施例的FPGA中仲裁模块的信号处理过程示意图；
图7表示本发明实施例的信号转换示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明进行详细描述。
本发明针对现有技术中在采用PCI-E高速传输技术时，只能针对特定信号或者特定格式来进行的传输，且传输方式单一，难以满足对多种信号接入的需求的问题，提供一种基于PCI-E接口的信号处理方法及信号处理装置。
如图1所示，本发明实施例的所述信号处理方法，包括：
步骤10，获取不同类型的多种输入信号；
步骤20，将所述多种输入信号中的每种输入信号分别转换成满足PCI-E总线格式的事务层包(TLP，TransactionLayerPacket)报文后并缓存；
步骤30，对缓存的每种输入信号的TLP报文进行仲裁控制；
步骤40，根据所述仲裁控制后的结果，将每种输入信号的TLP报文给PCI-E控制器进行输出。
本发明上述方案，通过利用仲裁控制实现对多种接入信号的传输控制，并通过单一接口发送给PCI-E控制器，减少了PCI-E接口的设置，提高了设备互联效率。
应当说明的是，每种输入信号可以为CPU信号、OTN(OpticalTransportNetwork，即光传送网)开销信号、SDH(SynchronousDigitalHierarchy，同步数字体系)信号、DVB(DigitalVideoBroadcasting，即数字视频广播)信号以及经过信号格式转换后能满足PCI-E总线格式的任意信号，所述多种输入信号包含上述信号中的至少两种。
具体地，在接收到多种信号后，首先要将每种输入信号分别存入缓存，并且根据每种输入信号的格式来对应分配信号所占用的缓存大小。
信号接收完成后，需要将每种输入信号进行格式转换，转换为能满足PCI-E总线格式的事务包TLP报文，本发明实施例的所述步骤20具体为：
获取不同种类信号的处理优先级；
按照所述处理优先级的顺序，对每种输入信号依次进行转换处理，得到满足PCI-E总线格式的每种输入信号的TLP报文并缓存。
首先获取缓存中每种输入信号的类型，然后根据不同种类信号的处理优先级判定首先对哪个信号进行转换，例如信号的处理顺序为CPU信号、OTN开销信号，若缓存中同时存在有上述两种信号，则首先对CPU信号进行格式转换，当CPU信号格式转换完成后再进行OTN开销信号的格式转换，在进行格式转换时，根据每种信号的类型，调用此种信号对应的预设转换规则，完成对此种信号的格式转换。
应当说明的是，所述信号格式转换过程为本领域技术人员所熟知的，在此不再详细说明。
在对每种输入信号进行格式转换完成后，便是对每种TLP报文的传输，在进行传输之前，需要对每种事务包TLP报文进行发送控制，因此本发明实施例的所述步骤30具体为：
获取预设规则；
根据所述预设规则，对所述TLP报文进行仲裁控制。
应当说明的是，所述预设规则主要包括：预设的每种TLP报文的流出顺序、预设的多种TLP报文之间的优先级、TLP报文之间的发送间隔以及错误包的处理方法，依据此预设规则，首先对每种TLP报文进行包校验，只有当校验通过后才能发送此TLP报文；在传输时，会依据TLP报文的优先级顺序依次传输，只有一个TLP报文中的所有数据按照顺序传输完成后，在达到了预设的发送间隔后，才能进行下一个TLP报文的传输。
应当说明的是，所述仲裁控制其实只是对一种信号做处理，即PCI-E的标准包格式，这样便简化了处理流程。
在将TLP报文传输给PCI-E控制器后，PCI-E控制器根据TLP报文的种类分别将所述TLP报文发送给对应的设备实现TLP报文的输出。
上述方案，通过将接收的多个输入信号分别转换成对应的满足PCI-E总线格式的数据包，然后经过仲裁控制由一个接口分别发送所述数据包给PCI-E，此种方法，使得PCI-E控制器只通过一个接口便可实现对多种不同信号的接收，减少了接口设置，提高了信号的处理效率，同时提高了设备互联效率，同时简化了单板之间的信号对接，节约了成本。
如图2所示，本发明实施例的所述信号处理装置，包括：
获取模块1，用于获取不同类型的多种输入信号；
转换模块2，用于将所述多种输入信号中的每种输入信号分别转换成满足PCI-E总线格式的TLP报文后并缓存；
控制模块3，用于对缓存的每种输入信号的TLP报文进行仲裁控制；
发送模块4，用于根据所述仲裁控制后的结果，将每种输入信号的TLP报文给PCI-E控制器进行输出。
应当说明的是，获取模块1用于获取不同类型的多种输入信号，并将每种输入信号分别存入缓存单元，并且，所述缓存单元的大小是分别根据每种输入信号的格式来分配的。
具体地，所述转换模块2包括：
第一获取单元，获取不同种类信号的处理优先级；
转换单元，用于按照所述处理优先级的顺序，对每种输入信号依次进行转换处理，得到满足PCI-E总线格式的每种输入信号的TLP报文并缓存。
具体地，所述控制模块3包括：
第二获取单元，用于获取预设规则；
控制单元，用于根据所述预设规则，对所述TLP报文进行仲裁控制。
应当说明的是，所述第二获取单元获取的预设规则主要包括：预设的每种TLP报文的流出顺序、预设的多种TLP报文之间的优先级、TLP报文之间的发送间隔以及错误包的处理方法。
需要说明的是，该信号处理装置实施例是与上述信号处理方法对应的信号处理装置，上述信号处理方法的所有实现方式均适用于该信号处理装置实施例中，也能达到与上述信号处理方法相同的技术效果。
下面对上述信号控制装置的具体工作过程举例说明如下(应当说明的是，因信号的流向是双线的，两个方向的信号处理机制是相同的，以下例子只以信号流向PCI-E来进行说明)：以集成有PCI-Ecore(PCI-E硬核)的FPGA为例，FPGA中集成有PCI-Ecore用以实现PCI-E的传输，而传输速率的设置和PCI-Ecore的设置可以在IDE(IntegratedDriveElectronics，即电子集成驱动器)开发环境中根据配置向导进行配置。
如图3所示，PCI-Ecore包括SERDES(SERializer(串行器)/DESerializer(解串器)的简称)和PCI-E，所述PCI-Ecore与仲裁模块间进行信号传输，所有输入信号(CPU信号、OTN开销信号、SDH信号、DVB信号等)均通过FPGA的专用信号接入管脚接入到仲裁模块，进而存储到缓存(RAM)中，在进行输入信号对应的格式转换后，然后对各种转换后的信号进行异常处理，根据控制信号接入的仲裁配置文件对转换后的信号进行仲裁控制后，分别将上述转换后信号经由缓存发送给PCI-Ecore。
如图4所示，所述信号的处理流程为：多种不同种类的输入信号(如CPU信号、OTN开销信号、SDH信号)首先存储在缓存RAM中，然后对缓存RAM中的输入信号分别经由相对应的格式转换规则转换成具有统一格式的TLP报文，然后流控模块根据仲裁的配置信息(即上述的预设规则)，对这些信号进行异常处理并输出异常处理结果，处理完成后将所述输入信号对应的TLP报文经由PCI-Ecore接口分别传输出去。
下面以xilinx公司的FPGA为例对上述方法的使用场景进行详细的描述。
如图5所示，FPGA模块包括PCI-E模块和仲裁模块；
其中，所述PCI-E模块使用Vivado(Vivado设计套件，是FPGA厂商赛灵思公司2012年发布的集成设计环境)进行例化，由PCI-Ecore和配置模块构成，PCI-Ecore主要由SERDES和PCI-E组成，所述PCI-E模块主要用于完成PCI-E串行接口的转换，并处理PCI-E相关协议；其中，PCI-Ecore由IPcore(IP核是指用于产品应用专用集成电路(ASIC)或者FPGA的逻辑块或数据块)生成，由于PCI-E的配置比较复杂，单独在IPcore外实现配置模块，此配置模块不仅完成了RC(RootComplex)端的配置，而且完成了对EP(EndPoint)端的配置(通过配置TLP进行)，应当说明的是，所述RC和EP分别为PCI-E的两种模式；
配置模块由CompletionDecoder(完成编码器)、Controller(控制器)、PacketGenerator(包发生器)和TXMux(传出复用器)组成，对于仲裁模块正常发送接收的业务TLP报文，配置模块只起到透明传输的作用，PCI-Ecore和配置模块之间用AXI4-Stream(一种总线协议)接口进行连接，同时PCI-E模块和信号处理装置也使用AXI4-Stream接口进行连接。
如图6所示，所述仲裁模块在PCI-E发送方向，此模块完成CPU_TLP包、OTN_TLP包等包的仲裁，以顺序轮询机制(可以通过配置文件cfg_file修改)为例，各种TLP包的优先级相同，实现顺次发送；在PCI-E接收方向，需要判定接收的包是对何种信号的响应，根据判定结果，将该包发给对应的模块；此外所述仲裁模块还需要实现TLP包接收失败判定功能，发送后开始计时，如果超过Nms(N为参数，可修改)还未收到包，则上报TLP包接收失败，失败指示信号至少保持1个时钟周期有效，失败次数寄存器加一，同时下一个TLP包可以进行发送，AXI总线不再占用；此外，所述仲裁模块还要实现和PCI-EIPcore的AXI接口，如果PCI-EIPcore提供的接收时钟和发送时钟不是一个时钟，则需要在此模块对接收的TLP包用FIFO(FirstInputFirstOutput，即先进先出)进行跨时钟域处理，将接收的TLP包转成发送时钟域，例如，跨时钟域处理后，接收和发送时钟的频率都是37.25MHz，只是频率有微小偏差。
对于仲裁模块中信号的处理流程的具体实现为：
如图6所示，将信号转换完成后的TLP报文分别存到对应的缓存中，例如CPU信号转换完成的TLP报文记为CPU_TLP，并将此CPU_TLP存入到缓存中，缓存字段记为CPU_TLP_BUFFER，OTN信号转换完成的OTN报文记为OTN_TLP，并将此OTN_TLP存入到缓存中，缓存字段记为OTN_TLP_BUFFER，然后流控模块(FLOW_CTRL)根据配置文件(Cfg_file)对信号进行仲裁控制，之后，将所述CPU_TLP和OTN_TLP分别通过AXI接口进行传输；在流控模块接收到AXI接口传输的信号后，同样根据配置文件(Cfg_file)对信号进行仲裁控制后在将接收的信号传输出去。
应当说明的是，上述的仲裁模块实现了轮询控制、突发控制、优先级可编程控制以及包间隔可编程控制等多种控制功能。
如图7所示，因为信号的传输是双向的，在接收PCI-E方向发送的TLP报文时，首先判断接收到的TLP报文是对何种信号的响应，然后再分别将此TLP报文利用对应的格式转换规则进行格式转换成符合设备使用的信号，然后再将格式转换后的信号发送给对应的设备；同样的在接收到设备发送的信号时，会根据对应的格式转换规则，将所述信号格式转换成TLP报文，然后再将TLP报文进行传输。
应当说明的是，上述方案，通过在一个设备上实现多种信号的接入，同时实现了多种信号的仲裁控制，实现了灵活配置，提高了接入速度，节约了成本。
以上所述的是本发明的优选实施方式，应当指出对于本技术领域的普通人员来说，在不脱离本发明所述的原理前提下还可以作出若干改进和润饰，这些改进和润饰也在本发明的保护范围内。

Claims (9)

1.一种基于PCI-E接口的信号处理方法，其特征在于，包括：
获取不同类型的多种输入信号；
将所述多种输入信号中的每种输入信号分别转换成满足PCI-E总线格式的事务层包TLP报文后并缓存；
对缓存的每种输入信号的TLP报文进行仲裁控制；
根据所述仲裁控制后的结果，将每种输入信号的TLP报文给PCI-E控制器进行输出。
2.根据权利要求1所述的信号处理方法，其特征在于，所述多种信号包括SDH开销信号、OTN开销信号、DVB信号和CPU信号中的至少两种。
3.根据权利要求1所述的信号处理方法，其特征在于，所述获取不同类型的多种输入信号的步骤具体为：获取不同类型的多种输入信号，并将每种输入信号分别存入缓存单元，其中，所述缓存单元的大小是分别根据每种输入信号的格式来分配的。
4.根据权利要求1所述的信号处理方法，其特征在于，所述将所述多种输入信号中的每种输入信号分别转换成满足PCI-E总线格式的TLP报文后并缓存的步骤包括：
获取不同种类信号的处理优先级；
按照所述处理优先级的顺序，对每种输入信号依次进行转换处理，得到满足PCI-E总线格式的每种输入信号的TLP报文并缓存。
5.根据权利要求1所述的信号处理方法，其特征在于，所述对缓存的每种输入信号的TLP报文进行仲裁控制的步骤包括：
获取预设规则；
根据所述预设规则，对所述TLP报文进行仲裁控制；
其中，所述预设规则包括：预设的每种TLP报文的流出顺序、预设的多种TLP报文之间的优先级、TLP报文之间的发送间隔以及错误包的处理方法。
6.一种基于PCI-E接口的信号处理装置，其特征在于，包括：
获取模块，用于获取不同类型的多种输入信号；
转换模块，用于将所述多种输入信号中的每种输入信号分别转换成满足PCI-E总线格式的TLP报文后并缓存；
控制模块，用于对缓存的每种输入信号的TLP报文进行仲裁控制；
传输模块，用于根据所述仲裁控制后的结果，将每种输入信号的TLP报文给PCI-E控制器进行输出。
7.根据权利要求6所述的信号处理装置，其特征在于，所述获取模块获取不同类型的多种输入信号，并将每种输入信号分别存入缓存单元，其中，所述缓存单元的大小是分别根据每种输入信号的格式来分配的。
8.根据权利要求6所述的信号处理装置，其特征在于，所述转换模块包括：
第一获取单元，获取不同种类信号的处理优先级；
转换单元，用于按照所述处理优先级的顺序，对每种输入信号依次进行转换处理，得到满足PCI-E总线格式的每种输入信号的TLP报文并缓存。
9.根据权利要求6所述的信号处理装置，其特征在于，所述控制模块包括：
第二获取单元，用于获取预设规则；
控制单元，用于根据所述预设规则，对所述TLP报文进行仲裁控制；
其中，所述预设规则包括：预设的每种TLP报文的流出顺序、预设的多种TLP报文之间的优先级、TLP报文之间的发送间隔以及错误包的处理方法。
CN201410307173.8A 2014-06-30 2014-06-30 一种基于pci-e接口的信号处理方法及信号处理装置 Pending CN105306421A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410307173.8A CN105306421A (zh) 2014-06-30 2014-06-30 一种基于pci-e接口的信号处理方法及信号处理装置
PCT/CN2014/090397 WO2016000376A1 (zh) 2014-06-30 2014-11-05 一种基于pci-e接口的信号处理方法及信号处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410307173.8A CN105306421A (zh) 2014-06-30 2014-06-30 一种基于pci-e接口的信号处理方法及信号处理装置

Publications (1)

Publication Number Publication Date
CN105306421A true CN105306421A (zh) 2016-02-03

Family

ID=55018382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410307173.8A Pending CN105306421A (zh) 2014-06-30 2014-06-30 一种基于pci-e接口的信号处理方法及信号处理装置

Country Status (2)

Country Link
CN (1) CN105306421A (zh)
WO (1) WO2016000376A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112668263A (zh) * 2020-12-29 2021-04-16 中国电子科技集团公司第五十八研究所 基于PCIe总线的处理层设计方法、结构及应用
CN117389935A (zh) * 2023-12-11 2024-01-12 井芯微电子技术(天津)有限公司 一种协议转换系统及方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110543439B (zh) * 2019-09-10 2023-05-12 南方科技大学 一种信号处理系统
CN113961494B (zh) * 2021-10-21 2023-09-15 上海安路信息科技股份有限公司 一种pcie总线与axi总线的桥接系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1904868A (zh) * 2005-07-11 2007-01-31 商辉达股份有限公司 用于包化总线的组合包
US20110072172A1 (en) * 2009-09-18 2011-03-24 Elisa Rodrigues Input/output device including a mechanism for transaction layer packet processing in multiple processor systems
CN103399724A (zh) * 2013-07-08 2013-11-20 江苏省广播电视集团有限公司 一种数字音频响度测量卡

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101539894B (zh) * 2009-05-04 2011-04-13 成都市华为赛门铁克科技有限公司 一种将计算机外部设备接入计算机系统的方法和装置
CN101997834B (zh) * 2009-08-10 2015-01-07 北京多思科技发展有限公司 支持高性能安全协议的装置
CN103259830A (zh) * 2012-05-10 2013-08-21 南京英飞诺网络科技有限公司 低延迟汇聚tap

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1904868A (zh) * 2005-07-11 2007-01-31 商辉达股份有限公司 用于包化总线的组合包
US20110072172A1 (en) * 2009-09-18 2011-03-24 Elisa Rodrigues Input/output device including a mechanism for transaction layer packet processing in multiple processor systems
CN103399724A (zh) * 2013-07-08 2013-11-20 江苏省广播电视集团有限公司 一种数字音频响度测量卡

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
崔月霞: "基于PCI_Express总线的高速数据传输系统的设计与实现", 《CNKI 中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112668263A (zh) * 2020-12-29 2021-04-16 中国电子科技集团公司第五十八研究所 基于PCIe总线的处理层设计方法、结构及应用
CN112668263B (zh) * 2020-12-29 2022-08-16 中国电子科技集团公司第五十八研究所 基于PCIe总线的处理层设计方法、结构及应用
CN117389935A (zh) * 2023-12-11 2024-01-12 井芯微电子技术(天津)有限公司 一种协议转换系统及方法
CN117389935B (zh) * 2023-12-11 2024-03-08 井芯微电子技术(天津)有限公司 一种协议转换系统及方法

Also Published As

Publication number Publication date
WO2016000376A1 (zh) 2016-01-07

Similar Documents

Publication Publication Date Title
CN101951313B (zh) 一种基于fpga的sfi4.1装置
EP1400066B1 (en) Protocol independent transmission using a 10 gigabit attachment unit interface
JP6433973B2 (ja) データシンボル遷移ベースのクロッキングを用いたマルチワイヤシングルエンドプッシュプルリンク
CN108011694B (zh) 一种基于fc的高效数据交换方法
JP2003179586A (ja) 電気システムと光ネットワークとの間で並列データ送信および受信を保証するための方法およびそのような並列データ送信および受信を保証するために使用されるように適合されたインターフェース回路およびそのようなインタフェース回路で使用するように適合された電気送信デバイス。
CN103827760B (zh) 用于通过网关设备来传输过程映像的方法和系统
US10565155B2 (en) Distributed multi-die protocol application interface
CN104780333A (zh) 基于fpga的高带宽视频源接口适配装置
CN105306421A (zh) 一种基于pci-e接口的信号处理方法及信号处理装置
CN103814367A (zh) 具有通过用于串行芯片间数据传输的物理传输路径的逻辑多通道通信的通信装置
CN104158822A (zh) 基于双通道捆绑的光纤链路点对点传输系统及传输方法
CN204925719U (zh) 信号转换装置和系统
CN112286853B (zh) 一种支持多协议的fpga系统及数据处理方法
US5796744A (en) Multi-node interconnect topology with nodes containing SCI link controllers and gigabit transceivers
KR20010015027A (ko) 전송 시스템과, 수신기와, 전송기와, 데이터 스트로브형식의 트랜시버와 병렬시스템을 인터페이스하기 위한인터페이스 장치
US7764614B2 (en) Multi-mode management of a serial communication link
CN105488010B (zh) 一种背板实时同步接口协议
CN103840934A (zh) 一种基于时钟自动恢复的开销传递方法及装置
JPWO2021042110A5 (zh)
CN110297795B (zh) 基于以太网phy芯片实现单路串行数据传输系统及其方法
CN203761399U (zh) 单纤双向对称速率的光通信设备及系统
CN104717440A (zh) Led发送卡级联接口
CN104836754A (zh) 利用高速Serdes实现背板自协商功能的方法及装置
CN212677108U (zh) 伺服驱动器以及伺服驱动系统
CN221056929U (zh) 双fpga间的通信系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160203