CN109032018B - 基于嵌入式gpu的无人机通用信号处理装置 - Google Patents
基于嵌入式gpu的无人机通用信号处理装置 Download PDFInfo
- Publication number
- CN109032018B CN109032018B CN201810868529.3A CN201810868529A CN109032018B CN 109032018 B CN109032018 B CN 109032018B CN 201810868529 A CN201810868529 A CN 201810868529A CN 109032018 B CN109032018 B CN 109032018B
- Authority
- CN
- China
- Prior art keywords
- signal processing
- unmanned aerial
- aerial vehicle
- gpu
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000875 corresponding Effects 0.000 claims abstract description 5
- 230000005540 biological transmission Effects 0.000 claims description 11
- ISRUGXGCCGIOQO-UHFFFAOYSA-N 2-Isopropoxyphenyl N-methylcarbamate Chemical compound CNC(=O)OC1=CC=CC=C1OC(C)C ISRUGXGCCGIOQO-UHFFFAOYSA-N 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 claims description 7
- 230000002093 peripheral Effects 0.000 claims description 6
- 238000007711 solidification Methods 0.000 claims description 6
- 102100015762 USB1 Human genes 0.000 claims description 5
- 108060000010 USB1 Proteins 0.000 claims description 5
- 230000002457 bidirectional Effects 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 5
- 238000011068 load Methods 0.000 claims description 5
- 230000003044 adaptive Effects 0.000 claims description 4
- 238000007639 printing Methods 0.000 claims description 4
- HPTJABJPZMULFH-UHFFFAOYSA-N 12-(cyclohexylcarbamoylamino)dodecanoic acid Chemical group OC(=O)CCCCCCCCCCCNC(=O)NC1CCCCC1 HPTJABJPZMULFH-UHFFFAOYSA-N 0.000 claims description 3
- 241000414697 Tegra Species 0.000 description 18
- 238000010586 diagram Methods 0.000 description 11
- 229920002574 CR-39 Polymers 0.000 description 2
- 239000005441 aurora Substances 0.000 description 2
- 229920003020 cross-linked polyethylene Polymers 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 102100017370 CYP2C18 Human genes 0.000 description 1
- 101710007598 CYP2C18 Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000003139 buffering Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 102000008554 lanosterol synthase activity proteins Human genes 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006011 modification reaction Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
Abstract
本发明公开了一种基于嵌入式GPU的无人机通用信号处理装置，包括：信号处理板；设置于信号处理板上的现场可编程门阵列FPGA，FPGA与相连功能板通信，以获取并配置无人机的数字信号；以及设置于信号处理板上的图形处理器GPU，GPU嵌入式设置在信号处理板上，用于接收FPGA发送的数字信号，并根据FPGA发送的数字信号生成无人机的控制信号，以根据控制信号控制无人机执行对应指令。该装置可以作为无人机的主控设备，并将GPU运用到无人机的信号处理系统中，具有小型化、低功耗化、可靠性高的优点。
Description
技术领域
本发明涉及信号处理技术领域，特别涉及一种基于嵌入式GPU的无人机通用信号处理装置。
背景技术
近年来，随着无人机技术的逐渐成熟，应用范围逐渐扩大，在航空、国防等领域均有广泛的应用。优秀的滞空能力是无人机最重要的优势之一，使其对机载电子设备的功耗、体积、重量有严格的要求。同时无人机飞行期间易遇到强气流等恶劣天气状况，使其对机载电子设备的抗震性也有严格的要求。现有的信号处理板卡单板体积大、缓存容量小、功耗较高，难以适应现代军用无人机对体积、功耗、环境有苛刻要求的应用场合。
现有技术提出一种基于嵌入式GPU的高速信号处理板，其信号处理和算法主要通过GPU来实现，并通过PCIe Switch对接口进行扩展。此信号处理板的并行计算能力强，可使开发人员将精力集中在算法研究和实现上，但板卡上集成PCIe Switch芯片和大型GPU，使得单板的功耗至少达50W，并且采用CPCI 6U版型结构标准，使其体积大、抗震性差，无法应用于像无人机等对体积、功耗、环境有苛刻要求的应用场合，亟待解决。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。
为此，本发明的目的在于提出一种基于嵌入式GPU的无人机通用信号处理装置，具有小型化、低功耗化、可靠性高的优点。
为达到上述目的，本发明的实施例提出了一种基于嵌入式GPU的无人机通用信号处理装置，包括：信号处理板；设置于所述信号处理板上的现场可编程门阵列FPGA，所述FPGA与相连功能板通信，以获取并配置无人机的数字信号；以及设置于所述信号处理板上的图形处理器GPU，所述GPU嵌入式设置在所述信号处理板上，用于接收所述FPGA发送的数字信号，并根据所述FPGA发送的数字信号生成所述无人机的控制信号，以根据所述控制信号控制所述无人机执行对应指令。
本发明实施例的基于嵌入式GPU的无人机通用信号处理装置，通过将卡板并联，使得该装置可以作为无人机的主控设备，并且将GPU运用到无人机的信号处理系统中，具有小型化、低功耗化、可靠性高的优点。
另外，根据本发明上述实施例的基于嵌入式GPU的无人机通用信号处理装置还可以具有以下附加的技术特征：
进一步地，在本发明的一个实施例中，所述FPGA通过PCIe接口与所述GPU相连，以进行数据传输。
进一步地，在本发明的一个实施例中，所述信号处理板基于FT232HQ实现USB到JTAG的转换，还用于：通过跳线配置模拟开关IN1和IN2引脚，选择连接CPLD JTAG链路或CPLD内部JTAG逻辑链路；通过CPLD JTAG链路实现CPLD代码的固化；通过CPLD内部逻辑实现多路JTAG链路的自动检测和串行连接，实现VPX P0接口JTAG链路、USB-JTAG链路和FPGA配置JTAG链路的使能、主/从判断和自动分配连接。
进一步地，在本发明的一个实施例中，所述信号处理板包括带有PCIe接口的以太网控制器，以实现一路百兆/千兆自适应以太网接口连接。
进一步地，在本发明的一个实施例中，所述GPU的USB0和USB1引出到所述无人机前面板USB侧立座上，用于连接入户如/输出设备。
进一步地，在本发明的一个实施例中，所述信号处理板包括1路支持RS-232电平标准的UART接口，用于所述GPU的调试、打印配置信息和进行系统串行通信，且通过排针引出。
进一步地，在本发明的一个实施例中，所述信号处理板包括微控制单元MCU，所述MCU包括外设资源和IO接口，通过结合所述GPU和复杂可编程逻辑器CPLD以实现IPMC功能子板和主控板的兼容。
进一步地，在本发明的一个实施例中，还包括IPMB总线，所述IPMB总线采用I2C通信技术，定义在VPX P0连接器的四个单端信号SM0-SM3上，且支持热插拔功能，且包括专用I2C双向隔离缓冲器，以根据容性负载选择合适的上拉电阻，保证总线的驱动能力。
进一步地，在本发明的一个实施例中，还包括：计数器，用于计数；复位源，在所述无人机满足复位条件时，用于进行复位；供电装置，用于对所述信号处理板供电。
进一步地，在本发明的一个实施例中，所述GPU为NVIDIA Tegra K1处理器，含192个CUDA核心，以满足信号处理需求。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为根据本发明实施例的基于嵌入式GPU的无人机通用信号处理装置的结构示意图；
图2为根据本发明一个实施例的基于嵌入式GPU的无人机通用信号处理装置的结构示意图；
图3为根据本发明一个实施例的基于嵌入式GPU的无人机通用信号处理装置的功能原理示意图；
图4为根据本发明一个实施例的基于嵌入式GPU的无人机通用信号处理装置的USB-JTAG链路实现示意图；
图5为根据本发明一个实施例的基于嵌入式GPU的无人机通用信号处理装置的以太网接口示意图；
图6为根据本发明一个实施例的基于嵌入式GPU的无人机通用信号处理装置的USB接口连接示意图；
图7为根据本发明一个实施例的基于嵌入式GPU的无人机通用信号处理装置的IPMC接口示意图；和
图8为根据本发明一个实施例的基于嵌入式GPU的无人机通用信号处理装置的时钟系统设计图。
具体实施方式
下面详细描述本发明的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
图1是本发明实施例的基于嵌入式GPU的无人机通用信号处理装置10，包括：信号处理板100、FPGA200和GPU300。
其中，FPGA300设置于信号处理板上，FPGA300与相连功能板通信，以获取并配置无人机的数字信号；以及GPU200设置于信号处理板上的图形处理器GPU200，GPU200嵌入式设置在信号处理板100上，用于接收FPGA300发送的数字信号，并根据FPGA300发送的数字信号生成无人机的控制信号，以根据控制信号控制无人机执行对应指令。
具体而言，在本发明的一个实施例中，FPGA300通过PCIe接口与GPU200相连，以进行数据传输。GPU200的USB0和USB1引出到无人机前面板USB侧立座上，用于连接入户如/输出设备。
进一步地，在本发明的一个实施例中，信号处理板100基于FT232HQ实现USB到JTAG的转换，还用于：通过跳线配置模拟开关IN1和IN2引脚，选择连接CPLD JTAG链路或CPLD内部JTAG逻辑链路；通过CPLD JTAG链路实现CPLD代码的固化；通过CPLD内部逻辑实现多路JTAG链路的自动检测和串行连接，实现VPX P0接口JTAG链路、USB-JTAG链路和FPGA300配置JTAG链路的使能、主/从判断和自动分配连接。信号处理板100包括带有PCIe接口的以太网控制器，以实现一路百兆/千兆自适应以太网接口连接。信号处理板100包括1路支持RS-232电平标准的UART接口，用于GPU200的调试、打印配置信息和进行系统串行通信，且通过排针引出。
进一步地，在本发明的一个实施例中，还包括微控制单元MCU，MCU包括外设资源和IO接口，通过结合GPU200和复杂可编程逻辑器CPLD以实现IPMC功能子板和主控板的兼容。还包括IPMB总线，IPMB总线采用I2C通信技术，定义在VPX P0连接器的四个单端信号SM0-SM3上，且支持热插拔功能，且包括专用I2C双向隔离缓冲器，以根据容性负载选择合适的上拉电阻，保证总线的驱动能力。还包括计数器、复位源和供电装置。
如图2和图3所示，本发明的实施例将GPU200放到无人机的信号处理系统中，采用NVIDIA Tegra K1处理器，数据处理能力相当于英特尔i7处理器，而传统CPU200无人机若想达到相同能力，则需要更庞大且复杂的机体设计，不仅携带更困难，也面临功耗过大，滞空能力弱，使用Tegra K1功耗仅为原来的1/5，体积重量也大有缩小降低，优势明显。信号处理板采用新一代坚固型军用计算机VPX-3U标准。虽然3U(100mm×160mm)板型较6U(233.35mm×160mm)板型，面积缩小一倍多，但通过紧凑的器件布局，适当增加和优化叠层设计的方式，来提高单板的集成度。VPX总线采用了Tyco公司开发的新一代7排MultiGig RT2连接器，不仅特性阻抗可控，插入损耗低，而且在传输速率高达6.25Gbps时，串扰仍小于3％。MultiGig RT2连接器连接紧密而坚固，适合应用于军事和航空航天等恶劣环境中。
板卡上采用Xilinx公司基于20nm工艺的Kintex UltraScale高性能FPGA，较28nm工艺的FPGA，其功耗降低50％左右，集成度提高了1.5～2倍，并支持GTH传输，通过Aurora、SRIO等协议实现板间互连。外部缓存采用低电压的DDR3L来实现，使得每比特的功耗更低，总共提供8GB的缓存容量，每个节点提供2GB，共4个节点。
板卡上的GPU采用NVIDIA TEGRA K1，其含192个CUDA核心，能够满足无人机机载雷达和迷你SAR的信号处理需求，其功耗小于5W。同时内嵌四核ARM处理器，每一个核心均可根据工作负荷独立而自动地启用和关闭，可实现极强的性能水平和电池续航能力。
该板卡能够实现高速的数字信号处理能力、高带宽的信号传输、高性能的图像处理，满足军用无人机领域强固型、小型化、抗恶劣环境、高性能、功耗低的技术需求，在极端的温度、湿度和振动等环境下依然表现出卓越的性能。同时该板卡采用IPMC总线的方式，实现功能子板和主控板的兼容设计。可以通过多块板卡并联的方式，实现完整的无人机机载雷达信号处理系统，
具体而言，在本发明的一个实施例中，板卡上FPGA的型号为XCKU035-1FBVA676I，其包含1700个DSP Slices，540个36Kbit Block RAM，406256个CLB Flip-Flops，312个自定义IO。板上有多种不同的接口，数据流在穿越接口的地方需要跨越时钟域，FPGA芯片提供了18.98Mb的Block RAM来满足数据高速缓存的需求。板上具有4个转置缓存节点，每个节点容量为2GB，包含8个1GB容量的DDR3L SDRAM颗粒，型号为MT41K1G8SN-125IT，最高支持1600Mbps，单片颗粒大小仅为13.2mm×9mm，适合紧凑型的板卡。FPGA中的12X GTH信号通过接插件与板外互联，采用Aurora 64b66b协议，传输速率最高可达150Gbps。FPGA中HP BANK中的12对LVDS信号通过接插件与板外互联，传输速率最高可达14.4Gbps。48路单端信号通过接插件与板外互联，实现与其他设备的低速通信和配置。
进一步地，如图4所示，板卡中基于FT232HQ实现USB到JTAG的转换，通过跳线配置模拟开关IN1和IN2引脚，选择连接CPLD JTAG链路或CPLD内部JTAG逻辑链路，通过CPLDJTAG链路完成CPLD代码的固化，通过CPLD内部逻辑实现多路JTAG链路的自动检测和串行连接，最终实现VPX P0接口JTAG链路、USB-JTAG链路和FPGA配置JTAG链路的使能、主/从判断和自动分配连接。板卡中USB-JTAG链路实现框图如图4所示，当IN1和IN2有跳线帽时通过USB可以完成CPLD代码的固化，当没有接入跳线帽时通过USB可以完成板上FPGA和来自底板其他设备的代码加载和固化。JTAG链路中模拟开关选用TI公司6位控制输入、2选1复用器TS3A27518ERTWR，器件能够处理数字和模拟信号，并且能够在任何一个方向上传输高达V+的信号；两个控制引脚IN1和IN2可分别控制三个2选1复用器，并且一个使能引脚可用于将所有输出置于高阻抗模式。
进一步地，在本发明的一个实施例中，Tegra K1上的SDRAM采用低电压的DDR3L，选用Micron公司的MT41K256M16SN-125IT，板载4片DDR3L用于Tegra K1的外扩RAM，容量为2GB，速度最高支持1600Mbps。Tegra K1的SDMMC4接口为EMMC FLASH接口，选用SANDISK公司的SDIN8DE4-32GB EMMC FLASH，其符合EMMC4.5.1标准，且管脚兼容其他容量和其他厂家的EMMC FLASH产品，用于存储BOOTLOADER和Ubuntu操作系统。
如图5所示，在本发明的一个实施例中，电路板通过一个PCIe接口的以太网控制器，实现一路百兆/千兆自适应以太网接口，选型为英特尔的I210-IT。I210-IT是Intel工业级以太网控制器，可以把一路PCIe接口转换成为千兆/百兆以太网接口，支持PCIe v2.1(2.5GT/s)。基于设计需求选择英特尔的I210-IT实现PCIe到以太网的转换。板上以太网接口示意图如图3所示。I210提供一个扩展SPI接口，外接Flash用于存储MAC地址等配置信息，上电后I210能够通过Flash完成配置，能够支持的Flash型号较多，本设计中选用Winbond公司W25Q32系列8MB Flash。
进一步地，Tegra K1显示接口中提供一路HDMI 1.4b接口，可实音频和视频数据的传输。本设计中将K1输出的一路HDMI一分二后分别送出至前面板和底板，其中前面板HDMI接口主要用于系统信息输出，底板HDMI接口预留备用。两路HDMI接口需要同时能够输出，并具有一定的驱动能力。基于以上设计需求，本设计中选用Rericom公司的HDMI 1.4b1:2分配器PI3HDX412BD，实现K1输出HDMI到前面板和底板的分配，HDMI分配器具有信号缓冲和放大功能，通过堆叠方法实现HDMI输出端口的扩展，使用串行连接方式可实现15米的远距离传输，支持480p、576p、720p、1080i、1080p分辨率。
如图6所示，在本发明的一个实施例中，Tegra K1中USB0和USB1引出到板卡前面板USB侧立座上，用于连接键盘、鼠标等设备,USB接口的具体设计如图6所示。USB0为通用USB2.0接口，可以通过此接口烧录ubuntu操作系统和镜像文件；USB1为通用USB2.0接口。图6中的TI公司限流开关TPS2065是为了防止USB供电短路损坏板卡中电源，供电过程中如果出现短路或过流现象，TPS2065将控制内部N沟道MOSFET断开VBUS供电，并触发USB控制器断开设备连接，可实现1A电流连续供电，满足2路USB2.0的供电需求。
进一步地，板卡设计了1路支持RS-232电平标准的UART接口，用于Tegra K1调试、打印配置信息或系统串行通信，通过排针引出。板卡选用RS-232协议收发器的型号为TRS3232E，该芯片自带静电保护，用于3.0V～5.5V双通道RS-232收发器。由于Tegra K1对应的电平是1.8V，在电平不匹配的情况下还需要电平转换芯片，本设计选择FAIRCHILD公司的NC7WZ07，进行1.8V与其他电平之间的转换。
进一步地，Tegra K1的电源管理芯片采用AustriaMicroSystems公司的AS3722，其输入电压范围为2.7V～5.5V，可提供4路DC-DC(0.6V～3.35V；1路5A，1路2A和2路1.5A)，11路LDO(9路0.8V～3.3V，0.3A；1路0.6V～1.5V，0.3A；1路扩展，输入范围为0.8V～1.5V，0.3A)输出，并且提供3路DVM模块。具有监控功能，包括温度检测和过流检测等；具备GPIOs，包括ADC输入，唤醒和休眠模式输入和电压输出正常指示信号灯；封装为CTBGA-124，尺寸：8×8mm，大大节省了板卡空间。
进一步地，Tegra K1处理器集成2个PCIE Gen2控制器，其中一个控制器可以最大配置为4x位宽，另一个控制器最大位宽只为1x。与FPGA通过4x Gen2PCIE互联，传输带宽达到20Gbps，实现数据传输、命令交互。
如图7所示，在本发明的一个实施例中，板上IPMC通过一片低功耗32位MCU设计实现，MCU具有丰富的外设资源，IO口设计灵活，结合板上Tegra K1控制器和CPLD完全可以实现IPMC功能子板和主控板的兼容设计。IPMB总线采用I2C通信技术，定义在VPX P0连接器的四个单端信号SM0-SM3上，IPMB总线具有热插拔功能，设计中选用一颗专用I2C双向隔离缓冲器，根据容性负载选择合适的上拉电阻，保证总线的驱动能力。
进一步地，在本发明的一个实施例中，还包括MCU，MCU由底板3.3V_AUX供电，板卡中MCU优先于其他模块上电，上电后通过槽位信号确定为主控板或功能子板后，进行系统其他板卡上电控制或本板卡上电控制；实现IPMB总线的为MCU的I2C1和I2C2两路外设，为满足IPMB总线热插拔功能，选用TI的PCA9510ADP作为I2C双向隔离缓冲器；MCU外设I2C3用于读取板卡上温度传感器ADT75温度信息和INA219采集+12V电压、电流信息；板上设计7路ADC进行板卡上各路电源电压值的采集；MCU与板上主控TK1之间通过1路UART进行通信，可以实现MCU的采集信息发送到TK1，由TK1通过网络上传到远程监控，实现系统的远程监控。IPMC功能框图如图5所示。控制器STM32L071CZT6通过ST-Link实现代码下载和在线调试；板卡上不再设计外部工作时钟，通过内部16MHz RC振荡器进行倍频实现，只设计32.768KHz时钟用于MCU低功耗工作。
如图8所示，板卡正常工作需要多种时钟。32.768KHz为电源管理芯片时钟，12MHz为Tegra K1的全局时钟，FPGA需要各种局部时钟和全局时钟，另外USB JTAG接口也需要独立工作时钟。板上设计一套基于125MHz和200MHz可选的OSC的时钟系统，同时TegraK1提供2路PCIE参考时钟。板上FPGA与TegraK1连接的4x PCIE使用来自TegraK1的参考时钟PEX_CLK；12x GTH连接到VPX底板连接器，连接三路参考时钟；FPGA需要两路系统工作时钟GC，用于IDELAYCTRL等；两组DDR3L分配在两列BANK中，每列各设计一路时钟；底板预留一路时钟；板卡系统时钟框图如图8所示。
进一步地，表1为复位源设计表，板上共有5个复位源，其中TegraK1 PEX_L1_RST为TegraK1的PCIE复位信号，用于复位下游PCIE设备；FPGA_Config_done作为复位源之一，当FPGA代码加载完成后被置高；手动复位主要用于TegraK1上电、手动关机等操作，作为复位源之一与FPGA、CPLD没有直接连接关系；来自TegraK1电源管理模块的复位源，当电源工作正常后被置高；4个复位源全部接入CPLD，由CPLD统一进行综合逻辑处理，处理后进行TegraK1和FPGA复位动作的控制。TegraK1复位信号的置高同时表示TegraK1系统的工作状态，由CPLD检测后通过TK1_PWR_OK信号状态通知IPMC设备，起到智能管理的作用。
表1
| 复位源 | 说明 |
| FPGA_Config_done | FPGA配置完成信号 |
| SYSRESET_VPX | 来自底板的复位信号 |
| 手动复位 | 手动开关复位 |
| Tegra K1电源管理模块 | 供电不正常将处于复位 |
| Tegra K1 PEX_L1_RST | Tegra K1 PCIE复位输出 |
本发明实施例的基于嵌入式GPU的无人机通用信号处理装置，通过将卡板并联，使得该装置可以作为无人机的主控设备，并且将GPU运用到无人机的信号处理系统中，具有小型化、低功耗化、可靠性高的优点。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (8)
1.一种基于嵌入式GPU的无人机通用信号处理装置，其特征在于，包括：
信号处理板，所述信号处理板基于FT232HQ实现USB到JTAG的转换，还用于：通过跳线配置模拟开关IN1和IN2引脚，选择连接CPLD JTAG链路或CPLD内部JTAG逻辑链路；通过CPLDJTAG链路实现CPLD代码的固化；通过CPLD内部逻辑实现多路JTAG链路的自动检测和串行连接，实现VPX P0接口JTAG链路、USB-JTAG链路和FPGA配置JTAG链路的使能、主/从判断和自动分配连接；
设置于所述信号处理板上的现场可编程门阵列FPGA，所述FPGA与相连功能板通信，以获取并配置无人机的数字信号；以及
设置于所述信号处理板上的图形处理器GPU，所述GPU嵌入式设置在所述信号处理板上，用于接收所述FPGA发送的数字信号，并根据所述FPGA发送的数字信号生成所述无人机的控制信号，以根据所述控制信号控制所述无人机执行对应指令，其中，所述GPU为NVIDIATegra K1处理器，含192个CUDA核心，以满足信号处理需求。
2.根据权利要求1所述的基于嵌入式GPU的无人机通用信号处理装置，其特征在于，所述FPGA通过PCIe接口与所述GPU相连，以进行数据传输。
3.根据权利要求1所述的基于嵌入式GPU的无人机通用信号处理装置，其特征在于，所述信号处理板包括带有PCIe接口的以太网控制器，以实现一路百兆/千兆自适应以太网接口连接。
4.根据权利要求1所述的基于嵌入式GPU的无人机通用信号处理装置，其特征在于，所述GPU的USB0和USB1引出到所述无人机前面板USB侧立座上，用于连接入户如/输出设备。
5.根据权利要求1所述的基于嵌入式GPU的无人机通用信号处理装置，其特征在于，所述信号处理板包括1路支持RS-232电平标准的UART接口，用于所述GPU的调试、打印配置信息和进行系统串行通信，且通过排针引出。
6.根据权利要求1所述的基于嵌入式GPU的无人机通用信号处理装置，其特征在于，所述信号处理板包括微控制单元MCU，所述MCU包括外设资源和IO接口，通过结合所述GPU和复杂可编程逻辑器CPLD以实现IPMC功能子板和主控板的兼容。
7.根据权利要求6所述的基于嵌入式GPU的无人机通用信号处理装置，其特征在于，还包括IPMB总线，所述IPMB总线采用I2C通信技术，定义在VPX P0连接器的四个单端信号SM0-SM3上，且支持热插拔功能，且包括专用I2C双向隔离缓冲器，以根据容性负载选择合适的上拉电阻，保证总线的驱动能力。
8.根据权利要求1所述的基于嵌入式GPU的无人机通用信号处理装置，其特征在于，还包括：
计数器，用于计数；
复位源，在所述无人机满足复位条件时，用于进行复位；
供电装置，用于对所述信号处理板供电。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810868529.3A CN109032018B (zh) | 2018-08-02 | 2018-08-02 | 基于嵌入式gpu的无人机通用信号处理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810868529.3A CN109032018B (zh) | 2018-08-02 | 2018-08-02 | 基于嵌入式gpu的无人机通用信号处理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109032018A CN109032018A (zh) | 2018-12-18 |
| CN109032018B true CN109032018B (zh) | 2020-04-24 |
Family
ID=64647963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810868529.3A Active CN109032018B (zh) | 2018-08-02 | 2018-08-02 | 基于嵌入式gpu的无人机通用信号处理装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109032018B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110086602B (zh) * | 2019-04-16 | 2022-02-11 | 上海交通大学 | 基于gpu的sm3密码散列算法的快速实现方法 |
| CN110913227B (zh) * | 2019-11-28 | 2021-12-21 | 山东浪潮科学研究院有限公司 | 一种异构计算架构的边缘端图像压缩系统及方法 |
| CN110717853B (zh) * | 2019-12-12 | 2020-05-22 | 武汉精立电子技术有限公司 | 一种基于嵌入式gpu的光学图像处理系统 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101026480A (zh) * | 2006-02-20 | 2007-08-29 | 华为技术有限公司 | Ipmi子系统及单板的上电方法 |
| CN103869292A (zh) * | 2014-04-02 | 2014-06-18 | 清华大学 | 基于嵌入式gpu的通用雷达成像处理系统 |
| CN105222760A (zh) * | 2015-10-22 | 2016-01-06 | 一飞智控(天津)科技有限公司 | 一种基于双目视觉的无人机自主障碍物检测系统及方法 |
| US9870333B1 (en) * | 2014-09-12 | 2018-01-16 | Keysight Technologies, Inc. | Instrumentation chassis including integrated accelerator module |
| CN108255773A (zh) * | 2017-12-07 | 2018-07-06 | 中国航空工业集团公司西安航空计算技术研究所 | 一种智能计算异构多核处理方法与平台 |
| CN108307128A (zh) * | 2018-03-21 | 2018-07-20 | 中国航空工业集团公司洛阳电光设备研究所 | 一种视频显示处理装置 |
-
2018
- 2018-08-02 CN CN201810868529.3A patent/CN109032018B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101026480A (zh) * | 2006-02-20 | 2007-08-29 | 华为技术有限公司 | Ipmi子系统及单板的上电方法 |
| CN103869292A (zh) * | 2014-04-02 | 2014-06-18 | 清华大学 | 基于嵌入式gpu的通用雷达成像处理系统 |
| US9870333B1 (en) * | 2014-09-12 | 2018-01-16 | Keysight Technologies, Inc. | Instrumentation chassis including integrated accelerator module |
| CN105222760A (zh) * | 2015-10-22 | 2016-01-06 | 一飞智控(天津)科技有限公司 | 一种基于双目视觉的无人机自主障碍物检测系统及方法 |
| CN108255773A (zh) * | 2017-12-07 | 2018-07-06 | 中国航空工业集团公司西安航空计算技术研究所 | 一种智能计算异构多核处理方法与平台 |
| CN108307128A (zh) * | 2018-03-21 | 2018-07-20 | 中国航空工业集团公司洛阳电光设备研究所 | 一种视频显示处理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109032018A (zh) | 2018-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105335327B (zh) | 基于Soc的可重构/双冗余VPX3U信号处理载板 | |
| CN109032018B (zh) | 基于嵌入式gpu的无人机通用信号处理装置 | |
| US9870333B1 (en) | Instrumentation chassis including integrated accelerator module | |
| US9069929B2 (en) | Arbitrating usage of serial port in node card of scalable and modular servers | |
| US10545901B2 (en) | Memory card expansion | |
| CN109189714B (zh) | 一种基于Arria10 FPGA的双处理节点的信号处理系统 | |
| US20120023341A1 (en) | Power supply circuit and motherboard including the same | |
| CN105404607A (zh) | 通用串行输入输出的数据传输方法 | |
| CN203588122U (zh) | 基于OpenVPX标准的主控器 | |
| EP3637270A1 (en) | External electrical connector and computer system | |
| CN204945920U (zh) | 一种兼容不同类型计算节点pcie热插拔的io扩展板 | |
| CN203102076U (zh) | 一种扩展主板及扩展系统 | |
| CN203720584U (zh) | 一种基于ARM处理器的微型COM Express处理器模块 | |
| CN103869883B (zh) | 一种扩展主板及扩展系统 | |
| CN211149445U (zh) | 一种高速数据处理平台 | |
| CN209055942U (zh) | 一种多功能复用接口电路 | |
| CN102890664A (zh) | 一种扩容式数据采集板及其数据存储方法 | |
| CN211506485U (zh) | 一种高性能密集计算刀片及刀片服务器 | |
| CN211319138U (zh) | 新型低功耗主板 | |
| CN210324198U (zh) | 嵌入式核心板和设备 | |
| CN218768139U (zh) | 一种基于vpx的嵌入式计算装置 | |
| CN110765057A (zh) | 一种基于spi通信的端口复用系统 | |
| CN203689519U (zh) | 一种基于雷达信号的高速采集存储系统 | |
| CN218181515U (zh) | 一种计算板卡及计算机设备 | |
| CN216249232U (zh) | 一种视频高速采集与处理电路结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |