CN109471827B - 一种高密度pcie连接器 - Google Patents

一种高密度pcie连接器 Download PDF

Info

Publication number
CN109471827B
CN109471827B CN201811027038.2A CN201811027038A CN109471827B CN 109471827 B CN109471827 B CN 109471827B CN 201811027038 A CN201811027038 A CN 201811027038A CN 109471827 B CN109471827 B CN 109471827B
Authority
CN
China
Prior art keywords
pins
pcie
connector
density
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811027038.2A
Other languages
English (en)
Other versions
CN109471827A (zh
Inventor
陈国义
张栩
曾德居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Baode Computer System Co ltd
Original Assignee
Baode Computer System Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Baode Computer System Co ltd filed Critical Baode Computer System Co ltd
Priority to CN201811027038.2A priority Critical patent/CN109471827B/zh
Publication of CN109471827A publication Critical patent/CN109471827A/zh
Application granted granted Critical
Publication of CN109471827B publication Critical patent/CN109471827B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

本发明公开了一种高密度PCIE连接器，设置于服务器主板上，所述高密度PCIE连接器包括引脚B1‑B115和引脚A1‑A115，所述引脚B1‑B115包括PETp0‑15和PETn0‑15共32根信号线，所述引脚A1‑A115包括PERp0‑15和PERn0‑15共32根信号线，所述64根信号线组成32对差分信号，其中，所述引脚B1‑B115中的所述差分信号用于发送链路信号至CPU，所述引脚A1‑A115中的所述差分信号用于接收CPU链路信号。从而实现PCIE X24的连接器传输PCIE X32的信号，这样不仅可以大大节省主板的空间，保证方案的可行性，而且保证PCIE信号不会超长。

Description

一种高密度PCIE连接器
技术领域
本发明涉及服务器领域，具体涉及一种高密度PCIE连接器。
背景技术
服务器搭配GPU成为目前的一种主流配置，服务器是基于GPU的应用于视频编解码、深度学习、科学计算等多种场景的快速、稳定、弹性的计算服务，我们提供和标准云服务器一致的管理方式。出色的图形处理能力和高性能计算能力提供极致计算性能，有效解放计算压力，提升产品的计算处理效率与竞争力。
为了控制成本和根据实际运用，CPU自身提供的PCIE PORT满足很多需求，在服务器主板上面如果需要搭配4个全高全长的GPU，每个GPU需要x16PCIE，2个GPU就需要X32的PCIE信号，也就是需要两个标准的PCIE X16的连接器，就会比较占有主板的空间，对于目前密度比较高的服务器主板，这种方案是行不通的。如果用一个PCIE X32的连接器同样存在上面的问题，而且PCIE走线会超长。如果用标准的PCIE X24的连接器，则还有X8的PCIE信号就没有接入，也就不能够传输X32的信号。
因此，有必要提供一种高密度PCIE连接器解决上述问题。
发明内容
本发明的主要目的是提供一种高密度PCIE连接器，旨在解决相关技术中X24的PCIE连接器不能传输X32信号的问题。
为实现上述目的，本发明提供一种高密度PCIE连接器，设置于服务器主板上，所述高密度PCIE连接器包括引脚B1-B115和引脚A1-A115，所述引脚B1-B115包括PETp0-15和PETn0-15共32根信号线，所述引脚A1-A115包括PERp0-15和PERn0-15共32根信号线，所述64根信号线组成32对差分信号，其中，所述引脚B1-B115中的所述差分信号用于发送链路信号，所述引脚A1-A115中的所述差分信号用于接收链路信号。
优选地，每对所述信号线之间还包括引脚GND，所述引脚GND电性连接于地线。
优选地，所述引脚B8、A8及A9电性连接于地线。
优选地，所述连接器的引脚B1-B7和引脚A1-A7分别连接于12V电压，其中，所述引脚B1-B7通过所述12V电压连接至电容C3A5和C3A12的一端，所述电容C3A5和C3A12另一端连接接地，所述引脚A1-A7通过电容C3A2、C3A3和C3A4的一端连接至12V电压，所述电容C3A2、C3A3和C3A4另一端连接接地。
优选地，所述电容C3A5、C3A2、C3A3及C3A4均为0.1uF，所述电容C3A12为22uF。
优选地，所述引脚B11为WAKE信号线，其中，所述WAKE信号线与电阻R279连接，所述WAKE信号线用于唤醒链路信号。
优选地，所述引脚B10和B9分别为双向数据线和时钟线，用于实现总线的双向传输。
优选地，所述引脚A10连接于3.3V辅助电源，其中，所述引脚A10通过所述3.3V辅助电源连接至电容C3B4的一端，所述电容C3B4的另一端连接接地。
优选地，所述引脚A13及A14为参考时钟REFCLK，用于向所述高密度PCIe连接器提供REFCLK+和REFCLK-信号。
优选地，本发明还提供一种服务器主板，所述服务器主板包括如上述的高密度PCIE连接器。
本发明提供的高密度PCIE连接器通过采用标准的PCIE X24的连接器传输PCIEX32的信号，将标准的PCIE X24的连接器中的两根GND信号线改成一根GND信号线，使得引脚B1-B115和引脚A1-A115分别组成32根信号线，从而通过64根信号线组成32对差分信号，从而实现PCIE X24的连接器传输PCIE X32的信号，这样不仅可以大大节省主板的空间，保证方案的可行性，而且保证PCIE信号不会超长。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明提供的高密度PCIE连接器的一引脚电路图；
图2为图1所示的另一引脚电路图；
图3为图1所示的12V电压的电路图；
图4为图1所示的12V电压的另一电路图；
图5为图1所示的3.3V电压的电路图；
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
另外，本发明各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
第一实施例
请参阅图1和图2，本发明提供的高密度PCIE连接器，设置于服务器主板上，高密度PCIE连接器包括引脚B1-B115和引脚A1-A115，引脚B1-B115包括PETp0-15和PETn0-15共32根信号线，引脚A1-A115包括PERp0-15和PERn0-15共32根信号线，64根信号线组成32对差分信号，其中，引脚B1-B115中的差分信号用于发送链路信号，引脚A1-A115中的差分信号用于接收链路信号。
本发明提供的高密度PCIE连接器通过采用标准的PCIE X24的连接器传输PCIEX32的信号，将标准的PCIE X24的连接器中的两根GND信号线改成一根GND信号线，使得引脚B1-B115和引脚A1-A115分别组成32根信号线，从而通过64根信号线组成32对差分信号，从而实现PCIE X24的连接器传输PCIE X32的信号，这样不仅可以大大节省主板的空间，保证方案的可行性，而且保证PCIE信号不会超长。
进一步地，每对信号线之间还包括引脚GND，引脚GND电性连接于地线。通过改变标准的PCIE X24连接器的GND引脚，在总引脚数量不改变的情况下，还能确保每对差分信号都有一个接地信号，即使是标准的PCIE X24的连接器也能够确保信号正常。
进一步地，引脚B8、A8及A9电性连接于地线。标准的PCIE X24连接器中的引脚B8、A8及A9都是连接3.3V的电压，而高密度PCIE连接器将引脚B8、A8及A9接入地线，使得在传输X32信号的同时确保信号正常。
请参阅图3和图4，连接器的引脚B1-B7和引脚A1-A7分别连接于12V电压，其中，引脚B1-B7通过12V电压连接至电容C3A5和C3A12的一端，电容C3A5和C3A12另一端连接接地，引脚A1-A7通过电容C3A2、C3A3和C3A4的一端连接至12V电压，电容C3A2、C3A3和C3A4另一端连接接地。一般地，在本发明实施例中，可以接入12V电压从而通过PCIE连接器为显卡及处理器提供足够的电压。
进一步地，电容C3A5、C3A2、C3A3及C3A4均为0.1uF，电容C3A12为22uF。
请再次参阅图1，引脚B11为WAKE信号线，其中，WAKE信号线与电阻R279连接，WAKE信号线用于唤醒链路信号。一般地，WAKE是一个OpenDrain信号，一个处理器的所有PCIE设备可以将WAKE信号进行线与后，统一发送给处理器系统的电源控制器。当某个PCIE设备需要被唤醒时，该设备首先置WAKE信号有效，然后在经过一段延时之后，处理器系统开始为该设备提供主电源Vcc，并使用PERST信号对该设备进行复位操作。此时WAKE信号需要始终保持为低，当主电源Vcc上电完成之后，PERST信号也将置为无效并结束复位，WAKE信号也将随之置为无效，结束整个唤醒过程。
再次参阅图1，引脚B10和B9分别为双向数据线和时钟线，用于实现总线的双向传输。具体的，SDA是双向数据线，SCL是时钟线。在I2C总线上传送数据，首先送最高位，由主机发出启动信号，SDA在SCL高电平期间由高电平跳变为低电平，然后由主机发送一个字节的数据。数据传送完毕，由主机发出停止信号，SDA在SCL高电平期间由低电平跳变为高电平。
请参阅图5，引脚A10连接于3.3V辅助电源，其中，引脚A10通过3.3V辅助电源连接至电容C3B4的一端，电容C3B4的另一端连接接地。在PCIE连接器中采用3.3V辅助电源的作用是让系统实现挂起模式，在显卡停止工作之时提供较小的电流让显卡能够迅速恢复工作状态。
再次参阅图1，引脚A13及A14为参考时钟REFCLK，用于向高密度PCIE连接器提供REFCLK+和REFCLK-信号。在一个处理器系统中，可能含有许多PCIE设备，这些设备可以作为Add-In卡与PCIE连接器连接，也可以作为内置模块，与处理器系统提供的PCIE链路直接相连，而不需要经过PCIE连接器。PCIE设备与PCIE连接器都具有REFCLK和REFCLK信号，其中PCIE连接器使用这组信号与处理器系统同步。PCIE连接器需要使用参考时钟，一般其频率为100MHz。处理器系统需要为每一个PCIE连接器、MCH、ICH和Switch提供参考时钟。而且要求在一个处理器系统中，时钟驱动器产生的参考时钟信号到每一个PCIE连接器(MCH、ICH和Swith)的距离差在15英寸之内。
第二实施例
本发明还提供一种服务器主板，服务器主板设有如上述的高密度PCIE连接器。请参阅图1和图2，本发明提供的高密度PCIE连接器，设置于服务器主板上，高密度PCIE连接器包括引脚B1-B115和引脚A1-A115，引脚B1-B115包括PETp0-15和PETn0-15共32根信号线，引脚A1-A115包括PERp0-15和
PERn0-15共32根信号线，64根信号线组成32对差分信号，其中，引脚B1-B115中的差分信号用于发送链路信号至CPU，引脚A1-A115中的差分信号用于接收CPU链路信号。
本发明提供的高密度PCIE连接器通过采用标准的PCIE X24的连接器传输PCIEX32的信号，将标准的PCIE X24的连接器中的两根GND信号线改成一根GND信号线，使得引脚B1-B115和引脚A1-A115分别组成32根信号线，从而通过64根信号线组成32对差分信号，从而实现PCIE X24的连接器传输PCIE X32的信号，这样不仅可以大大节省主板的空间，保证方案的可行性，而且保证PCIE信号不会超长。
进一步地，每对信号线之间还包括引脚GND，引脚GND电性连接于地线。通过改变标准的PCIE X24连接器的GND引脚，在总引脚数量不改变的情况下，还能确保每对差分信号都有一个接地信号，即使是标准的PCIE X24的连接器也能够确保信号正常。
进一步地，引脚B8、A8及A9电性连接于地线。标准的PCIE X24连接器中的引脚B8、A8及A9都是连接3.3V的电压，而高密度PCIE连接器将引脚B8、A8及A9接入地线，使得在传输X32信号的同时确保信号正常。
请参阅图3和图4，连接器的引脚B1-B7和引脚A1-A7分别连接于12V电压，其中，引脚B1-B7通过12V电压连接至电容C3A5和C3A12的一端，电容C3A5和C3A12另一端连接接地，引脚A1-A7通过电容C3A2、C3A3和C3A4的一端连接至12V电压，电容C3A2、C3A3和C3A4另一端连接接地。一般地，在本发明实施例中，可以接入12V电压从而通过PCIE连接器为显卡及处理器提供足够的电压。
进一步地，电容C3A5、C3A2、C3A3及C3A4均为0.1uF，电容C3A12为22uF。
请再次参阅图1，引脚B11为WAKE信号线，其中，WAKE信号线与电阻R279连接，WAKE信号线用于唤醒链路信号。一般地，WAKE是一个OpenDrain信号，一个处理器的所有PCIE设备可以将WAKE信号进行线与后，统一发送给处理器系统的电源控制器。当某个PCIE设备需要被唤醒时，该设备首先置WAKE信号有效，然后在经过一段延时之后，处理器系统开始为该设备提供主电源Vcc，并使用PERST信号对该设备进行复位操作。此时WAKE信号需要始终保持为低，当主电源Vcc上电完成之后，PERST信号也将置为无效并结束复位，WAKE信号也将随之置为无效，结束整个唤醒过程。
再次参阅图1，引脚B10和B9分别为双向数据线和时钟线，用于实现总线的双向传输。具体的，SDA是双向数据线，SCL是时钟线。在I2C总线上传送数据，首先送最高位，由主机发出启动信号，SDA在SCL高电平期间由高电平跳变为低电平，然后由主机发送一个字节的数据。数据传送完毕，由主机发出停止信号，SDA在SCL高电平期间由低电平跳变为高电平。
请参阅图5，引脚A10连接于3.3V辅助电源，其中，引脚A10通过3.3V辅助电源连接至电容C3B4的一端，电容C3B4的另一端连接接地。在PCIE连接器中采用3.3V辅助电源的作用是让系统实现挂起模式，在显卡停止工作之时提供较小的电流让显卡能够迅速恢复工作状态。
再次参阅图1，引脚A13及A14为参考时钟REFCLK，用于向高密度PCIE连接器提供REFCLK+和REFCLK-信号。在一个处理器系统中，可能含有许多PCIE设备，这些设备可以作为Add-In卡与PCIE连接器连接，也可以作为内置模块，与处理器系统提供的PCIE链路直接相连，而不需要经过PCIE连接器。PCIE设备与PCIE连接器都具有REFCLK和REFCLK信号，其中PCIE连接器使用这组信号与处理器系统同步。PCIE连接器需要使用参考时钟，一般其频率为100MHz。处理器系统需要为每一个PCIE连接器、MCH、ICH和Switch提供参考时钟。而且要求在一个处理器系统中，时钟驱动器产生的参考时钟信号到每一个PCIE连接器(MCH、ICH和Swith)的距离差在15英寸之内。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (10)

1.一种高密度PCIE连接器，设置于服务器主板上，所述高密度PCIE连接器包括引脚B1-B115和引脚A1-A115，其特征在于，所述高密度PCIE连接器为标准的PCIE X24的连接器，所述标准的PCIE X24的连接器中的两根GND信号线改成一根GND信号线，所述引脚B1-B115包括PETp0-15和PETn0-15共32根信号线，所述引脚A1-A115包括PERp0-15和PERn0-15共32根信号线，64根信号线组成32对差分信号，其中，所述引脚B1-B115中的所述差分信号用于发送链路信号，所述引脚A1-A115中的所述差分信号用于接收链路信号。
2.根据权利要求1所述的高密度PCIE连接器，其特征在于，每对所述信号线之间还包括引脚GND，所述引脚GND电性连接于地线。
3.根据权利要求2所述的高密度PCIE连接器，其特征在于，所述引脚B8、A8及A9电性连接于地线。
4.根据权利要求1所述的高密度PCIE连接器，其特征在于，所述连接器的引脚B1-B7和引脚A1-A7分别连接于12V电压，其中，所述引脚B1-B7通过所述12V电压连接至电容C3A5和C3A12的一端，所述电容C3A5和C3A12另一端连接接地，所述引脚A1-A7通过电容C3A2、C3A3和C3A4的一端连接至12V电压，所述电容C3A2、C3A3和C3A4另一端连接接地。
5.根据权利要求4所述的高密度PCIE连接器，其特征在于，所述电容C3A5、C3A2、C3A3及C3A4均为0.1uF，所述电容C3A12为22uF。
6.根据权利要求1所述的高密度PCIE连接器，其特征在于，所述引脚B11为WAKE信号线，其中，所述WAKE信号线与电阻R279连接，所述WAKE信号线用于唤醒链路信号。
7.根据权利要求1所述的高密度PCIE连接器，其特征在于，所述引脚B10和B9分别为双向数据线和时钟线，用于实现总线的双向传输。
8.根据权利要求1所述的高密度PCIE连接器，其特征在于，所述引脚A10连接于3.3V辅助电源，其中，所述引脚A10通过所述3.3V辅助电源连接至电容C3B4的一端，所述电容C3B4的另一端连接接地。
9.根据权利要求1所述的高密度PCIE连接器，其特征在于，所述引脚A13及A14为参考时钟REFCLK，用于向所述高密度PCIe连接器提供REFCLK+和REFCLK-信号。
10.一种服务器主板，其特征在于，所述服务器主板包括如权利要求1至9任一项所述的高密度PCIE连接器。
CN201811027038.2A 2018-09-04 2018-09-04 一种高密度pcie连接器 Active CN109471827B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811027038.2A CN109471827B (zh) 2018-09-04 2018-09-04 一种高密度pcie连接器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811027038.2A CN109471827B (zh) 2018-09-04 2018-09-04 一种高密度pcie连接器

Publications (2)

Publication Number Publication Date
CN109471827A CN109471827A (zh) 2019-03-15
CN109471827B true CN109471827B (zh) 2021-12-14

Family

ID=65663017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811027038.2A Active CN109471827B (zh) 2018-09-04 2018-09-04 一种高密度pcie连接器

Country Status (1)

Country Link
CN (1) CN109471827B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111338453B (zh) * 2020-02-16 2021-10-08 苏州浪潮智能科技有限公司 一种兼容单片gpu以及两片gpu供电装置及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2824114Y (zh) * 2005-03-31 2006-10-04 环隆电气股份有限公司 具有多用途插槽单元的主机板
CN203084723U (zh) * 2012-12-04 2013-07-24 深圳市祈飞科技有限公司 一种pcie接口
CN105141534A (zh) * 2015-09-15 2015-12-09 北京致远协创软件有限公司 一种服务器及其通信方法
CN105549694A (zh) * 2014-11-03 2016-05-04 联想(北京)有限公司 一种扩展卡及电子设备
CN206710957U (zh) * 2017-05-08 2017-12-05 深圳市英德斯电子有限公司 一种通过m‑pcie实现多功能接口的主板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7376776B2 (en) * 2005-05-05 2008-05-20 Universal Scientific Industrial Co., Ltd. Motherboard assembly
CN102890665A (zh) * 2011-07-22 2013-01-23 鸿富锦精密工业（深圳）有限公司 连接器组合及其附属卡
US9081907B2 (en) * 2012-10-29 2015-07-14 Qualcomm Incorporated Operating M-PHY based communications over peripheral component interconnect (PCI)-based interfaces, and related cables, connectors, systems and methods
EP2821988A1 (en) * 2013-07-02 2015-01-07 Samsung Electronics Co., Ltd Connector for reducing near-end crosstalk

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2824114Y (zh) * 2005-03-31 2006-10-04 环隆电气股份有限公司 具有多用途插槽单元的主机板
CN203084723U (zh) * 2012-12-04 2013-07-24 深圳市祈飞科技有限公司 一种pcie接口
CN105549694A (zh) * 2014-11-03 2016-05-04 联想(北京)有限公司 一种扩展卡及电子设备
CN105141534A (zh) * 2015-09-15 2015-12-09 北京致远协创软件有限公司 一种服务器及其通信方法
CN206710957U (zh) * 2017-05-08 2017-12-05 深圳市英德斯电子有限公司 一种通过m‑pcie实现多功能接口的主板

Also Published As

Publication number Publication date
CN109471827A (zh) 2019-03-15

Similar Documents

Publication Publication Date Title
US20110026213A1 (en) Memory card with sata connecter
TW201321940A (zh) 擴充卡
US10101764B2 (en) Automatic clock configuration system
US11232061B2 (en) CompactFlash express (CFX) adapters
CN101663657A (zh) 无桥无交换的PCIe扩展
CN109033009B (zh) 一种支持通用和机柜型服务器的电路板及系统
US10579572B2 (en) Apparatus and method to provide a multi-segment I2C bus exerciser/analyzer/fault injector and debug port system
CN101777033A (zh) 存储卡扩展装置
CN109471827B (zh) 一种高密度pcie连接器
EP3637270A1 (en) External electrical connector and computer system
CN102520769A (zh) 服务器
CN210324191U (zh) 一种计算机模块及主板
CN115543880A (zh) 一种PCIe设备扩展装置
US20150039797A1 (en) Removable expansion interface device
US20160259751A1 (en) Motherboard
KR101854805B1 (ko) I/o 성능이 개선된 메인보드 및 컴퓨터
US10712793B2 (en) External device, electronic device and electronic system
CN104112103A (zh) 一种应用于刀片服务器的远程管理数据加密子卡
JP6596901B2 (ja) データ転送制御装置及びそれを用いた電子機器
CN216145186U (zh) 一种双路服务器主板
CN220022889U (zh) 一种hdmi接口电路
CN214751838U (zh) Ssd系统以及ssd控制系统
US11422950B2 (en) Computing and communication module
CN219016970U (zh) Mipi接口识别电路及电子设备
CN219370267U (zh) 一种6u vpx架构的计算机主控板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 43a, block C, electronic technology building, west of Shennan middle road and HUAFA North Road, Futian District, Shenzhen, Guangdong 518000

Applicant after: Baode computer system Co.,Ltd.

Address before: 43a, block C, electronic technology building, west of Shennan middle road and HUAFA North Road, Futian District, Shenzhen, Guangdong 518000

Applicant before: SHENZHEN POWER LEADER COMPUTER SYSTEM Co.,Ltd.

GR01 Patent grant
GR01 Patent grant