CN210324191U - 一种计算机模块及主板 - Google Patents
一种计算机模块及主板 Download PDFInfo
- Publication number
- CN210324191U CN210324191U CN201920952450.9U CN201920952450U CN210324191U CN 210324191 U CN210324191 U CN 210324191U CN 201920952450 U CN201920952450 U CN 201920952450U CN 210324191 U CN210324191 U CN 210324191U
- Authority
- CN
- China
- Prior art keywords
- interface
- pcie
- controller
- chip
- computer module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型实施例提供了一种计算机模块及主板,涉及计算机技术领域。本实用新型实施例通过在计算机模块中设置处理器、指定桥片、第一内存模块、第二内存模块、启动芯片和CPEX连接器,处理器分别与第一内存模块和第二内存模块连接,启动芯片与处理器连接,以启动处理器,指定桥片与处理器连接,且指定桥片包括多个外部接口,指定桥片还通过多个外部接口与CPEX连接器连接。通过在计算机模块中仅设置处理器和一个指定桥片,即可提供多种外部接口,并通过CPEX连接器以连接外部设备,简化了计算机模块的结构,减小了计算机模块的尺寸。
Description
技术领域
本实用新型涉及计算机技术领域,特别是涉及一种计算机模块及主板。
背景技术
随着信息技术的不断发展,计算机被广泛应用于各个行业领域中,每个行业对于计算机的应用需求有所不同。
目前,计算机为了提供各种应用需求,需要在计算机模块中设置处理器、南桥芯片和北桥芯片,基于处理器搭配南桥芯片和北桥芯片以提供多种外部接口,南桥芯片和北桥芯片通过多种外部接口分别连接对外连接器,并通过对外连接器连接外部设备,以提供各种应用需求。
但是,目前的计算机模块中需要同时设置处理器、南桥芯片、北桥芯片和对外连接器,计算机模块的结构较为复杂,使得计算机模块的尺寸较大。
实用新型内容
鉴于上述问题,提出了本实用新型实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种计算机模块及主板,以解决目前的计算机模块结构复杂、尺寸大的问题。
为了解决上述问题,本实用新型实施例公开了一种计算机模块,包括:处理器、指定桥片、第一内存模块、第二内存模块、启动芯片和CPEX(Compact Peripheral ComponentInterconnect Express,一种工业总线技术标准)连接器;
所述处理器分别与所述第一内存模块和所述第二内存模块连接;
所述启动芯片与所述处理器连接,以启动所述处理器;
所述指定桥片与所述处理器连接,且所述指定桥片包括多个外部接口,所述指定桥片还通过所述多个外部接口与所述CPEX连接器连接。
可选地,所述多个外部接口包括PCIE(Peripheral Component InterconnectExpress,高速外围设备互联标准)接口、RGMII(Reduced Gigabit Media IndependentInterface,简化的吉比特媒体独立)接口、LPC(Low Pin Count,少引脚数)接口、SPI(Serial Peripheral Interface,串行外设接口)接口、SATA(Serial AdvancedTechnology Attachment,串行高级技术附件)接口和USB(Universal Serial Bus,通用串行总线)接口。
可选地,所述计算机模块还包括第一RS232(异步传输标准接口)收发器和第二RS232收发器,所述处理器包括第一UART(Universal Asynchronous Receiver/Transmitter,通用异步收发传输器)控制器和第二UART控制器;
所述第一UART控制器与所述第一RS232收发器通过UART接口连接,所述第二UART控制器与所述第二RS232收发器通过UART接口连接,且所述第一RS232收发器和所述第二RS232收发器还与所述CPEX连接器连接。
可选地,所述计算机模块还包括显卡和PCIE-PCI(Peripheral ComponentInterconnect Express to Peripheral Component Interconnect,高速外围设备互联标准转换为外围设备互联总线)桥片,所述指定桥片还包括第一PCIE控制器和第二PCIE控制器;
所述第一PCIE控制器与所述显卡通过PCIE x8接口连接,所述第二PCIE控制器与所述PCIE-PCI桥片通过PCIE x1接口连接,且所述显卡和所述PCIE-PCI桥片还与所述CPEX连接器连接。
可选地,所述计算机模块还包括PHY(Physical Layer,物理层)芯片和变压器,所述指定桥片还包括GMAC(Gigabit Media Access Control,千兆以太网媒体接入控制器)控制器;
所述GMAC控制器与所述PHY芯片通过所述RGMII接口连接,所述PHY芯片与所述变压器通过MDI(Medium Dependent Interface,媒体专用接口)接口连接,且所述变压器还与所述CPEX连接器连接。
可选地,所述计算机模块还包括FPGA(Field-Programmable Gate Array,现场可编程门阵列)芯片;
所述指定桥片与所述FPGA芯片通过所述LPC接口连接,且所述FPGA芯片还与所述CPEX连接器连接。
可选地,所述指定桥片还包括第三PCIE控制器和第四PCIE控制器;
所述第三PCIE控制器的PCIE x1接口、所述第四PCIE控制器的PCIE x4接口、所述SATA接口和所述USB接口分别与所述CPEX连接器连接。
可选地,所述计算机模块还包括第三内存模块、SPI Flash(Serial PeripheralInterface Flash,串行外设接口闪存)和存储模块,所述指定桥片还包括第一内存控制器;
所述第一内存控制器与所述第三内存模块连接,所述指定桥片与所述SPI Flash通过所述SPI接口连接;
所述指定桥片与所述存储模块通过所述SATA接口连接,且所述存储模块为mSATA(mini Serial Advanced Technology Attachment,小型串行高级技术附件)固态硬盘或NAND Flash(与非闪存)存储颗粒。
可选地,所述第一内存模块、所述第二内存模块和所述第三内存模块为DDR3(Double-Data-Rate,双倍传输速率)内存颗粒或SO-DIMM(Small Outline Dual InlineMemory Module,小外形双列直插式内存模块)内存条。
可选地,所述处理器为龙芯3号处理器,所述指定桥片为龙芯7号桥片。
为了解决上述问题,本实用新型实施例还公开了一种主板,包括上述的计算机模块。
本实用新型实施例包括以下优点:
通过在计算机模块中设置处理器、指定桥片、第一内存模块、第二内存模块、启动芯片和CPEX连接器,处理器分别与第一内存模块和第二内存模块连接,启动芯片与处理器连接,以启动处理器,指定桥片与处理器连接,且指定桥片包括多个外部接口,指定桥片还通过多个外部接口与CPEX连接器连接。通过在计算机模块中仅设置处理器和一个指定桥片,即可提供多种外部接口,并通过CPEX连接器以连接外部设备,简化了计算机模块的结构,减小了计算机模块的尺寸。
附图说明
图1示出了本实用新型实施例的一种计算机模块的结构示意图;
图2示出了本实用新型实施例的另一种计算机模块的结构示意图。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
实施例一
参照图1,示出了本实用新型实施例的一种计算机模块的结构示意图。
本实用新型实施例提供了一种计算机模块,包括:处理器101、指定桥片102、第一内存模块103、第二内存模块104、启动芯片105和CPEX连接器106;处理器101分别与第一内存模块103和第二内存模块104连接;启动芯片105与处理器101连接,以启动处理器101;指定桥片102与处理器101连接,且指定桥片102包括多个外部接口,指定桥片102还通过多个外部接口与CPEX连接器106连接。
CPEX连接器106具有多个引脚,每个引脚与指定桥片102的一个外部接口连接,将每个引脚定义为不同的接口,与不同的外部接口连接的引脚定义的接口不同,例如,CPEX连接器106的一个引脚与指定桥片102的SATA接口连接,可将与指定桥片102的SATA接口连接的CPEX连接器106的引脚定义为CPEX连接器106的SATA接口,按照该规律定义CPEX连接器106的引脚,在此不再一一举例。
需要说明的是,本实用新型中指定桥片102是通过CPEX连接器106与外部设备连接,具体的,底板具有多个孔结构,将CPEX连接器106的引脚插入到底板的孔结构中,实现CPEX连接器106与底板连接,从而实现计算机模块与底板的固定,且底板通过走线提供不同结构的插槽,外部设备通过插入底板提供的插槽中,从而与计算机模块上的各个器件连接,实现相应的功能。
CPEX连接器106适用于传输带宽高的高速接口,且CPEX连接器106的针结构相对于CPCI(Compact PeripheralComponent Interconnect,紧凑型外设部件互连标准)连接器的针结构,可以避免弯针、不适于强振动等缺陷,可靠性更高,通过在计算机模块中设置CPEX连接器106,可简化计算机模块与外部设备的连接关系。
其中,多个外部接口包括PCIE接口、RGMII接口、LPC接口、SPI接口、SATA接口和USB接口。
需要说明的是,指定桥片102包括的PCIE接口、RGMII接口、LPC接口、SPI接口、SATA接口和USB接口,实际上都是指定桥片102上的具有相同结构的引脚,但是不同引脚所起的作用不同,因此,按照其功能划分,将指定桥片102上的多个引脚定义为PCIE接口、RGMII接口、LPC接口、SPI接口、SATA接口和USB接口;此外,下面提到的接口,如处理器101上的HT高速总线接口、处理器101上的SPI接口、处理器101上的UART接口、PHY芯片111的RGMII接口等,均指的是对应器件上的引脚。
具体的,处理器101与指定桥片102通过HT(Hyper Transport,端到端总线技术)高速总线接口连接,即处理器101的HT高速总线接口通过HT总线与指定桥片102的HT高速总线接口连接,HT高速总线接口的宽度工作在16位模式;启动芯片105与处理器101通过SPI接口连接,即启动芯片105的SPI接口通过SPI总线与处理器101的SPI接口连接,启动芯片105的容量可以为8Bbit,启动芯片105的型号可以为GD25Q80CSIG。
需要说明的是,指定桥片102包括PCIE接口,PCIE接口具体包括1个PCIE x8接口、1个PCIE x1接口、1个PCIE x4接口和4个PCIE x1接口,4个PCIE x1接口的编号分别为0至3;USB接口具体包括4个USB2.0接口,其编号分别为0至3;SATA接口具体包括3个SATA2.0接口,其编号分别为0、1和2。
通过计算机模块中仅设置处理器101和一个指定桥片102,即可提供多种外部接口,并通过CPEX连接器以连接外部设备,例如,PCIE x8接口可连接显卡,用于实现显示功能,USB接口可连接外部的鼠标、打印机、键盘等,无需南桥芯片和北桥芯片,简化了计算机模块的结构,从而减小了计算机模块的尺寸。
其中,处理器101为龙芯3号处理器,指定桥片102为龙芯7号桥片,例如,龙芯3号处理器可以是龙芯3A1000处理器、龙芯3A2000处理器、龙芯3A3000处理器、龙芯3A4000、龙芯3A5000中的任意一种,龙芯7号桥片可以是龙芯7A1000桥片和龙芯7A2000桥片中的任意一种。
参照图2,示出了本实用新型实施例的另一种计算机模块的结构示意图。
如图2所示,处理器101包括第二内存控制器1011和第三内存控制器1012,第二内存控制器1011与第一内存模块103连接,第三内存控制器1012与第二内存模块104连接。
具体的,第一内存模块103和第二内存模块104为DDR3内存颗粒或SO-DIMM内存条,当第一内存模块103和第二内存模块104为DDR3内存颗粒时,第二内存控制器1011与处理器101的DDR3接口连接,处理器101的DDR3接口与第一内存模块103的DDR3接口连接,第三内存控制器1012与处理器101的DDR3接口连接,处理器101的DDR3接口与第二内存模块104的DDR3接口连接;当第一内存模块103和第二内存模块104为SO-DIMM内存条时,第二内存控制器1011与处理器101的内存条接口连接,处理器101的内存条接口与第一内存模块103的内存条接口连接,第三内存控制器1012与处理器101的内存条接口连接,处理器101的内存条接口与第二内存模块104的内存条接口连接。
如图2所示,计算机模块还包括第一RS232收发器107和第二RS232收发器108,处理器101包括第一UART控制器1013和第二UART控制器1014;第一UART控制器1013与第一RS232收发器107通过UART接口连接,第二UART控制器1014与第二RS232收发器108通过UART接口连接,且第一RS232收发器107和第二RS232收发器108还与CPEX连接器106连接。
第一UART控制器1013的UART接口通过UART总线与第一RS232收发器107的UART接口连接,第一UART控制器1013控制第一RS232收发器107将UART接口转换为标准的RS232接口,第二UART控制器1014的UART接口通过UART总线与第二RS232收发器108的UART接口连接,第二UART控制器1014控制第二RS232收发器108将UART接口也转换为标准的RS232接口,然后第一RS232收发器107和第二RS232收发器108转化得到的RS232接口分别与CPEX连接器106上的RS232接口连接,进而通过CPEX连接器106与底板上插入的外部设备连接。
其中,可将第一RS232收发器107转换得到的RS232接口作为调试串口,外部调试设备可通过底板、CPEX连接器106连接该调试串口,以实现对处理器101进行调试。
如图2所示,计算机模块还包括显卡109和PCIE-PCI桥片110,指定桥片102还包括第一PCIE控制器1021和第二PCIE控制器1022;第一PCIE控制器1021与显卡109通过PCIE x8接口连接,第二PCIE控制器1022与PCIE-PCI桥片110通过PCIE x1接口连接,且显卡109和PCIE-PCI桥片110还与CPEX连接器106连接。
其中,第一PCIE控制器1021的PCIE x8接口通过PCIE总线与显卡109的PCIE x8接口连接,显卡109支持DVI(Digital Visual Interface,数字视频接口)、VGA(VideoGraphics Array,视频图形阵列)、HDMI(High Definition MultimediaInterface,高清晰度多媒体接口)等多种显示接口,显示分辨率可支持1920x1080,显示频率可支持60Hz,显卡109的显示接口与CPEX连接器106的显示接口连接,使得显卡109可以通过CPEX连接器106与底板连接,外部显示设备可通过底板、CPEX连接器106连接显卡109,从而实现显示功能;显卡109的型号可以为JM7200。
第二PCIE控制器1022的PCIE x1接口通过PCIE总线与PCIE-PCI桥片110的PCIE x1接口连接,通过PCIE-PCI桥片110可扩展得到多个PCI接口,PCIE-PCI桥片110扩展得到的多个PCI接口分别与CPEX连接器106的PCI接口连接,通过CPEX连接器106与底板连接,从而可连接多个PCI设备,如连接声卡、网卡等。
如图2所示,计算机模块还包括PHY芯片111和变压器112,指定桥片102还包括GMAC控制器1023;GMAC控制器1023与PHY芯片111通过RGMII接口连接,PHY芯片111与变压器112通过MDI接口连接,且变压器112还与CPEX连接器106连接。
具体的,GMAC控制器1023的RGMII接口通过RGMII总线与PHY芯片111的RGMII接口连接,PHY芯片111的MDI接口通过MDI总线与变压器112的MDI接口连接,变压器112的变压接口与CPEX连接器106的变压接口连接,PHY芯片111通过变压器112连接CPEX连接器106,使得指定桥片102可通过PHY芯片111连接外部的以太网,指定桥片102中包括的GMAC控制器1023的个数为2个(图中仅示出其中一个,另外一个GMAC控制器连接结构与图中示出GMAC控制器1023的连接结构原理相同),与计算机模块中设置的两个PHY芯片111分别连接,从而可支持2个10/100/1000Mbps以太网接口,PHY芯片111的型号可以为JEM88E1111HV。
如图2所示,计算机模块还包括FPGA芯片113,指定桥片102与FPGA芯片113通过LPC接口连接,且FPGA芯片113还与CPEX连接器106连接。
具体的,指定桥片102的LPC接口通过LPC总线与FPGA芯片113的LPC接口连接,通过FPGA芯片113的内部逻辑可扩展得到RS232接口,RS232是个人计算机上的通讯接口之一,由EIA(Electronic Industries Association,电子工业协会)所制定的异步传输标准接口,FPGA芯片113扩展得到的RS232接口与CPEX连接器106的RS232接口连接。
如图2所示,指定桥片102还包括第三PCIE控制器1024和第四PCIE控制器1025;第三PCIE控制器1024的PCIE x1接口、第四PCIE控制器1025的PCIE x4接口、SATA接口和USB接口分别与CPEX连接器106连接。
具体的,第三PCIE控制器1024设有4个PCIE x1接口,第四PCIE控制器1025设有1个PCIE x4接口,第三PCIE控制器1024的PCIE x1接口与CPEX连接器106的PCIE x1接口连接,第四PCIE控制器1025的PCIE x4接口与CPEX连接器106的PCIE x4接口连接,第三PCIE控制器1024和第四PCIE控制器1025通过CPEX连接器106与底板连接,从而可连接PCIE设备。
此外,指定桥片102的SATA接口与CPEX连接器106的SATA接口连接,通过CPEX连接器106与底板连接,从而可连接SATA设备,指定桥片102的USB接口与CPEX连接器106的USB接口连接,通过CPEX连接器106与底板连接,从而可连接USB设备。
如图2所示,计算机模块还包括第三内存模块114、SPI Flash115和存储模块116,指定桥片102还包括第一内存控制器1026;第一内存控制器1026与第三内存模块114连接,指定桥片102与SPI Flash115通过SPI接口连接;指定桥片102与存储模块116通过SATA接口连接,且存储模块116为mSATA固态硬盘或NAND Flash存储颗粒。
具体的,指定桥片102的SPI接口与SPI Flash115的SPI接口通过SPI总线连接,指定桥片102的SATA接口与存储模块116的SATA接口通过SATA总线连接。
在本实用新型实施例中,第一内存模块103、第二内存模块104和第三内存模块114为DDR3内存颗粒或SO-DIMM内存条。
第一内存模块103、第二内存模块104和第三内存模块114的存储容量可以为2GB,当然,存储容量也可根据需求进行增减,本实用新型实施例对此不做限制;DDR3内存颗粒的型号可以为HXI15H4G160AF-13K。
此外,指定桥片102还包括RTC(Real-Time Clock,实时时钟)接口,指定桥片102的RTC接口与CPEX连接器106的RTC接口连接,通过CPEX连接器106与底板连接,从而可连接充电电池。
需要说明的是,本实用新型实施例对计算机模块中的CPEX连接器106的数量不加以限定,CPEX连接器106可以为5个,也可以为3个,图2中示出了两个CPEX连接器106,仅仅是为了更好地示出了计算机模块中各个器件的连接关系,并不是CPEX连接器106的实际数量。
基于处理器101搭配指定桥片102,可提供多种外部接口,通过多种外部接口连接CPEX连接器以连接不同的外部设备,使得计算机模块上可集成处理器101、指定桥片102、内存、显示、网络、PICE设备等,通过计算机模块上的PCIE-PCI桥片110可实现在计算机模块上挂载多个PCI设备,使得应用本实用新型的计算机模块的主板可提供各种应用需求,能够获得更多计算机厂家的支持,有利于本实用新型的计算机模块的推广。
在本实用新型实施例中,通过在计算机模块中设置处理器、指定桥片、第一内存模块、第二内存模块、启动芯片和CPEX连接器,处理器分别与第一内存模块和第二内存模块连接,启动芯片与处理器连接,以启动处理器,指定桥片与处理器连接,且指定桥片包括多个外部接口,指定桥片还通过多个外部接口与CPEX连接器连接。通过在计算机模块中仅设置处理器和一个指定桥片,即可提供多种外部接口,并通过CPEX连接器以连接外部设备,简化了计算机模块的结构,减小了计算机模块的尺寸。
实施例二
本实用新型实施例还提供了一种主板,包括上述的计算机模块。
本实用新型的主板可具体应用在加固和安全领域的计算机设备中。
关于计算机模块的具体描述可以参照实施例一的描述,本实用新型实施例对此不再赘述。
在本实用新型实施例中,通过在计算机模块中设置处理器、指定桥片、第一内存模块、第二内存模块、启动芯片和CPEX连接器,处理器分别与第一内存模块和第二内存模块连接,启动芯片与处理器连接,以启动处理器,指定桥片与处理器连接,且指定桥片包括多个外部接口,指定桥片还通过多个外部接口与CPEX连接器连接。通过在计算机模块中仅设置处理器和一个指定桥片,即可提供多种外部接口,并通过CPEX连接器以连接外部设备,简化了计算机模块的结构,减小了计算机模块的尺寸。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
以上对本实用新型所提供的一种计算机模块及主板,进行了详细介绍,本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想;同时,对于本领域的一般技术人员,依据本实用新型的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本实用新型的限制。
Claims (11)
1.一种计算机模块,其特征在于,包括:处理器、指定桥片、第一内存模块、第二内存模块、启动芯片和CPEX连接器;
所述处理器分别与所述第一内存模块和所述第二内存模块连接;
所述启动芯片与所述处理器连接,以启动所述处理器;
所述指定桥片与所述处理器连接,且所述指定桥片包括多个外部接口,所述指定桥片还通过所述多个外部接口与所述CPEX连接器连接。
2.根据权利要求1所述的计算机模块,其特征在于,所述多个外部接口包括PCIE接口、RGMII接口、LPC接口、SPI接口、SATA接口和USB接口。
3.根据权利要求2所述的计算机模块,其特征在于,所述计算机模块还包括第一RS232收发器和第二RS232收发器,所述处理器包括第一UART控制器和第二UART控制器;
所述第一UART控制器与所述第一RS232收发器通过UART接口连接,所述第二UART控制器与所述第二RS232收发器通过UART接口连接,且所述第一RS232收发器和所述第二RS232收发器还与所述CPEX连接器连接。
4.根据权利要求2所述的计算机模块,其特征在于,所述计算机模块还包括显卡和PCIE-PCI桥片,所述指定桥片还包括第一PCIE控制器和第二PCIE控制器;
所述第一PCIE控制器与所述显卡通过PCIE x8接口连接,所述第二PCIE控制器与所述PCIE-PCI桥片通过PCIE x1接口连接,且所述显卡和所述PCIE-PCI桥片还与所述CPEX连接器连接。
5.根据权利要求2所述的计算机模块,其特征在于,所述计算机模块还包括PHY芯片和变压器,所述指定桥片还包括GMAC控制器;
所述GMAC控制器与所述PHY芯片通过所述RGMII接口连接,所述PHY芯片与所述变压器通过MDI接口连接,且所述变压器还与所述CPEX连接器连接。
6.根据权利要求2所述的计算机模块,其特征在于,所述计算机模块还包括FPGA芯片;
所述指定桥片与所述FPGA芯片通过所述LPC接口连接,且所述FPGA芯片还与所述CPEX连接器连接。
7.根据权利要求2所述的计算机模块,其特征在于,所述指定桥片还包括第三PCIE控制器和第四PCIE控制器;
所述第三PCIE控制器的PCIE x1接口、所述第四PCIE控制器的PCIE x4接口、所述SATA接口和所述USB接口分别与所述CPEX连接器连接。
8.根据权利要求2所述的计算机模块,其特征在于,所述计算机模块还包括第三内存模块、SPI Flash和存储模块,所述指定桥片还包括第一内存控制器;
所述第一内存控制器与所述第三内存模块连接,所述指定桥片与所述SPI Flash通过所述SPI接口连接;
所述指定桥片与所述存储模块通过所述SATA接口连接,且所述存储模块为mSATA固态硬盘或NAND Flash存储颗粒。
9.根据权利要求8所述的计算机模块,其特征在于,所述第一内存模块、所述第二内存模块和所述第三内存模块为DDR3内存颗粒或SO-DIMM内存条。
10.根据权利要求1-9中任一项所述的计算机模块,其特征在于,所述处理器为龙芯3号处理器,所述指定桥片为龙芯7号桥片。
11.一种主板,其特征在于,包括如权利要求1-10中任一项所述的计算机模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920952450.9U CN210324191U (zh) | 2019-06-21 | 2019-06-21 | 一种计算机模块及主板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920952450.9U CN210324191U (zh) | 2019-06-21 | 2019-06-21 | 一种计算机模块及主板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210324191U true CN210324191U (zh) | 2020-04-14 |
Family
ID=70145931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920952450.9U Active CN210324191U (zh) | 2019-06-21 | 2019-06-21 | 一种计算机模块及主板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210324191U (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111258949A (zh) * | 2020-01-20 | 2020-06-09 | 江苏龙威中科技术有限公司 | 一种基于龙芯3a+7a+fpga的异构计算机模块 |
CN117632848A (zh) * | 2024-01-23 | 2024-03-01 | 苏州元脑智能科技有限公司 | 一种处理器平台、电路板及服务器 |
CN117632848B (zh) * | 2024-01-23 | 2024-04-19 | 苏州元脑智能科技有限公司 | 一种处理器平台、电路板及服务器 |
-
2019
- 2019-06-21 CN CN201920952450.9U patent/CN210324191U/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111258949A (zh) * | 2020-01-20 | 2020-06-09 | 江苏龙威中科技术有限公司 | 一种基于龙芯3a+7a+fpga的异构计算机模块 |
CN117632848A (zh) * | 2024-01-23 | 2024-03-01 | 苏州元脑智能科技有限公司 | 一种处理器平台、电路板及服务器 |
CN117632848B (zh) * | 2024-01-23 | 2024-04-19 | 苏州元脑智能科技有限公司 | 一种处理器平台、电路板及服务器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9292055B2 (en) | Peripheral component interconnect express slot expansion system | |
US20080256283A1 (en) | Multimedia expansion module and computer device using the same | |
CN103488436A (zh) | 内存扩展系统及方法 | |
US10317973B2 (en) | Peripheral device expansion card system | |
CN103261993A (zh) | 用于移动设备的具有cpu及ram可热插支持的智能对接设备 | |
CN204719749U (zh) | 计算机模块 | |
US20070139898A1 (en) | System motherboard having expansibility and variability | |
CN101777033A (zh) | 存储卡扩展装置 | |
CN202383569U (zh) | 一种具有多功能、可扩展的pcie接口装置的主板 | |
US20130124772A1 (en) | Graphics processing | |
CN210324191U (zh) | 一种计算机模块及主板 | |
CN102650979B (zh) | 一种用于PCI Express X4至CPCI Express X4的转接卡 | |
CN211427338U (zh) | 基于申威处理器的服务器主板 | |
EP3637270A1 (en) | External electrical connector and computer system | |
CN203720584U (zh) | 一种基于ARM处理器的微型COM Express处理器模块 | |
CN102708085B (zh) | 一种用于PCI Express X8至CPCI Express X8的转接卡 | |
CN214311726U (zh) | 一种用于原型验证的适配板 | |
CN101853231B (zh) | 一种主板、计算机和存储设备 | |
CN204189089U (zh) | 一种服务器 | |
CN209281294U (zh) | 一种基于申威1621处理器和申威ich2芯片组的eeb服务器主板 | |
CN209086914U (zh) | 多usb接口及多pci-e扩展接口的工控主板 | |
CN213092292U (zh) | 一种工控母板 | |
CN211454416U (zh) | 基于申威121处理器的vpx 3u计算机主板 | |
CN202083979U (zh) | 可实现内部模块通用化的笔记本电脑 | |
US20200019412A1 (en) | Systems and methods for optimal configuration of information handling resources |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Patentee after: Loongson Zhongke Technology Co.,Ltd. Address before: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Patentee before: LOONGSON TECHNOLOGY Corp.,Ltd. |
|
CP01 | Change in the name or title of a patent holder |