CN204719749U - 计算机模块 - Google Patents
计算机模块 Download PDFInfo
- Publication number
- CN204719749U CN204719749U CN201520470357.6U CN201520470357U CN204719749U CN 204719749 U CN204719749 U CN 204719749U CN 201520470357 U CN201520470357 U CN 201520470357U CN 204719749 U CN204719749 U CN 204719749U
- Authority
- CN
- China
- Prior art keywords
- interface
- vpx
- packaged
- bridge sheet
- computer module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本实用新型提供一种计算机模块，包括通过HT总线连接的MIPS架构处理器与桥片，MIPS架构处理器的外部接口封装成VPX接口，桥片的外部接口封装成VPX接口，使得后续计算机模块与外围设备传输数据的过程中，通过VPX总线连接计算机模块与外围设备，进而通过VPX总线传输数据，达到连接方便，提高数据传输速度，进而提高计算机的可靠性的目的。
Description
技术领域
本实用新型涉及计算机领域，尤其涉及一种计算机模块。
背景技术
嵌入式计算机指对功能、可靠性、成本、体积等有严格要求的专用计算机，加固嵌入式计算机指为适应各种恶劣环境，在对嵌入式计算机设计时，对影响嵌入式计算机性能的各种因素，如系统结构、电气特性和机械物理结构等，采取相应保证措施的嵌入式计算机。
目前主流的加固嵌入式计算机，如X86架构的计算机模块，主板上集成中央处理器(Central Processing Unit，CPU)、南桥、内存等，进而CPU、南桥通过千兆以太网接口、外设互联标准(Peripheral Component Interconnect Express，PCIE)卡等外部接口与外围设备连接。例如，CPU通过RS232串口连接串口设备，南桥通过视频图像阵列(Video Graphics Array，VGA)连接显示器等。
然而，上述的计算机模块与外设连接的外部接口众多，连接外设时需要一一对应后再连接，难于操作且极易出错，严重影响计算机模块的性能。
实用新型内容
本实用新型提供一种计算机模块，通过将外部接口封装成VPX接口以提高计算机模块的性能。
第一个方面，本实用新型提供一种计算机模块，包括：无内部互锁流水级的微处理器MIPS架构处理器和桥片，所述MIPS架构处理器通过超传输HT总线与所述桥片连接，其中，所述MIPS架构处理器包括封装成VPX接口的外部接口，所述桥片包括封装成VPX接口的外部接口。
在第一个方面的第一种可能的实现方式中，所述MIPS架构处理器中封装成VPX接口的外部接口，包括：
第一VPX接口组，所述第一VPX接口组包括封装成VPX接口的串口。
结合第一个方面或第一个方面的第一种可能的形式，在第一个方面的第二种可能的实现方式中，所述桥片为南桥，所述桥片中封装成VPX接口的外部接口，包括：
第二VPX接口组，所述第二VPX接口组包括封装成VPX接口的串行高级技术附件SATA接口以及封装成VPX接口的音频接口；
第三VPX接口组，所述第三VPX接口组包括封装成VPX接口的视频图像阵列VGA接口、封装成VPX接口的低引脚数LPC接口以及封装成VPX接口的串口；
第四VPX接口组，所述第四VPX接口组包括封装成VPX接口的通用串行总线USB接口、封装成VPX接口的外设互联标准PCIE接口以及封装成VPX接口的数字视频接口DVO接口；
第五VPX接口组，所述第五VPX接口组包括封装成VPX接口的集成电路总线IIC接口以及封装成VPX接口的千兆以太网接口。
结合第一个方面的第二种可能的实现方式，在第一个方面的第三种可能的实现方式中，所述USB接口为4路，所述PCIE接口为4路。
结合第一个方面的第二种可能的实现方式，在第一个方面的第四种可能的实现方式中，该计算机模块还包括：第一双倍速率同步动态随机存储器DDR3、第二DDR3、第三DDR3、基本输入输入系统BIOS、串行外设接口SPI、快闪记忆体NAND Flash；其中，
所述第一DDR3、所述第二DDR3直接连接在所述MIPS架构处理器上；
所述第三DDR3直接连接在所述桥片上；
所述BIOS通过LPC总线连接在所述MIPS架构处理器上；
所述SPI直接连接在所述桥片上；
所述NAND Flash直接连接在所述桥片上。
结合第一个方面、第一个方面的第一种、第三种或第四种可能的实现方式，在第一个方面的第五种可能的实现方式中，所述MIPS架构处理器为龙芯3A处理器或龙芯3B处理器，所述桥片为龙芯2H桥片。
本实用新型提供的计算机模块，包括通过HT总线连接的MIPS架构处理器与桥片，MIPS架构处理器的外部接口封装成VPX接口，桥片的外部接口封装成VPX接口，使得后续计算机模块与外围设备传输数据的过程中，通过VPX总线连接计算机模块与外围设备，进而通过VPX总线传输数据，达到连接方便，提高数据传输速度，进而提高计算机的可靠性的目的。
附图说明
图1为本实用新型一实施例提供的计算机模块的结构示意图；
图2为本实用新型另一实施例提供的计算机模块的结构示意图；
图3为本实用新型一实施例提供的计算机模块的系统结构图；
图4为本实用新型一实施例提供的计算机模块的电源结构图；
图5为本实用新型一实施例提供的计算机模块的封装图。
具体实施方式
图1为本实用新型一实施例提供的计算机模块的结构示意图。如图1所示，本实用新型提供的计算机模块包括：无内部互锁流水级的微处理器(Microprocessor without Interlocked Piped Stages，MIPS)架构处理器10和桥片20，所述MIPS架构处理器10通过超传输(Hyper Transport，HT)总线30与所述桥片20连接，其中，所述MIPS架构处理器10包括封装成VPX接口的外部接口40，所述桥片20包括封装成VPX接口的外部接口50。
具体的，MIPS架构处理器10可以为精简指令集计算机(ReducedInstruction Set Computer，RISC)架构的处理器，例如龙芯处理器等。桥片为可以搭配MIPS架构处理器的桥片，例如为龙芯桥片等。本实用新型实施例中，MIPS架构处理器10的外部接口封装成VPX接口40，桥片20的外部接口封装成VPX接口50，使得后续计算机模块与外围设备传输数据的过程中，通过VPX总线连接计算机模块与外围设备，进而通过VPX总线传输数据，达到连接方便，提高数据传输速度、进而提高计算机的可靠性的目的。其中，VPX总线是VME国际贸易协会(VME International Trade Association，VITA)组织于2007年在VME总线基础上提出的新一代高速串行总线标准，VPX总线采用高速串行总线技术替代了VME总线的并行总线技术。另外，VPX总线引入了目前最新的串行总线技术，例如，Rapid IO、PCI-EXPRESS和万兆以太网等，支持更高的背板带宽。基于VPX总线的计算机模块因其具有高性能、低功耗、小体积等特点，被广泛应用于工业控制、航空航天等多种领域。
本实用新型实施例提供的计算机模块，MIPS架构处理器与桥片通过HT总线，MIPS架构处理器的外部接口封装成VPX接口，桥片的外部接口封装成VPX接口，使得后续计算机模块与外围设备传输数据的过程中，通过VPX总线连接计算机模块与外围设备，进而通过VPX总线传输数据，达到连接方便，提高数据传输速度，进而提高计算机的可靠性的目的。
图2为本实用新型另一实施例提供的计算机模块的结构示意图，如图2所示，可选的，在本实施例中，MIPS架构处理器10中封装成VPX接口40的外部接口，包括：第一VPX接口组401，所述第一VPX接口组401包括封装成VPX接口的串口。
再请参照图2，可选的，在本实用新型一实施例中，桥片20为南桥，所述桥片20中封装成VPX接口50的外部接口，包括：
第二VPX接口组501，所述第二VPX接口组501包括封装成VPX接口的串行高级技术附件SATA接口以及封装成VPX接口的音频接口；
第三VPX接口组502，所述第三VPX接口组502包括封装成VPX接口的视频图像阵列VGA接口、封装成VPX接口的低引脚数LPC接口以及封装成VPX接口的串口；
第四VPX接口组503，所述第四VPX接口组503包括封装成VPX接口的通用串行总线USB接口、封装成VPX接口的外设互联标准PCIE接口以及封装成VPX接口的数字视频接口DVO接口；其中，USB接口例如可以为4路，所述PCIE接口例如可以为4路。
第五VPX接口组504，所述第五VPX接口组504包括封装成VPX接口的集成电路总线IIC接口以及封装成VPX接口的千兆以太网接口。
本实用新型实施例中，MIPS架构处理器10例如可以是龙芯3A处理器，或者龙芯3A处理器的升级版龙芯3B处理器，桥片20例如可以是具有HT接口的龙芯2H芯片。然而，本实用新型并不以此为限，在其他可行的实施方式中，MIPS架构处理器、桥片可以是其他芯片。
具体的，龙芯处理器为拥有完全自主知识产权的国产芯片，典型制造工艺采用65nm工艺，在单个芯片内集成4个64位四发生超标量的GS464高性能处理器核，体系结构为兼容无内部互锁结构流水级的微处理器(Microprocessor without interlocked piped stages，MIPS)架构的精简指令集计算机(Reduced Instruction Set Computer，RISC)架构，工作主频为1GHZ时，双精度浮点运算速度达16Gflops，具有高性能低功耗的特点，在服务器、高性能计算机、低能耗数据中心、个人高性能计算机高端桌面应用、高吞吐计算应用、工业控制、数字信号处理、高端嵌入式应用等产品中具有广阔的市场前景，对国家安全和经济发展都有举足轻重的作用。
龙芯2H桥片也是拥有完全自主知识产权的国产芯片，可搭配龙芯处理器使用，其片内集成定点处理器、浮点处理器、流媒体处理器和图形图像处理器等，可对外提供1路×4或者4路×1PCIE接口、2路GMAC、4路USB2.0、1路NAND Flash、HD Audio音频、串口及I2C等功能接口。
本实用新型实施例中，计算机模块包括通过HT总线连接的龙芯处理器与龙芯2H桥片，另外还包括内存模块、电源模块、NAND Flash等以实现相应的功能。
本实用新型提供的计算机模块，采用龙芯处理器搭配龙芯桥片实现，减少了信息安全的隐患，大大提高了计算机的可靠性。
下面，以计算机模块为符合VITA46.0规范的计算机模块，计算机模块的MIPS架构处理器10具体为龙芯3A处理器，桥片20具体为龙芯2H桥片，另外，计算机模块还包括电源子系统、内存子系统等为例，结合图3、图4与图5对本实用新型做详细说明。其中，图3为本实用新型一实施例提供的计算机模块的系统结构图；图4为本实用新型一实施例提供的计算机模块的电源结构图；图5为本实用新型一实施例提供的计算机模块的封装图。
请参照图3，龙芯3A处理器与连接在其上的元器件组成龙芯3A处理器。由图3可知，龙芯3A处理器子系统是以龙芯3A处理器为核心的结构部分。该子系统中，龙芯3A处理器集成2个内存控制器，每个内存控制器均设计了容量为2GB的双倍速率同步动态随机存储器(Double Data Rate，DDR3)板载内存颗粒；龙芯3A处理器还集成LPC总线，并通过LPC总线连接到基本输入输出系统(Basic Input Output System，BIOS)芯片，以完成计算机模块的boot功能，另外，龙芯3A处理器还集成2个串口控制器，通过外接电平转换芯片连接至第一VPX接口组。
具体的，请参照图3，第一DDR3、第二DDR3直接连接在龙芯处理器上；第三DDR3直接连接在龙芯桥片上；BIOS通过LPC总线连接在龙芯处理器上；龙芯处理器通过2路串口封装成第一VPX接口组，其中1路串口为：龙芯3A处理器集成的通用异步收发传输器(Universal AsynchronousReceiver/Transmitter，UART)与收发器MAX3232连接，由MAX3232提供的RS232串口封装至第一VPX接口组；另一路串口中，龙芯3A处理器集成的UART与收发器MAX4614连接，该MAX4614连接MAX3232与MAX3077，由MAX3232提供的串口RS232，以及由MAX3077提供的串口RS422分别封装至第一VPX接口组。
在请参照图3，龙芯2H桥片与连接在其上的元器件组成龙芯2H桥片子系统。由图3可知，龙芯2H桥片子系统是以龙芯2H桥片为核心的结构部分。该子系统中，龙芯2H集成2路10M、100M或1000M GMAC控制器，通过该2路GMAC控制器外接PHY芯片以实现2路千兆以太网接口；龙芯2H桥片还支持1路×4或者4路×1PCIE(图1中所示为4路×1PCIE)，图1中，龙芯2H桥片通过4路×1PCIE连接到PCIE switch-PEX8619以实现12路×1的PCIE扩展，该12路PCIE的其中4路分别连接到PCIE网卡，另外8路×1PCIE封装至第四VPX接口组。龙芯2H桥片还集成DVO显示输出，该DVO端口连接Panel Link Transmitter(图1中所示为SiI164)，通过SiI164实现DVI显示输出。龙芯2H桥片还支持4路USB2.0接口。龙芯2H桥片还支持1路NAND Flash作为存储系统。龙芯2H桥片还支持2路SATA、1路HD Audio、1路VGA显示、4路串口。龙芯2H桥片还通过LPC总线连接super IO W83527实现PS/2扩展；另外2H上挂接2GB DDR3的显存颗粒。
具体的，请参照图1，第三DDR3直接连接在龙芯桥片上；
龙芯桥片通过一个SATA×2端口封装至第二VPX接口组；
龙芯桥片的音频接口封装至第二VPX接口组连接，音频端口例如为ALC888S；
龙芯桥片直接连接串行外设接口SPI；
龙芯桥片的视频图像阵列(Video Graphics Array，VGA)端口封装至第三VPX接口组；
龙芯桥片通过LPC总线与收发器W83527连接，收发器W83527通过SP/2接口封装至第三VPX接口组；
龙芯桥片的过4路串口封装至第三VPX接口组，具体的，龙芯2H桥片集成的通用异步收发传输器(Universal Asynchronous Receiver/Transmitter，UART)与收发器MAX3232连接，由MAX3232提供的RS232串口封装至第三VPX接口组；另外UART×3的串口，龙芯3A处理器集成的UART与收发器MAX4614×3连接，该MAX4614×3连接MAX3243与MAX3077，由MAX3232提供的串口RS232×3，以及由MAX3077提供的串口RS422×3分别封装至第三VPX接口组；
NAND Flash直接连接在龙芯桥片上；
龙芯2H桥片的4路USB封装至第四VPX接口组；
龙芯桥片的DVO端口连接在芯片SiI164上，SiI164的DVI端口封装至第四VPX接口组；
龙芯桥片通过一个PCIE×4端口连接在芯片PEX8619，PEX8619分别通过4个PCIE×1端口与第一网卡英特82574、第二网卡英特82574、第三网卡英特82574、第四网卡英特82574连接；以及一个PCIE×8，该PCI×8封装至第四VPX接口组，第一网卡英特82574、第二网卡英特82574与第一变压器HX5020NL连接，第一变压器HX5020NL的接口封装至第四VPX接口组，第三网卡英特82574、第四网卡英特82574与第二变压器HX5020NL连接，第二变压器HX5020NL的接口封装至与第四VPX接口组；
龙芯桥片的IIC×2端口峰值至第五VPX接口组；
龙芯桥片的2个GMAC控制器各连接一个PHY芯片88E1111，各PHY芯片与变压器连接，变压器的一个千兆以太网×2端口封装至第五VPX接口组。
再请参照图3，内存子系统例如可以为龙芯3A处理器集成的两个DDR3内存控制器，每个通道均设计2GB表贴DDR3的内存颗粒，由于首次使用DDR3颗粒设计，因此首先对设定的布线规则进行仿真，经过反复修改最终得到一组仿真效果最好的约束规则，并根据该布线规则完成内存的Layout设计。数据和数据选通组中的每个字节通道0～8均可和时钟、控制、命令一样，布线时作为一个单独的同组信号看待，基于此设计布线规则如下：
时钟信号要求：差分阻抗为80ohm，对内长度最大误差为5mil，时钟对与时钟对之间的最大长度差为+/-10mil，参考GND；
控制信号要求：阻抗为45ohm，等长要求CLK≤CTL≤CLK+500mil，参考GND；
命令信号要求：阻抗为45ohm，等长要求CLK≤CMD≤CLK+500mil，参考GND；
数据信号要求：阻抗为45ohm，同一个分组内数据线与DQS等长误差在10mil之内；
DQS信号要求：差分阻抗为80ohm，差分对内最大长度差为5mil，等长要求CLK–500mils≤DQS≤CLK+1500mils，参考GND
本实用新型提供的计算机模块，功能复杂，所需电源域种类也相应较多，共需实现10余种不同电源。系统输入电源是12V，其余各路电源均由该12V电压产生。为实现整个计算机模块的电源管理设置3个电源域：S5电源域：5V_S5、3.3V_S5、2.5V_S5、1.15V_S5；S3电源域：5V_S3、3.3V_S3、1.15V_S3、0.75V_S3；S0电源域：3.3V_S0、1.15V_S0、1.0V_S0、1.2V_S0、2.5V_S0.其中S5是挂起到硬盘，所需电流非常小，S3是挂起到内存，系统电源域所需电流也是比较小，S0电源域是设备正常工作的电源域，具体实现方案如图4所示。图4中，带下划线的标记为板上电源网络，未带下划线的标记为控制时序。
本实用新型提供的基于VPX总线的计算机模块，采用标准6U尺寸规格，233.35mmx160mm，封装好后如图5所示，各VPX接口组均与VPX总线插座(P0～P6)连接，以方便该计算机模块灵活的应用于服务器、数据中心等。
最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。
Claims (6)
1.一种计算机模块，其特征在于，包括：无内部互锁流水级的微处理器MIPS架构处理器和桥片，所述MIPS架构处理器通过超传输HT总线与所述桥片连接，其中，所述MIPS架构处理器包括封装成VPX接口的外部接口，所述桥片包括封装成VPX接口的外部接口。
2.根据权利要求1所述的计算机模块，其特征在于，所述MIPS架构处理器中封装成VPX接口的外部接口，包括：
第一VPX接口组，所述第一VPX接口组包括封装成VPX接口的串口。
3.根据权利要求1或2所述的计算机模块，其特征在于，所述桥片为南桥，所述桥片中封装成VPX接口的外部接口，包括：
第二VPX接口组，所述第二VPX接口组包括封装成VPX接口的串行高级技术附件SATA接口以及封装成VPX接口的音频接口；
第三VPX接口组，所述第三VPX接口组包括封装成VPX接口的视频图像阵列VGA接口、封装成VPX接口的低引脚数LPC接口以及封装成VPX接口的串口；
第四VPX接口组，所述第四VPX接口组包括封装成VPX接口的通用串行总线USB接口、封装成VPX接口的外设互联标准PCIE接口以及封装成VPX接口的数字视频接口DVO接口；
第五VPX接口组，所述第五VPX接口组包括封装成VPX接口的集成电路总线IIC接口以及封装成VPX接口的千兆以太网接口。
4.根据权利要求3所述的计算机模块，其特征在于，所述USB接口为4路，所述PCIE接口为4路。
5.根据权利要求3所述的计算机模块，其特征在于，还包括：第一双倍速率同步动态随机存储器DDR3、第二DDR3、第三DDR3、基本输入输入系统BIOS、串行外设接口SPI、快闪记忆体NAND Flash；其中，
所述第一DDR3、所述第二DDR3直接连接在所述MIPS架构处理器上；
所述第三DDR3直接连接在所述桥片上；
所述BIOS通过LPC总线连接在所述MIPS架构处理器上；
所述SPI直接连接在所述桥片上；
所述NAND Flash直接连接在所述桥片上。
6.根据权利要求1、2、4、5任一项所述的计算机模块，其特征在于，所述MIPS架构处理器为龙芯3A处理器或龙芯3B处理器，所述桥片为龙芯2H桥片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520470357.6U CN204719749U (zh) | 2015-07-02 | 2015-07-02 | 计算机模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520470357.6U CN204719749U (zh) | 2015-07-02 | 2015-07-02 | 计算机模块 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204719749U true CN204719749U (zh) | 2015-10-21 |
Family
ID=54318725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520470357.6U Active CN204719749U (zh) | 2015-07-02 | 2015-07-02 | 计算机模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204719749U (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105511574A (zh) * | 2016-01-27 | 2016-04-20 | 山东超越数控电子有限公司 | 一种基于龙芯处理器的vpx主板 |
| CN106354206A (zh) * | 2016-08-26 | 2017-01-25 | 天津市英贝特航天科技有限公司 | 一种基于vpx标准的龙芯3a+2h芯片组计算机主板 |
| CN106936735A (zh) * | 2017-04-01 | 2017-07-07 | 济南浪潮高新科技投资发展有限公司 | 一种基于国产cpu的万兆以太网交换和rapidio交换融合板 |
| CN107301037A (zh) * | 2016-04-15 | 2017-10-27 | 龙芯中科技术有限公司 | 操作系统内核的加载方法和装置 |
| CN107748600A (zh) * | 2018-01-18 | 2018-03-02 | 成都才智圣有科技有限责任公司 | 一种适用于大数据处理的计算机设备 |
| CN108536643A (zh) * | 2018-03-30 | 2018-09-14 | 西安微电子技术研究所 | 一种高性能计算平台 |
-
2015
- 2015-07-02 CN CN201520470357.6U patent/CN204719749U/zh active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105511574A (zh) * | 2016-01-27 | 2016-04-20 | 山东超越数控电子有限公司 | 一种基于龙芯处理器的vpx主板 |
| CN107301037A (zh) * | 2016-04-15 | 2017-10-27 | 龙芯中科技术有限公司 | 操作系统内核的加载方法和装置 |
| CN106354206A (zh) * | 2016-08-26 | 2017-01-25 | 天津市英贝特航天科技有限公司 | 一种基于vpx标准的龙芯3a+2h芯片组计算机主板 |
| CN106936735A (zh) * | 2017-04-01 | 2017-07-07 | 济南浪潮高新科技投资发展有限公司 | 一种基于国产cpu的万兆以太网交换和rapidio交换融合板 |
| CN107748600A (zh) * | 2018-01-18 | 2018-03-02 | 成都才智圣有科技有限责任公司 | 一种适用于大数据处理的计算机设备 |
| CN108536643A (zh) * | 2018-03-30 | 2018-09-14 | 西安微电子技术研究所 | 一种高性能计算平台 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN204719749U (zh) | 计算机模块 | |
| US7761645B2 (en) | Physical device (PHY) support of the USB2.0 link power management addendum using a ULPI PHY interface standard | |
| CN203870529U (zh) | 通用串行总线服务器 | |
| CN206930997U (zh) | COM‑Express计算机模块和计算机 | |
| CN204009696U (zh) | 一种具有pcie扩展功能的龙芯主板 | |
| CN207096979U (zh) | 一种基于飞腾处理器的cpci主板及计算机 | |
| CN106970894A (zh) | 一种基于Arria10的FPGA异构加速卡 | |
| CN204009695U (zh) | 一种拥有高性能芯片组的龙芯服务器主板 | |
| CN204595692U (zh) | 基于申威410处理器和申威套片的vpx计算机主板 | |
| CN102708034A (zh) | 基于带串口功能cpu的计算机远程及本地监控系统 | |
| CN202383569U (zh) | 一种具有多功能、可扩展的pcie接口装置的主板 | |
| CN211123833U (zh) | 一种计算机模块、主板和计算机设备 | |
| CN210324191U (zh) | 一种计算机模块及主板 | |
| CN204256734U (zh) | 外围接口扩展装置 | |
| CN108710591A (zh) | 一种基于申威1621处理器的服务器主板 | |
| CN208538124U (zh) | 一种基于申威1621处理器的服务器主板 | |
| WO2011094959A1 (zh) | 双模电子装置 | |
| CN203759602U (zh) | 一种基于套片的cpci工控机主板 | |
| CN207367196U (zh) | 一种基于飞腾处理器的便携式计算机主板及便携式计算机 | |
| CN110990332A (zh) | 基于申威处理器的服务器主板 | |
| CN209281294U (zh) | 一种基于申威1621处理器和申威ich2芯片组的eeb服务器主板 | |
| CN214202376U (zh) | 基于龙芯平台的com-e核心板 | |
| CN204595691U (zh) | 一种基于申威处理器和套片的cpci-e计算机主板 | |
| CN209460701U (zh) | 一种基于x86低功耗处理器的主板 | |
| CN207148820U (zh) | 一种基于龙芯2H芯片应用的COMe_nano核心板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Patentee after: Loongson Zhongke Technology Co.,Ltd. Address before: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Patentee before: LOONGSON TECHNOLOGY Corp.,Ltd. |