CN108536643A - 一种高性能计算平台 - Google Patents

一种高性能计算平台 Download PDF

Info

Publication number
CN108536643A
CN108536643A CN201810276408.XA CN201810276408A CN108536643A CN 108536643 A CN108536643 A CN 108536643A CN 201810276408 A CN201810276408 A CN 201810276408A CN 108536643 A CN108536643 A CN 108536643A
Authority
CN
China
Prior art keywords
north
performance calculation
processor cpu
ddr3
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810276408.XA
Other languages
English (en)
Inventor
李志鑫
刘裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN201810276408.XA priority Critical patent/CN108536643A/zh
Publication of CN108536643A publication Critical patent/CN108536643A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7828—Architectures of general purpose stored program computers comprising a single central processing unit without memory
    • G06F15/7835—Architectures of general purpose stored program computers comprising a single central processing unit without memory on more than one IC chip

Abstract

本发明公开了一种高性能计算平台，包括处理器CPU以及用于管理外围低速接口的南北桥集成芯片，处理器CPU通过HT总线与南北桥集成芯片相交互；处理器CPU通过2个通道DDR3控制器连接有2路DDR3内存；处理器CPU和南北桥集成芯片均通过LPC和SPI总线与用于系统上电时硬件初始化代码提取的FLASH芯片相连；南北桥集成芯片通过2个DDR3控制器连接有2个作为显存的DDR3内存。本发明高性能计算平台应用以龙芯3A处理器和龙芯2H桥片为核心的新硬件架构替代进口芯片的架构，满足国内日益增长的军工、金融等对信息安全要求较高的场合。该高性能计算平台经过严格的设计仿真验证，各项指标均满足设计要求，并已大量应用于有国产化要求的高速计算和控制领域。

Description

一种高性能计算平台
技术领域
本发明涉及一种高性能计算平台。
背景技术
目前市面上的高性能计算平台都以国外公司的芯片为核心芯片进行设计，这些平台虽然性能满足用户需求，但核心芯片和相关软件均受制于人，对我国的信息安全造成潜在的巨大威胁。随着国内信息安全意识的崛起，为满足军工、通信、金融等特殊应用场合的需求，急需研制一款高性能计算平台方案，可作为进口高性能计算平台的替代方案。
发明内容
本发明的目的在于克服上述现有技术的缺点，提供一种高性能计算平台。
为达到上述目的，本发明采用以下技术方案予以实现：
一种高性能计算平台，包括处理器CPU以及用于管理外围低速接口的南北桥集成芯片，处理器CPU通过HT总线与南北桥集成芯片相交互；处理器CPU通过2个通道DDR3控制器连接有2路DDR3内存；处理器CPU的一级PCI总线通过PCI桥与二级PCI总线相连；处理器CPU和南北桥集成芯片均通过LPC和SPI总线与用于系统上电时硬件初始化代码提取的FLASH芯片相连；南北桥集成芯片通过2个DDR3控制器连接有2个作为显存的DDR3内存。
本发明进一步的改进在于：
处理器CPU采用龙芯3A，南北桥集成芯片采用龙芯2H。
处理器CPU和南北桥集成芯片上连接的DDR3内存，均为64bit DDR3内存颗粒，存储容量为2GB。
DDR3内存颗粒为板贴装。
PCI桥采用PCI2050B，且二级PCI总线最多支持7路PCI设备。
外围低速接口包括VGA接口、DVI接口、USB接口、SATA接口、RS232接口、LPC总线接口、RGMII接口和PCIe2.0接口。
VGA接口、USB接口和SATA接口经滤波、耦合以及防静电处理后能够直接连接设备；USB接口用于管理外部可拔插设备，SATA用于管理外部大容量存储设备，RS232负责和外部设备之间的低速通信以及打印串口调试信息。
DVO信号经Sil164转换成DVI信号后直接连接显示器。
南北桥集成芯片通过RGMII接口和PCIe2.0接口分别连接2路千兆网PHY芯片88E1111和2路PCIe2.0接口千兆网芯片。
与现有技术相比，本发明具有以下有益效果：
本发明高性能计算平台应用以龙芯3A处理器和龙芯2H桥片为核心的新硬件架构替代进口芯片的架构，满足国内日益增长的军工、金融等对信息安全要求较高的场合。该高性能计算平台经过严格的设计仿真验证，各项指标均满足设计要求，并已大量应用于有国产化要求的高速计算和控制领域。
附图说明
图1为本发明的整体架构示意图。
具体实施方式
下面结合附图对本发明做进一步详细描述：
参见图1，本发明高性能计算平台，包括处理器CPU以及用于管理外围低速接口的南北桥集成芯片，处理器CPU通过HT总线与南北桥集成芯片相交互；处理器CPU通过2个通道DDR3控制器连接有2路DDR3内存；处理器CPU的一级PCI总线通过PCI桥与二级PCI总线相连；处理器CPU和南北桥集成芯片均通过LPC和SPI总线与用于系统上电时硬件初始化代码提取的FLASH芯片相连；南北桥集成芯片通过2个DDR3控制器连接有2个作为显存的DDR3内存。
龙芯3A在系统中主要负责执行高速运算和控制，设计中通过龙芯3A 2个通道DDR3控制器扩展了2路64bit DDR3内存，存储容量高达4GB；为了增强系统可靠性，所有内存颗粒均采用在板贴装，不使用内存插槽。另外PCI2050B连接了龙芯3A的一级PCI总线和二级PCI总线，二级PCI总线最多支持7路PCI设备。
龙芯2H通过高速的高速HT总线与3A连接；龙芯2H主要负责外围低速接口的管理，如VGA、DVI、USB、SATA、RS232、LPC总线、RGMII和PCIe2.0等。VGA、USB、SATA经简单滤波、耦合、防静电处理后可直接连接各个设备；龙芯2H引出的DVO信号需经Sil164转换成DVI信号才可以直接连接显示器；USB负责外部可拔插设备的管理，SATA负责外部大容量存储设备的管理，RS232负责和外部设备之间的低速通信以及打印串口调试信息，龙芯3A和龙芯2H分别通过LPC和SPI总线可以连接FLASH芯片，用于系统上电时硬件初始化代码的提取；龙芯2H通过RGMII和PCIe2.0接口分别连接了2路千兆网PHY芯片88E1111和2路PCIe2.0接口千兆网芯片；龙芯2H的DDR3内存控制器连接了64bit 2GB DDR3板贴内存颗粒作为显存。
以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

Claims (9)

1.一种高性能计算平台，其特征在于，包括处理器CPU以及用于管理外围低速接口的南北桥集成芯片，处理器CPU通过HT总线与南北桥集成芯片相交互；处理器CPU通过2个通道DDR3控制器连接有2路DDR3内存；处理器CPU的一级PCI总线通过PCI桥与二级PCI总线相连；处理器CPU和南北桥集成芯片均通过LPC和SPI总线与用于系统上电时硬件初始化代码提取的FLASH芯片相连；南北桥集成芯片通过2个DDR3控制器连接有2个作为显存的DDR3内存。
2.根据权利要求1所述的高性能计算平台，其特征在于，处理器CPU采用龙芯3A，南北桥集成芯片采用龙芯2H。
3.根据权利要求1或2所述的高性能计算平台，其特征在于，处理器CPU和南北桥集成芯片上连接的DDR3内存，均为64bit DDR3内存颗粒，存储容量为2GB。
4.根据权利要求3所述的高性能计算平台，其特征在于，DDR3内存颗粒为板贴装。
5.根据权利要求1或2所述的高性能计算平台，其特征在于，PCI桥采用PCI2050B，且二级PCI总线最多支持7路PCI设备。
6.根据权利要求5所述的高性能计算平台，其特征在于，外围低速接口包括VGA接口、DVI接口、USB接口、SATA接口、RS232接口、LPC总线接口、RGMII接口和PCIe2.0接口。
7.根据权利要求6所述的高性能计算平台，其特征在于，VGA接口、USB接口和SATA接口经滤波、耦合以及防静电处理后能够直接连接设备；USB接口用于管理外部可拔插设备，SATA用于管理外部大容量存储设备，RS232负责和外部设备之间的低速通信以及打印串口调试信息。
8.根据权利要求6所述的高性能计算平台，其特征在于，DVO信号经Sil164转换成DVI信号后直接连接显示器。
9.根据权利要求6所述的高性能计算平台，其特征在于，南北桥集成芯片通过RGMII接口和PCIe2.0接口分别连接2路千兆网PHY芯片88E1111和2路PCIe2.0接口千兆网芯片。
CN201810276408.XA 2018-03-30 2018-03-30 一种高性能计算平台 Pending CN108536643A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810276408.XA CN108536643A (zh) 2018-03-30 2018-03-30 一种高性能计算平台

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810276408.XA CN108536643A (zh) 2018-03-30 2018-03-30 一种高性能计算平台

Publications (1)

Publication Number Publication Date
CN108536643A true CN108536643A (zh) 2018-09-14

Family

ID=63481842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810276408.XA Pending CN108536643A (zh) 2018-03-30 2018-03-30 一种高性能计算平台

Country Status (1)

Country Link
CN (1) CN108536643A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109656630A (zh) * 2018-12-27 2019-04-19 龙芯中科技术有限公司 配置空间的访问方法、装置、架构及储存介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200519607A (en) * 2003-12-02 2005-06-16 Via Tech Inc Interrupt signal control method
CN102214132A (zh) * 2011-05-16 2011-10-12 曙光信息产业股份有限公司 一种调试龙芯cpu和南北桥芯片的方法和装置
CN103176930A (zh) * 2013-04-02 2013-06-26 无锡江南计算技术研究所 一种基于标准PCIe上行端口的IO扩展架构方法
US20150161069A1 (en) * 2013-12-09 2015-06-11 American Megatrends, Inc. Handling two sgpio channels using single sgpio decoder on a backplane controller
CN204719749U (zh) * 2015-07-02 2015-10-21 龙芯中科技术有限公司 计算机模块
CN106354206A (zh) * 2016-08-26 2017-01-25 天津市英贝特航天科技有限公司 一种基于vpx标准的龙芯3a+2h芯片组计算机主板
CN106445007A (zh) * 2016-09-30 2017-02-22 长沙景嘉微电子股份有限公司 一种国产计算机主板
CN206209522U (zh) * 2016-09-30 2017-05-31 长沙景嘉微电子股份有限公司 一种国产计算机主板
CN107728712A (zh) * 2017-11-07 2018-02-23 湖北三江航天万峰科技发展有限公司 一种自主可控计算机主板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200519607A (en) * 2003-12-02 2005-06-16 Via Tech Inc Interrupt signal control method
CN102214132A (zh) * 2011-05-16 2011-10-12 曙光信息产业股份有限公司 一种调试龙芯cpu和南北桥芯片的方法和装置
CN103176930A (zh) * 2013-04-02 2013-06-26 无锡江南计算技术研究所 一种基于标准PCIe上行端口的IO扩展架构方法
US20150161069A1 (en) * 2013-12-09 2015-06-11 American Megatrends, Inc. Handling two sgpio channels using single sgpio decoder on a backplane controller
CN204719749U (zh) * 2015-07-02 2015-10-21 龙芯中科技术有限公司 计算机模块
CN106354206A (zh) * 2016-08-26 2017-01-25 天津市英贝特航天科技有限公司 一种基于vpx标准的龙芯3a+2h芯片组计算机主板
CN106445007A (zh) * 2016-09-30 2017-02-22 长沙景嘉微电子股份有限公司 一种国产计算机主板
CN206209522U (zh) * 2016-09-30 2017-05-31 长沙景嘉微电子股份有限公司 一种国产计算机主板
CN107728712A (zh) * 2017-11-07 2018-02-23 湖北三江航天万峰科技发展有限公司 一种自主可控计算机主板

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
李育贤: "《微机接口技术及其应用》", 30 June 2007, 西安电子科技大学出版社 *
龙芯中科技术有限公司: "《龙芯2H处理器数据手册V1.4》", 31 July 2014, 龙芯中科技术有限公司 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109656630A (zh) * 2018-12-27 2019-04-19 龙芯中科技术有限公司 配置空间的访问方法、装置、架构及储存介质
CN109656630B (zh) * 2018-12-27 2021-09-17 龙芯中科技术股份有限公司 配置空间的访问方法、装置、架构及储存介质

Similar Documents

Publication Publication Date Title
CN204009696U (zh) 一种具有pcie扩展功能的龙芯主板
CN203191885U (zh) 一种基于双路龙芯3b cpu的服务器主板
CN204719749U (zh) 计算机模块
CN206684725U (zh) 一种基于bmc获取cpu温度的系统
CN107194257B (zh) 一种基于国产tcm芯片的可信系统
CN207096979U (zh) 一种基于飞腾处理器的cpci主板及计算机
CN108536643A (zh) 一种高性能计算平台
CN112380162A (zh) 基于vpx架构的单板计算机主板
CN205485799U (zh) 一种可复用sas、sata信号的硬盘背板
CN203930809U (zh) 一种兼容不同gpu的管理系统
CN207992995U (zh) 一种嵌入式计算模块
CN203759602U (zh) 一种基于套片的cpci工控机主板
WO2023272989A1 (zh) 一种ocp网卡的带宽分配方法及相关装置
CN203490476U (zh) PowerPC的PC104-plus控制器系统
CN203133695U (zh) 一种基于ast2300 控制芯片的bmc卡
CN206224300U (zh) 一种基于COM Express的LRM主处理模块
CN204406395U (zh) 一种cpci架构的高速通讯互联系统
CN108111380A (zh) 基于a5平台的n路can通信装置、实现方法及充电设备
CN107479629A (zh) 一种基于飞腾处理器的安全可信一体机
CN207319128U (zh) 一种主板和计算机设备
CN205809774U (zh) 一种服务器及其内部的服务器主板
CN207650799U (zh) 一种cpci模块和主板
CN206209731U (zh) 一种计算机及其主板
CN206892854U (zh) 一种提高pcie数据通道使用率的主板
CN110232041A (zh) 一种基于申威芯片的国产服务器主板的实现方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180914