CN111338453B - 一种兼容单片gpu以及两片gpu供电装置及方法 - Google Patents
一种兼容单片gpu以及两片gpu供电装置及方法 Download PDFInfo
- Publication number
- CN111338453B CN111338453B CN202010094765.1A CN202010094765A CN111338453B CN 111338453 B CN111338453 B CN 111338453B CN 202010094765 A CN202010094765 A CN 202010094765A CN 111338453 B CN111338453 B CN 111338453B
- Authority
- CN
- China
- Prior art keywords
- gpu
- power
- logic circuit
- chip
- gate logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000012545 processing Methods 0.000 title description 5
- 238000012544 monitoring process Methods 0.000 claims description 8
- 238000011065 in-situ storage Methods 0.000 claims 1
- 238000003475 lamination Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 11
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Abstract
本发明提出了一种兼容单片GPU以及两片GPU供电装置,通过一个GPU 2*4电源连接器,实现既可支持单片双宽GPU的供电,也可支持两片单宽GPU兼容供电,本发明还提出了一种兼容单片GPU以及两片GPU供电方法,解决因大电流带来的板卡layout空间不足,不利于高速信号走线,避免因增加PCB叠层带来的成本增加等问题,还引入第一逻辑控制模块以及第二逻辑控制模块,实现了单片双宽GPU时,第一E‑Fuse芯片与第二E‑Fuse芯片的同步开启或关闭;两片单宽GPU时,第一E‑Fuse芯片与第二E‑Fuse芯片的独立开启或关闭。
Description
技术领域
本发明涉及GPU供电领域,尤其是涉及一种兼容单片GPU以及两片GPU供电装置及方法。
背景技术
随着云计算、云服务和人工智能技术的高速发展,GPU在现如今的电子科技行业中的地位愈演愈重,在数据处理上,GPU扮演着无可替代的角色。而随着GPU处理数据速率的不断提升,GPU的功率和PCIE走线数目的也不断提升,GPU的功率已由之前的75W发展到现在的300W以上,PCIE走线也已发展到如今的PCIE 4.0,无论在layout(布线)空间还是高速信号质量上,GPU的高速发展为服务器研发工程师带来极大的挑战。同时,为进一步提升服务器的计算能力,如何在有限的空间中配置更多的GPU,也成为服务器研发工程的一大困难。
如图1所示,现有的技术方案中,输入电压P12V_INPUT通过E-Fuse芯片1和E-Fuse芯片2分别转换为P12V_GPU1和P12V_GPU2。P12V_GPU1通过2*4电源连接器1为GPU1供电,P12V_GPU2通过2*4电源连接器2为GPU2供电,GPU1和GPU2有着独立的供电链路,每一个GPU需要搭配一颗2*4电源连接器。
现有的技术方案中,由于每个GPU使用各自独立的供电连接器,在高密度GPU系统中,GPU 2*4电源连接器将会阻碍高速信号线的流通。为了支持GPU的数目,只能不断的增加PCB叠层以满足高速信号的流通,如图2所示。
高速信号线流通只能存在于2*4电源连接器的缝隙中,增大layout困难度,同时为满足高速信号的流通,需要增加PCB叠层数目,增加了板卡成本;无法实现既可支持单片双宽GPU的供电,也可支持两片单宽GPU兼容供电。
发明内容
本发明为了解决现有技术中存在的问题,创新提出了一种兼容单片GPU以及两片GPU供电装置及方法,通过一个GPU 2*4电源连接器,实现既可支持单片双宽GPU的供电,也可支持两片单宽GPU兼容供电,解决因大电流带来的板卡layout空间不足,不利于高速信号走线,避免因增加PCB叠层带来的成本增加等问题。
本发明第一方面提供了一种兼容单片GPU以及两片GPU供电装置,包括:
GPU模块,所述GPU模块包括单片双宽GPU或两片单宽GPU;
电源连接器,所述电源连接器与GPU模块连接,为GPU模块提供电源,所述电源连接器包括第一电源连接器以及第二电源连接器,其中,第一电源连接器的数量为一个,第二电源连接器的数量与GPU模块中GPU片数相对应;
E-Fuse芯片模块,所述E-Fuse芯片模块包括第一E-Fuse芯片以及第二E-Fuse芯片,所述第一E-Fuse芯片电源输出端与第一电源连接器的第一电源输入端连接,所述第一电源连接器输出端与所述第二电源连接器输入端对应连接,所述第二电源连接器的输出端与GPU模块电源输入端连接,所述第二E-Fuse芯片电源输出端与第一电源连接器的第二电源输入端连接。
结合第一方面,在第一方面第一种可能的实现方式中,当GPU模块包括单片双宽GPU时,所述第一电源连接器输出端与所述第二电源连接器输入端通过第一线缆对应连接,所述第二电源连接器的输出端与单片双宽GPU电源输入端连接。
结合第一方面,在第一方面第二种可能的实现方式中,当GPU模块包括两片单宽GPU时,即第一单宽GPU、第二单宽GPU,所述第一电源连接器输出端与所述第一单宽GPU对应连接的第二电源连接器输入端通过第二线缆对应连接,所述第一电源连接器输出端还与所述第二单宽GPU对应连接的第二电源连接器输入端通过第三线缆对应连接。
进一步地,所述第一电源连接器中第一电源引脚与第一单宽GPU对应连接的第二电源连接器任意两个电源引脚连接,所述第一电源连接器中第二电源引脚与第一单宽GPU对应连接的第二电源连接器剩余两个电源引脚连接,所述第一电源连接器中第三电源引脚与第二单宽GPU对应连接的第二电源连接器任意两个电源引脚连接,所述第一电源连接器中第四电源引脚与第二单宽GPU对应连接的第二电源连接器剩余两个电源引脚连接;所述第一电源连接器中第一地引脚与第一单宽GPU对应连接的第二电源连接器任意两个地引脚连接,所述第一电源连接器中第二地引脚与第一单宽GPU对应连接的第二电源连接器剩余两个地引脚连接,所述第一电源连接器中第三地引脚与第二单宽GPU对应连接的第二电源连接器任意两个地引脚连接,所述第一电源连接器中第四地引脚与第二单宽GPU对应连接的第二电源连接器剩余两个地引脚连接。
结合第一方面,在第一方面第三种可能的实现方式中,还包括第一逻辑控制模块,所述第一逻辑控制模块包括第一与非门逻辑电路、第二与非门逻辑电路、第一与门逻辑电路、第二与门逻辑电路,所述第一与非门逻辑电路第一输入端与第一驱动信号发送端连接,第二输入端与单片双宽GPU在位信号输出端连接,输出端与第一与门逻辑电路第一输入端连接,第一与门逻辑电路第二输入端与第二驱动信号发送端连接,输出端与第一E-Fuse芯片使能端连接;所述第二与非门逻辑电路第一输入端与第三驱动信号发送端连接,第二输入端与单片双宽GPU在位信号输出端连接,输出端与第二与门逻辑电路第一输入端连接,第二与门逻辑电路第二输入端与第二驱动信号发送端连接,输出端与第二E-Fuse芯片使能端连接,其中第一E-Fuse芯片与第二E-Fuse芯片同步开启或关闭。
结合第一方面,在第一方面第四种可能的实现方式中,还包括第二逻辑控制模块,所述第二逻辑控制模块包括第三与非门逻辑电路、第四与非门逻辑电路、第三与门逻辑电路、第四与门逻辑电路,所述第三与非门逻辑电路第一输入端与第一驱动信号发送端连接,第二输入端与第一单宽GPU在位信号输出端连接,输出端与第三与门逻辑电路第一输入端连接,第三与门逻辑电路第二输入端与第二驱动信号发送端连接,输出端与第一E-Fuse芯片使能端连接;所述第四与非门逻辑电路第一输入端与第三驱动信号发送端连接,第二输入端与第二单宽GPU在位信号输出端连接,输出端与第四与门逻辑电路第一输入端连接,第四与门逻辑电路第二输入端与第二驱动信号发送端连接,输出端与第二E-Fuse芯片使能端连接,其中第一E-Fuse芯片与第二E-Fuse芯片分别单独控制开启或关闭。
结合第一方面,在第一方面第五种可能的实现方式中,还包括控制器,所述第一E-Fuse芯片、第二E-Fuse芯片均通过I2C总线与控制器连接,实现单片双宽GPU或两片单宽GPU功率的监控。
本发明第二方面提供了一种兼容单片GPU以及两片GPU供电方法,基于本发明第一方面方案基础上实现的,包括:
当GPU模块包括单片双宽GPU时,设置第一驱动信号和第三驱动信号均为低电平,调整第二驱动信号电平的高低,使第一E-Fuse芯片和第二E-Fuse芯片同步处于开启或关闭状态;
当GPU模块包括两片单宽GPU时,设置第二驱动信号为高电平,调整第一驱动信号电平的高低,使第一E-Fuse芯片处于开启或关闭状态;调整第三驱动信号电平的高低,使第二E-Fuse芯片处于开启或关闭状态。
结合第二方面,在第二方面第一种可能的实现方式中,还包括:第一E-Fuse芯片、第二E-Fuse芯片均通过I2C总线与控制器连接,实现单片双宽GPU或两片单宽GPU功率的监控,针对两片单宽GPU,控制器通过分别读取第一E-fuse芯片和第二E-Fuse芯片的输出功率信息;针对单片双宽GPU,控制器将读取的第一E-fuse芯片的输出功率信息和第二E-Fuse芯片的输出功率信息相加,即为单片双宽GPU的输出功率信息。
本发明采用的技术方案包括以下技术效果:
1、本发明通过一个GPU 2*4电源连接器,实现既可支持单片双宽GPU的供电,也可支持两片单宽GPU兼容供电,解决因大电流带来的板卡layout空间不足,不利于高速信号走线,避免因增加PCB叠层带来的成本增加等问题。
2、本发明通过引入第一逻辑控制模块以及第二逻辑控制模块,实现了单片双宽GPU时,第一E-Fuse芯片与第二E-Fuse芯片的同步开启或关闭;两片单宽GPU时,第一E-Fuse芯片与第二E-Fuse芯片的独立开启或关闭,保证了单片双宽GPU和两片单宽GPU兼容供电。
3、本发明中通过引入控制器分别与第一E-Fuse芯片与第二E-Fuse芯片连接,实现单片双宽GPU或两片单宽GPU功率监控。
应当理解的是以上的一般描述以及后文的细节描述仅是示例性和解释性的,并不能限制本发明。
附图说明
为了更清楚说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单介绍,显而易见的,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中GPU供电示意图;
图2为现有技术中PCB内GPU供电路径示意图;
图3为本发明方案中实施例一装置的一结构示意图;
图4为本发明方案中实施例一装置的另一结构示意图;
图5为本发明方案中实施例一两片单宽GPU供电时第一电源连接器与两个第二电源连接器引脚连接示意图;
图6为本发明方案中实施例一单片双宽GPU供电时包含第一逻辑模块的结构示意图;
图7为本发明方案中实施例一两片单宽GPU供电时包含第二逻辑模块的结构示意图;
图8为本发明方案中实施例一两片单宽GPU供电时包含控制器的结构示意图;
图9为本发明方案中实施例一两片单宽GPU供电时包含控制器的结构示意图;
图10为本发明方案中实施例一PCB内GPU供电路径示意图;
图11为本发明方案中实施例二方法的一流程示意图;
图12为本发明方案中实施例二中方法的另一流程示意图。
具体实施方式
为能清楚说明本方案的技术特点,下面通过具体实施方式,并结合其附图,对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。此外,本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意,在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
实施例一
如图3-图4所示,本发明提供了一种兼容单片GPU以及两片GPU供电装置,包括:
GPU模块1,GPU模块1包括单片双宽GPU11或两片单宽GPU12;
电源连接器2,电源连接器2与GPU模块1连接,为GPU模块1提供电源,电源连接器2包括第一电源连接器21以及第二电源连接器22,其中,第一电源连接器21的数量为一个,第二电源连接器22的数量与GPU模块1中GPU片数相对应;
E-Fuse芯片模块3,E-Fuse芯片模块3包括第一E-Fuse芯片31以及第二E-Fuse芯片32,第一E-Fuse芯片31电源输出端与第一电源连接器21的第一电源输入端连接,第一电源连接器21输出端与第二电源连接器22输入端对应连接,第二电源连接器22的输出端与GPU模块1电源输入端连接,第二E-Fuse芯片32电源输出端与电源连接器2的第二电源输入端连接。
当GPU模块1包括单片双宽GPU11时,第一电源连接器21的数量为一个,第二电源连接器22的数量与GPU模块1中GPU片数相对应,即一个,第一电源连接器21输出端与第二电源连接器22输入端通过第一线缆41对应连接,第二电源连接器22的输出端与单片双宽GPU11电源输入端连接。
当GPU模块1包括两片单宽GPU12时,即第一单宽GPU121、第二单宽GPU122,第一电源连接器21的数量为一个,第二电源连接器22的数量与GPU模块1中GPU片数相对应,即两个,第一电源连接器21输出端与第一单宽GPU121对应连接的第二电源连接器22输入端通过第二线缆42对应连接,第一电源连接器21输出端还与第二单宽GPU122对应连接的第二电源连接器22输入端通过第三线缆43对应连接。
以2*4GPU电源连接器为例,进行说明,第一电源连接器21中第一电源引脚(引脚1)与第一单宽GPU121对应连接的第二电源连接器22任意两个电源引脚(可以是引脚1和引脚2、引脚1和引脚3、引脚1和引脚4、引脚2和引脚3、引脚2和引脚4、引脚3和引脚4)连接,第一电源连接器中第二电源引脚(引脚2)与第一单宽GPU对应连接的第二电源连接器22剩余两个电源引脚(可以是引脚3和引脚4、引脚2和引脚4、引脚2和引脚3、引脚1和引脚4、引脚1和引脚3、引脚1和引脚2)连接,第一电源连接器21中第三电源引脚(引脚3)与第二单宽GPU对应连接的第二电源连接器22任意两个电源引脚(可以是引脚1和引脚2、引脚1和引脚3、引脚1和引脚4、引脚2和引脚3、引脚2和引脚4、引脚3和引脚4)连接,第一电源连接器21中第四电源引脚(引脚4)与第二单宽GPU122对应连接的第二电源连接器22剩余两个电源引脚(可以是引脚3和引脚4、引脚2和引脚4、引脚2和引脚3、引脚1和引脚4、引脚1和引脚3、引脚1和引脚2)连接;第一电源连接器21中第一地引脚(引脚8)与第一单宽GPU121对应连接的第二电源连接器22任意两个地引脚(可以是引脚5和引脚6、引脚5和引脚7、引脚5和引脚8、引脚6和引脚7、引脚6和引脚8、引脚7和引脚8)连接,第一电源连接器21中第二地引脚(引脚7)与第一单宽GPU121对应连接的第二电源连接器22剩余两个地引脚(可以是引脚7和引脚8、引脚6和引脚8、引脚6和引脚7、引脚5和引脚8、引脚5和引脚7、引脚5和引脚6)连接,第一电源连接器21中第三地引脚(引脚6)与第二单宽GPU122对应连接的第二电源连接器22任意两个地引脚(可以是引脚5和引脚6、引脚5和引脚7、引脚5和引脚8、引脚6和引脚7、引脚6和引脚8、引脚7和引脚8)连接,第一电源连接器21中第四地引脚(引脚5)与第二单宽GPU122对应连接的第二电源连接器22剩余两个地引脚(可以是引脚7和引脚8、引脚6和引脚8、引脚6和引脚7、引脚5和引脚8、引脚5和引脚7、引脚5和引脚6)连接。如图5所示,为一种可能的实现方式。
进一步地,如图6所示,本方案中当GPU模块1中包括单片双宽GPU11时,兼容单片GPU以及两片GPU供电装置还包括第一逻辑控制模块5,第一逻辑控制模块5包括第一与非门逻辑电路51、第二与非门逻辑电路52、第一与门逻辑电路53、第二与门逻辑电路54,第一与非门逻辑电路51第一输入端与第一驱动信号发送端连接,第二输入端与单片双宽GPU11在位信号输出端连接,输出端与第一与门逻辑电路53第一输入端连接,第一与门逻辑电路53第二输入端与第二驱动信号发送端连接,输出端与第一E-Fuse芯片31使能端连接;第二与非门逻辑电路52第一输入端与第三驱动信号发送端连接,第二输入端与单片双宽GPU11在位信号输出端连接,输出端与第二与门逻辑电路54第一输入端连接,第二与门逻辑电路54第二输入端与第二驱动信号发送端连接,输出端与第二E-Fuse芯片32使能端连接,其中第一E-Fuse芯片31与第二E-Fuse芯片32同步开启或关闭,避免第一E-Fuse芯片与第二E-Fuse芯片并联使用时非同步启动造成的异常保护现象。
进一步地,如图7所示,本方案中当GPU模块1中包括两片单宽GPU12时,兼容单片GPU以及两片GPU供电装置还包括第二逻辑控制模块6,第二逻辑控制模块6包括第三与非门逻辑电路61、第四与非门逻辑电路62、第三与门逻辑电路63、第四与门逻辑电路64,第三与非门逻辑电路61第一输入端与第一驱动信号发送端连接,第二输入端与第一单宽GPU121在位信号输出端连接,输出端与第三与门逻辑电路63第一输入端连接,第三与门逻辑电路63第二输入端与第二驱动信号发送端连接,输出端与第一E-Fuse芯片31使能端连接;第四与非门逻辑电路62第一输入端与第三驱动信号发送端连接,第二输入端与第二单宽GPU122在位信号输出端连接,输出端与第四与门逻辑电路64第一输入端连接,第四与门逻辑电路64第二输入端与第二驱动信号发送端连接,输出端与第二E-Fuse芯片32使能端连接,其中第一E-Fuse芯片31与第二E-Fuse芯片32分别单独控制开启或关闭。
进一步地,如图8-图9所示,本方案中兼容单片GPU以及两片GPU供电装置还包括控制器7,第一E-Fuse芯片31、第二E-Fuse芯片32均通过I2C总线与控制器7连接,实现单片双宽GPU11或两片单宽GPU12功率的监控。
如图10所示,同现有方案对比,在支持相同数目GPU下,采用本发明方案后PCB上的2*4电源连接器的数目将比原有方案减少一半,高速信号线流通路径宽度是原有方案的2倍以上,避免了因高速信号线流通路径不足需要增加PCB叠层的问题,降低了设计成本,通过一个GPU 2*4电源连接器,实现既可支持单片双宽GPU的供电,也可支持两片单宽GPU兼容供电,解决因大电流带来的板卡layout空间不足,不利于高速信号走线问题。
本发明通过引入第一逻辑控制模块以及第二逻辑控制模块,实现了单片双宽GPU时,第一E-Fuse芯片与第二E-Fuse芯片的同步开启或关闭;两片单宽GPU时,第一E-Fuse芯片与第二E-Fuse芯片的独立开启或关闭,保证了单片双宽GPU和两片单宽GPU兼容供电,避免第一E-Fuse芯片与第二E-Fuse芯片并联使用时非同步启动造成的异常保护现象。
本发明中通过引入控制器分别与第一E-Fuse芯片与第二E-Fuse芯片连接,实现单片双宽GPU或两片单宽GPU功率监控。
实施例二
如图7所示,一种兼容单片GPU以及两片GPU供电方法,基于本方案实施例一基础上实现的,包括:
S1,当GPU模块包括单片双宽GPU时,设置第一驱动信号和第三驱动信号均为低电平,调整第二驱动信号电平的高低,使第一E-Fuse芯片和第二E-Fuse芯片同步处于开启或关闭状态;
S2,当GPU模块包括两片单宽GPU时,设置第二驱动信号为高电平,调整第一驱动信号电平的高低,使第一E-Fuse芯片处于开启或关闭状态;调整第三驱动信号电平的高低,使第二E-Fuse芯片处于开启或关闭状态。
在步骤S1中,当GPU模块包括单片双宽GPU时,需保证第一E-Fuse芯片和第二E-Fuse芯片完全同步开启或关闭,第一驱动信号和第三驱动信号为低电平,第一与非门逻辑电路和第二与非门逻辑电路输出高电平,当第二驱动信号为高电平时,第一与门逻辑电路和第二与门逻辑电路输出高电平,第一E-Fuse芯片和第二E-Fuse芯片处于开启状态;当第二驱动信号为低电平时,第一与门逻辑电路和第二与门逻辑电路输出低电平,第一E-Fuse芯片和第二E-Fuse芯片处于关闭状态。通过控制第二驱动信号电平的高低,实现单片双宽GPU的上下电控制。
在步骤S2中,当GPU模块包括为两片单宽GPU时,需单独实现两片单宽GPU的上下电控制。实现方式为:第二驱动信号为高电平,当第一驱动信号和第三驱动信号为低电平时,第三与非门逻辑电路和第四与非门逻辑电路输出高电平,第三与门逻辑电路和第四与门逻辑电路输出高电平,第一E-Fuse芯片和第二E-Fuse芯片处于开启状态;当第一驱动信号和第三驱动信号为高电平时,第三与非门逻辑电路和第四与非门逻辑电路输出低电平,第三与门逻辑电路和第四与门逻辑电路输出低电平,第一E-Fuse芯片和第二E-Fuse芯片处于关闭状态。通过控制第一驱动信号电平高低实现对第一E-Fuse芯片的上下电控制,通过控制第三驱动信号电平高低实现对第二E-Fuse芯片的上下电控制。具体电平高低情况如下表1以及表2所示:
表1
表2
进一步地,如图8所示,还包括:
S3,第一E-Fuse芯片、第二E-Fuse芯片均通过I2C总线与控制器连接,实现单片双宽GPU或两片单宽GPU功率的监控,针对两片单宽GPU,控制器通过分别读取第一E-fuse芯片和第二E-Fuse芯片的输出功率信息;针对单片双宽GPU,控制器将读取的第一E-fuse芯片的输出功率信息和第二E-Fuse芯片的输出功率信息相加,即为单片双宽GPU的输出功率信息。
本发明通过一个GPU 2*4电源连接器,实现既可支持单片双宽GPU的供电,也可支持两片单宽GPU兼容供电,解决因大电流带来的板卡layout空间不足,不利于高速信号走线,避免因增加PCB叠层带来的成本增加等问题。
本发明通过引入第一逻辑控制模块以及第二逻辑控制模块,实现了单片双宽GPU时,第一E-Fuse芯片与第二E-Fuse芯片的同步开启或关闭;两片单宽GPU时,第一E-Fuse芯片与第二E-Fuse芯片的独立开启或关闭,保证了单片双宽GPU和两片单宽GPU兼容供电。
本发明中通过引入控制器分别与第一E-Fuse芯片与第二E-Fuse芯片连接,实现单片双宽GPU或两片单宽GPU功率监控。
上述虽然结合附图对本发明的具体实施方式进行了描述,但并非对本发明保护范围的限制,所属领域技术人员应该明白,在本发明的技术方案的基础上,本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。
Claims (8)
1.一种兼容单片GPU以及两片GPU供电装置,其特征是,包括:
GPU模块,所述GPU模块包括单片双宽GPU或两片单宽GPU;
电源连接器,所述电源连接器与GPU模块连接,为GPU模块提供电源,所述电源连接器包括第一电源连接器以及第二电源连接器,其中,第一电源连接器的数量为一个,第二电源连接器的数量与GPU模块中GPU片数相对应,所述第二电源连接器的数量为两个;第一电源连接器以及第二电源连接器均为2*4GPU连接器;当GPU模块包括单片双宽GPU时,所述第一电源连接器输出端与其中一个所述第二电源连接器输入端通过第一线缆对应连接,该所述第二电源连接器的输出端与单片双宽GPU电源输入端连接;当GPU模块包括两片单宽GPU时,即第一单宽GPU、第二单宽GPU,所述第一电源连接器输出端与所述第一单宽GPU对应连接的第二电源连接器输入端通过第二线缆对应连接,所述第一电源连接器输出端还与所述第二单宽GPU对应连接的第二电源连接器输入端通过第三线缆对应连接;
E-Fuse芯片模块,所述E-Fuse芯片模块包括第一E-Fuse芯片以及第二E-Fuse芯片,所述第一E-Fuse芯片电源输出端与第一电源连接器的第一电源输入端连接,所述第一电源连接器输出端与所述第二电源连接器输入端对应连接,所述第二电源连接器的输出端与GPU模块电源输入端连接,所述第二E-Fuse芯片电源输出端与第一电源连接器的第二电源输入端连接;当GPU模块包括单片双宽GPU时,第一E-Fuse芯片与第二E-Fuse芯片同步开启或关闭,实现单片双宽GPU的上下电控制;当GPU模块包括两片单宽GPU时,第一E-Fuse芯片与第二E-Fuse芯片独立开启或关闭,单独实现两片单宽GPU的上下电控制,保证单片双宽GPU和两片单宽GPU兼容供电。
2.根据权利要求1所述的兼容单片GPU以及两片GPU供电装置,其特征是,所述第一电源连接器中第一电源引脚与第一单宽GPU对应连接的第二电源连接器任意两个电源引脚连接,所述第一电源连接器中第二电源引脚与第一单宽GPU对应连接的第二电源连接器剩余两个电源引脚连接,所述第一电源连接器中第三电源引脚与第二单宽GPU对应连接的第二电源连接器任意两个电源引脚连接,所述第一电源连接器中第四电源引脚与第二单宽GPU对应连接的第二电源连接器剩余两个电源引脚连接;所述第一电源连接器中第一地引脚与第一单宽GPU对应连接的第二电源连接器任意两个地引脚连接,所述第一电源连接器中第二地引脚与第一单宽GPU对应连接的第二电源连接器剩余两个地引脚连接,所述第一电源连接器中第三地引脚与第二单宽GPU对应连接的第二电源连接器任意两个地引脚连接,所述第一电源连接器中第四地引脚与第二单宽GPU对应连接的第二电源连接器剩余两个地引脚连接。
3.根据权利要求1所述的兼容单片GPU以及两片GPU供电装置,其特征是,还包括第一逻辑控制模块,所述第一逻辑控制模块包括第一与非门逻辑电路、第二与非门逻辑电路、第一与门逻辑电路、第二与门逻辑电路,所述第一与非门逻辑电路第一输入端与第一驱动信号发送端连接,第一与非门逻辑电路第二输入端与单片双宽GPU在位信号输出端连接,第一与非门逻辑电路输出端与第一与门逻辑电路第一输入端连接,第一与门逻辑电路第二输入端与第二驱动信号发送端连接,第一与门逻辑电路输出端与第一E-Fuse芯片使能端连接;所述第二与非门逻辑电路第一输入端与第三驱动信号发送端连接,第二与非门逻辑电路第二输入端与单片双宽GPU在位信号输出端连接,第二与非门逻辑电路输出端与第二与门逻辑电路第一输入端连接,第二与门逻辑电路第二输入端与第二驱动信号发送端连接,第二与门逻辑电路输出端与第二E-Fuse芯片使能端连接,其中第一E-Fuse芯片与第二E-Fuse芯片同步开启或关闭。
4.根据权利要求1所述的兼容单片GPU以及两片GPU供电装置,其特征是,还包括第二逻辑控制模块,所述第二逻辑控制模块包括第三与非门逻辑电路、第四与非门逻辑电路、第三与门逻辑电路、第四与门逻辑电路,所述第三与非门逻辑电路第一输入端与第一驱动信号发送端连接,第三与非门逻辑电路第二输入端与第一单宽GPU在位信号输出端连接,第三与非门逻辑电路输出端与第三与门逻辑电路第一输入端连接,第三与门逻辑电路第二输入端与第二驱动信号发送端连接,第三与门逻辑电路输出端与第一E-Fuse芯片使能端连接;所述第四与非门逻辑电路第一输入端与第三驱动信号发送端连接,第四与非门逻辑电路第二输入端与第二单宽GPU在位信号输出端连接,第四与非门逻辑电路输出端与第四与门逻辑电路第一输入端连接,第四与门逻辑电路第二输入端与第二驱动信号发送端连接,第四与门逻辑电路输出端与第二E-Fuse芯片使能端连接,其中第一E-Fuse芯片与第二E-Fuse芯片分别单独控制开启或关闭。
5.根据权利要求1-4任一所述的兼容单片GPU以及两片GPU供电装置,其特征是,还包括用于监控单片双宽GPU或两片单宽GPU功率的控制器,所述第一E-Fuse芯片、第二E-Fuse芯片均通过I2C总线与控制器连接,实现单片双宽GPU或两片单宽GPU功率的监控。
6.一种兼容单片GPU以及两片GPU供电方法,其特征是,基于权利要求3所述的兼容单片GPU以及两片GPU供电装置的基础上实现的,权利要求3所述的兼容单片GPU以及两片GPU供电装置具体包括:GPU模块,所述GPU模块包括单片双宽GPU或两片单宽GPU;
电源连接器,所述电源连接器与GPU模块连接,为GPU模块提供电源,所述电源连接器包括第一电源连接器以及第二电源连接器,其中,第一电源连接器的数量为一个,第二电源连接器的数量与GPU模块中GPU片数相对应,所述第二电源连接器的数量为两个;第一电源连接器以及第二电源连接器均为2*4GPU连接器;当GPU模块包括单片双宽GPU时,所述第一电源连接器输出端与其中一个所述第二电源连接器输入端通过第一线缆对应连接,该所述第二电源连接器的输出端与单片双宽GPU电源输入端连接;
E-Fuse芯片模块,所述E-Fuse芯片模块包括第一E-Fuse芯片以及第二E-Fuse芯片,所述第一E-Fuse芯片电源输出端与第一电源连接器的第一电源输入端连接,所述第一电源连接器输出端与所述第二电源连接器输入端对应连接,所述第二电源连接器的输出端与GPU模块电源输入端连接,所述第二E-Fuse芯片电源输出端与第一电源连接器的第二电源输入端连接;当GPU模块包括单片双宽GPU时,第一E-Fuse芯片与第二E-Fuse芯片同步开启或关闭,实现单片双宽GPU的上下电控制;
所述第一逻辑控制模块包括第一与非门逻辑电路、第二与非门逻辑电路、第一与门逻辑电路、第二与门逻辑电路,所述第一与非门逻辑电路第一输入端与第一驱动信号发送端连接,第一与非门逻辑电路第二输入端与单片双宽GPU在位信号输出端连接,第一与非门逻辑电路输出端与第一与门逻辑电路第一输入端连接,第一与门逻辑电路第二输入端与第二驱动信号发送端连接,第一与门逻辑电路输出端与第一E-Fuse芯片使能端连接;所述第二与非门逻辑电路第一输入端与第三驱动信号发送端连接,第二与非门逻辑电路第二输入端与单片双宽GPU在位信号输出端连接,第二与非门逻辑电路输出端与第二与门逻辑电路第一输入端连接,第二与门逻辑电路第二输入端与第二驱动信号发送端连接,第二与门逻辑电路输出端与第二E-Fuse芯片使能端连接,其中第一E-Fuse芯片与第二E-Fuse芯片同步开启或关闭;
所述兼容单片GPU以及两片GPU供电方法包括:
通过GPU模块的在位信号确定GPU模块中GPU类型;
当GPU模块包括单片双宽GPU时,设置第一驱动信号和第三驱动信号均为低电平,调整第二驱动信号电平的高低,使第一E-Fuse芯片和第二E-Fuse芯片同步处于开启或关闭状态;其中,第一驱动信号为第一与非门逻辑电路第一输入端输入的驱动信号,用于驱动第一与非门逻辑电路;第二驱动信号为分别第一与门逻辑电路第二输入端、第二与门逻辑电路第二输入端输入的驱动信号,分别用于驱动第一与门逻辑电路、第二与门逻辑电路;第三驱动信号为第二与非门逻辑电路第一输入端输入的驱动信号,用于驱动第二与非门逻辑电路。
7.一种兼容单片GPU以及两片GPU供电方法,其特征是,基于权利要求4所述的兼容单片GPU以及两片GPU供电装置的基础上实现的,权利要求4所述的兼容单片GPU以及两片GPU供电装置具体包括:GPU模块,所述GPU模块包括单片双宽GPU或两片单宽GPU;
电源连接器,所述电源连接器与GPU模块连接,为GPU模块提供电源,所述电源连接器包括第一电源连接器以及第二电源连接器,其中,第一电源连接器的数量为一个,第二电源连接器的数量与GPU模块中GPU片数相对应,所述第二电源连接器的数量为两个;第一电源连接器以及第二电源连接器均为2*4GPU连接器;当GPU模块包括两片单宽GPU时,即第一单宽GPU、第二单宽GPU,所述第一电源连接器输出端与所述第一单宽GPU对应连接的第二电源连接器输入端通过第二线缆对应连接,所述第一电源连接器输出端还与所述第二单宽GPU对应连接的第二电源连接器输入端通过第三线缆对应连接;
E-Fuse芯片模块,所述E-Fuse芯片模块包括第一E-Fuse芯片以及第二E-Fuse芯片,所述第一E-Fuse芯片电源输出端与第一电源连接器的第一电源输入端连接,所述第一电源连接器输出端与所述第二电源连接器输入端对应连接,所述第二电源连接器的输出端与GPU模块电源输入端连接,所述第二E-Fuse芯片电源输出端与第一电源连接器的第二电源输入端连接;当GPU模块包括两片单宽GPU时,第一E-Fuse芯片与第二E-Fuse芯片独立开启或关闭,单独实现两片单宽GPU的上下电控制;
所述第二逻辑控制模块包括第三与非门逻辑电路、第四与非门逻辑电路、第三与门逻辑电路、第四与门逻辑电路,所述第三与非门逻辑电路第一输入端与第一驱动信号发送端连接,第三与非门逻辑电路第二输入端与第一单宽GPU在位信号输出端连接,第三与非门逻辑电路输出端与第三与门逻辑电路第一输入端连接,第三与门逻辑电路第二输入端与第二驱动信号发送端连接,第三与门逻辑电路输出端与第一E-Fuse芯片使能端连接;所述第四与非门逻辑电路第一输入端与第三驱动信号发送端连接,第四与非门逻辑电路第二输入端与第二单宽GPU在位信号输出端连接,第四与非门逻辑电路输出端与第四与门逻辑电路第一输入端连接,第四与门逻辑电路第二输入端与第二驱动信号发送端连接,第四与门逻辑电路输出端与第二E-Fuse芯片使能端连接,其中第一E-Fuse芯片与第二E-Fuse芯片分别单独控制开启或关闭;
所述兼容单片GPU以及两片GPU供电方法包括:
通过GPU模块的在位信号确定GPU模块中GPU类型;
当GPU模块包括两片单宽GPU时,设置第二驱动信号为高电平,调整第一驱动信号电平的高低,使第一E-Fuse芯片处于开启或关闭状态;调整第三驱动信号电平的高低,使第二EFuse芯片处于开启或关闭状态;其中,第一驱动信号为第三与非门逻辑电路第一输入端输入的驱动信号,用于驱动第三与非门逻辑电路;第二驱动信号为分别第三与门逻辑电路第二输入端、第四与门逻辑电路第二输入端输入的驱动信号,分别用于驱动第三与门逻辑电路、第四与门逻辑电路;第三驱动信号为第四与非门逻辑电路第一输入端输入的驱动信号,用于驱动第四与非门逻辑电路。
8.根据权利要求6或7所述的兼容单片GPU以及两片GPU供电方法,其特征是,还包括:第一E-Fuse芯片、第二E-Fuse芯片均通过I2C总线与控制器连接,实现单片双宽GPU或两片单宽GPU功率的监控,针对两片单宽GPU,控制器通过分别读取第一E-fuse芯片和第二E-Fuse芯片的输出功率信息;针对单片双宽GPU,控制器将读取的第一E-fuse芯片的输出功率信息和第二E-Fuse芯片的输出功率信息相加,即为单片双宽GPU的输出功率信息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010094765.1A CN111338453B (zh) | 2020-02-16 | 2020-02-16 | 一种兼容单片gpu以及两片gpu供电装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010094765.1A CN111338453B (zh) | 2020-02-16 | 2020-02-16 | 一种兼容单片gpu以及两片gpu供电装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111338453A CN111338453A (zh) | 2020-06-26 |
CN111338453B true CN111338453B (zh) | 2021-10-08 |
Family
ID=71181538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010094765.1A Active CN111338453B (zh) | 2020-02-16 | 2020-02-16 | 一种兼容单片gpu以及两片gpu供电装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111338453B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112631410B (zh) * | 2020-12-18 | 2022-07-29 | 苏州浪潮智能科技有限公司 | 一种多路Efuse芯片的桥接供电电路和服务器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103605404A (zh) * | 2013-11-22 | 2014-02-26 | 曙光信息产业(北京)有限公司 | 一种外置扩展gpu卡的系统 |
CN109471827A (zh) * | 2018-09-04 | 2019-03-15 | 深圳市宝德计算机系统有限公司 | 一种高密度pcie连接器 |
CN209265434U (zh) * | 2019-02-27 | 2019-08-16 | 苏州浪潮智能科技有限公司 | 一种具有错峰上电功能的8盘位NVMe硬盘背板 |
CN209265436U (zh) * | 2019-02-27 | 2019-08-16 | 苏州浪潮智能科技有限公司 | 一种双gpu板卡 |
CN110618744A (zh) * | 2019-09-20 | 2019-12-27 | 浪潮电子信息产业股份有限公司 | 一种新型的GPU Carrier板卡 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8711153B2 (en) * | 2007-12-28 | 2014-04-29 | Intel Corporation | Methods and apparatuses for configuring and operating graphics processing units |
-
2020
- 2020-02-16 CN CN202010094765.1A patent/CN111338453B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103605404A (zh) * | 2013-11-22 | 2014-02-26 | 曙光信息产业(北京)有限公司 | 一种外置扩展gpu卡的系统 |
CN109471827A (zh) * | 2018-09-04 | 2019-03-15 | 深圳市宝德计算机系统有限公司 | 一种高密度pcie连接器 |
CN209265434U (zh) * | 2019-02-27 | 2019-08-16 | 苏州浪潮智能科技有限公司 | 一种具有错峰上电功能的8盘位NVMe硬盘背板 |
CN209265436U (zh) * | 2019-02-27 | 2019-08-16 | 苏州浪潮智能科技有限公司 | 一种双gpu板卡 |
CN110618744A (zh) * | 2019-09-20 | 2019-12-27 | 浪潮电子信息产业股份有限公司 | 一种新型的GPU Carrier板卡 |
Also Published As
Publication number | Publication date |
---|---|
CN111338453A (zh) | 2020-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8713249B2 (en) | Configurable memory controller/memory module communication system | |
US9025409B2 (en) | Memory buffers and modules supporting dynamic point-to-point connections | |
US11372795B2 (en) | Memory with alternative command interfaces | |
EP0488057A1 (en) | Integrated backplane interconnection architecture | |
CN1316374C (zh) | 具有传送高速数据路径和传送低速数据路径的存储模块、及具有该存储模块的存储系统 | |
KR20080047998A (ko) | 장치, 장치를 전력 절감 모드로 스위칭하는 방법, 메모리시스템, 메모리 모듈 및 컴퓨터 판독가능한 기록 매체 | |
US11853600B2 (en) | Memory systems, modules, and methods for improved capacity | |
CN112463697A (zh) | 一种时钟模式切换服务器系统 | |
CN103460200A (zh) | 用于柔性可扩展系统结构的插槽设计 | |
CN111338453B (zh) | 一种兼容单片gpu以及两片gpu供电装置及方法 | |
US6598109B1 (en) | Method and apparatus for connecting between standard mini PCI component and non-standard mini PCI component based on selected signal lines and signal pins | |
US7019983B2 (en) | Mounting power handling components on printed circuit boards near high density routing channels | |
US10420219B1 (en) | Printed circuit board adaptable for multiple interconnection slots | |
KR100891951B1 (ko) | 더블 데이터 레이트2 싱크로너스 다이내믹 랜덤 액세스메모리(ddr2 sdram) 및 더블 데이터 레이트3싱크로너스 다이내믹 랜덤 액세스 메모리(ddr3sdram)의 공통 모듈 | |
CN212135414U (zh) | 一种嵌入式模块化主板 | |
CN107636676B (zh) | 一种读卡器 | |
US20100161874A1 (en) | Multiple slot memory system | |
CN113687706B (zh) | 一种自动调整ncsi是否开启的装置和方法 | |
US6081862A (en) | Switching system for optimization of signal reflection | |
CN220305792U (zh) | 一种转接结构及验证系统 | |
CN219016881U (zh) | 一种基于龙芯平台的笔记本主板 | |
US11657014B2 (en) | Signal bridging using an unpopulated processor interconnect | |
CN117632815A (zh) | 一种兼容信号重构芯片和增强芯片的电路板及电子设备 | |
CN115906733A (zh) | 一种基于标准COMe的通用底板设计 | |
KR100342769B1 (ko) | 통신용 프로세서의 메모리 액세스 제어 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |