CN1316374C - 具有传送高速数据路径和传送低速数据路径的存储模块、及具有该存储模块的存储系统 - Google Patents

具有传送高速数据路径和传送低速数据路径的存储模块、及具有该存储模块的存储系统 Download PDF

Info

Publication number
CN1316374C
CN1316374C CNB028292022A CN02829202A CN1316374C CN 1316374 C CN1316374 C CN 1316374C CN B028292022 A CNB028292022 A CN B028292022A CN 02829202 A CN02829202 A CN 02829202A CN 1316374 C CN1316374 C CN 1316374C
Authority
CN
China
Prior art keywords
memory module
data
connector
semiconductor storage
serial data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB028292022A
Other languages
English (en)
Other versions
CN1630855A (zh
Inventor
崔桢焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1630855A publication Critical patent/CN1630855A/zh
Application granted granted Critical
Publication of CN1316374C publication Critical patent/CN1316374C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Optical Communication System (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Mechanical Coupling Of Light Guides (AREA)

Abstract

提供了具有用于传送高速数据的路径和用于传送低速数据的路径的存储模块、以及具有该存储模块的存储系统。该存储模块包括多个半导体存储器件、第一连接器、以及第二连接器。多个半导体存储器件被安装在存储模块上。第一连接器被安装在存储模块上的预定位置，并接收低速数据。第二连接器被安装在与第一连接器的位置不同的位置，连接在传输线路和光纤之间，并传送高速数据。低速数据包括电源电压和地电压。

Description

具有传送高速数据路径和传送低速数据路径的存储模块、及具有该存储模块的存储系统
技术领域
本发明涉及计算机中使用的存储模块，并尤其涉及具有用于传送高速信号的路径和用于传送包括电源提供信号的低速信号的路径的存储模块、以及具有该存储模块的存储系统。
背景技术
图1为传统存储模块的视图。参照图1，存储模块10包括多个半导体存储器件11_i(i为从1到9)以及具有多个连接端子的第一连接器13。
图2为具有传统存储模块的存储系统的视图。参照图2，存储系统20包括主板21、安装在主板21的印刷电路板(PCB)上的芯片组(或控制器)23、以及两个存储模块10_1和10_2。存储模块10_1和10_2被分别插入到插槽25_1和25_2中。
将从芯片组23输出的数据和命令信号通过主板21的PCB上的总线、第一连接器13和PCB上的存储模块10_1和10_2的总线分别输入到多个半导体存储器件11_i(i为从1到9)。
将从PCB上的每个存储模块10_1和10_2中的多个半导体存储器件输出的数据分别通过PCB上的每个存储模块10_1和10_2中的总线、第一连接器13和主板21的PCB输出到芯片组23。
在通过PCB上的总线来传送命令信号、电源提供信号、和超高速数据的情况中，通过PCB上的总线传送的数据的衰减和总线之间的串扰随着存储系统20的操作速度的增加而增加。由此，减小了可在存储系统20中使用的存储模块的数目。
并且，芯片组23和插槽25_1之间的距离以及芯片组23和插槽25_2之间的距离二者的差异会引起芯片组23和存储模块10_1之间、以及芯片组23和存储模块10_2之间的输入/输出的信号的不对称(skew)。
发明内容
因此，本发明提供一种可以高速传送数据、并减小总线之间的串扰和信号不对称的存储模块，以及具有该存储模块的存储系统。
根据本发明的一个方面，提供了一种包括多个半导体存储器件、第一连接器、以及第二连接器的存储模块。多个半导体存储器件被安装在存储模块上。第一连接器被安装在存储模块上的预定位置，并接收低速数据。第二连接器被安装在与第一连接器的位置不同的位置，连接在传输线路和光纤之间，并传送高速数据。
低速数据包括电源电压和地电压。
根据本发明的另一个方面，还提供了包括多个半导体存储器件、第一连接器、以及第二连接器的存储模块。多个半导体存储器件被安装在存储模块上。第一连接器被安装在存储模块上的预定位置，并具有用于将预定的电源提供信号提供到多个半导体存储器件中的每个的多个连接端子。第二连接器被安装在与第一连接器的位置不同的位置，并输入和输出数据。
存储模块还包括转换器，转换器通过第二连接器接收数据输入，将该数据转换为并行数据，并将该并行数据输出到多个半导体存储器件，或接收从多个半导体存储器件输出的并行数据，将该并行数据转换为串行数据，并将该串行数据输出到第二连接器。
通过连接到第二连接器的传输线路或光纤线缆来接收或传送数据。预定的电源提供信号包括电源电压、地电压、以及时钟信号。存储模块为单列直插式存储器模块或双列直插式存储器模块。第二连接器与第一连接器相对地安装，或位于多个半导体存储器件之间。
根据本发明的再一个方面，还提供了包括多个半导体存储器件、第一连接器、以及多个第二连接器的存储模块。多个半导体存储器件被安装在存储模块上。第一连接器被安装在存储模块上的预定位置，并具有用于将预定的电源提供信号提供到多个半导体存储器件中的每个的多个连接端子。多个第二连接器被安装在与第一连接器的位置不同的位置，并从对应的半导体存储器件输入数据、或将数据输出到对应的半导体存储器件。
存储模块还包括多个转换器，多个转换器中的每个通过对应的第二连接器接收数据输入，将该数据转换为并行数据，并将该并行数据输出到对应的半导体存储器件，或接收从对应的半导体存储器件输出的并行数据，将该并行数据转换为串行数据，并将该串行数据输出到对应的第二连接器。
根据本发明的再一个方面，还提供了一种在具有多个半导体存储器件的存储模块中传送数据的方法。通过安装在存储模块上预定位置的多个第一连接端子接收电源提供信号。将通过安装在与多个第一连接器的位置不同的位置的多个第二连接器而从多个半导体存储器件输出的并行数据转换为串行数据，并将该串行数据通过第二连接器输出到存储模块的外面。
根据本发明的再一个方面，还提供了一种包括存储模块、插座、芯片组、以及传输线路的存储系统。存储模块包括多个半导体存储器件、第一连接器、以及位于与第一连接器的位置不同的位置的第二连接器。在插座中，要插入存储模块，并且将插座安装在主板的印刷电路板上。芯片组被安装在主板的印刷电路板上，并具有第三连接器。传输线路连接在第二连接器和第三连接器之间，并将从多个半导体存储器件输出的数据传送到芯片组，或将从芯片组输出的数据传送到多个半导体存储器件。将电源提供信号通过具有多个连接端子的第一连接器提供到通过插座而沿着存储模块的边缘排列的多个半导体存储器件。
传输线路为光纤线缆。
存储模块还包括转换器，转换器接收通过第二连接器输入的串行数据，将该串行数据转换为并行数据，并将该并行数据输出到多个半导体存储器件，或接收从多个半导体存储器件输出的并行数据，将该并行数据转换为串行数据，并将该串行数据输出到第二连接器。
具体地，提供一种存储模块，包括：多个半导体存储器件，被安装在存储模块上；第一连接器，被安装在存储模块上的预定位置，并具有用于将预定的电源提供信号提供到多个半导体存储器件中的每个的多个连接端子；以及第二连接器，被安装在与第一连接器的位置不同的位置，并输入来自所述存储模块外面的数据和输出所述数据；转换器，其接收从第二连接器输出的数据，将该数据转换为并行数据，并将该并行数据输出到多个半导体存储器件，或接收从多个半导体存储器件输出的并行数据，将该并行数据转换为串行数据，并将该串行数据经由第二连接器输出到该存储模块的外面。其中，通过连接到第二连接器的传输线路接收或传送数据。
还提供一种存储模块，包括：多个半导体存储器件，被安装在存储模块上；第一连接器，被安装在存储模块上的预定位置，并具有用于将预定的电源提供信号提供到多个半导体存储器件中的每个的多个连接端子；多个第二连接器，被安装在与第一连接器的位置不同的位置，并输入来自所述存储模块外面的数据并将所述数据输出；以及多个转换器，多个转换器中的每个接收从对应的第二连接器输出的数据，将该数据转换为并行数据，并将该并行数据输出到对应的半导体存储器件，或接收从对应的半导体存储器件输出的并行数据，将该并行数据转换为串行数据，并将该串行数据经由对应的第二连接器输出到该存储模块的外面。其中，通过连接到该多个第二连接器的传输线路接收或传送数据。
还提供一种在具有多个半导体存储器件的存储模块中传送数据的方法，该方法包括：通过安装在存储模块上预定位置的多个第一连接端子接收电源提供信号；以及接收来自所述存储模块外面的数据，并经由安装在与多个第一连接端子的位置不同的位置的第二连接器输出所述数据为串行数据，将该串行数据转换为并行数据，并将该并行数据输出到该多个半导体存储器件，或接收从该多个半导体存储器件输出的并行数据，将该并行数据转换为串行数据，并将该串行数据经由第二连接器输出到该存储模块的外面。
还提供一种存储模块，包括：多个半导体存储器件，被安装在印刷电路板上；第一连接器，被安装在印刷电路板上的预定位置，并具有用于将输入的电源提供信号提供到多个半导体存储器件的多个连接端子；第二连接器，被安装在与第一连接器的位置不同的位置，并连接到传输线路，以便接收来自存储模块外面的串行数据并传送所述数据；以及转换器，其接收从第二连接器输出的串行数据，将串行数据转换为并行数据，并将该并行数据输出到多个半导体存储器件，或接收从多个半导体存储器件输出的并行数据，将该并行数据转换为串行数据，并将该串行数据经由第二连接器输出到该存储模块的外面。
提供一种存储系统，包括：
存储模块，包括：多个半导体存储器件，被安装在该存储模块上；第一连接器，被安装在该存储模块上的预定位置，并具有用于将预定电源信号提供到多个半导体存储器件的每一个的多个连接端子；第二连接器，被安装在与第一连接器的位置不同的位置，并输入来自存储模块外面的数据和输出所述数据；以及转换器，其接收从第二连接器输出的数据，将该数据转换为并行数据，并将该并行数据输出到多个半导体存储器件，或接收从多个半导体存储器件输出的并行数据，将该并行数据转换为串行数据，并将该串行数据经由第二连接器输出到该存储模块的外面；其中，通过连接到该第二连接器的传输线路接收或传送数据；
插座，在其中要插入存储模块，并将该插座安装在主板的印刷电路板上；
芯片组，被安装在主板的印刷电路板上，并具有第三连接器；以及
传输线路，连接在第二连接器和第三连接器之间，并将从多个半导体存储器件输出的数据传送到芯片组，或将从芯片组输出的数据传送到多个半导体存储器件，
其中，将电源提供信号通过具有多个连接端子的第一连接器提供到多个半导体存储器件，其中所述多个连接端子通过插座被安装在存储模块的预定位置上。
附图说明
图1为传统存储模块的视图；
图2为具有传统存储模块的存储系统的视图；
图3为具有根据本发明的存储模块的存储系统的视图；
图4为根据本发明的实施例的存储模块的视图；
图5为根据本发明的另一个实施例的存储模块的视图；
图6为根据本发明的再一个实施例的存储模块的视图；以及
图7为根据本发明的再一个实施例的存储模块的视图。
具体实施方式
为了获得对本发明的优点和其中的操作、以及通过本发明所达到目的的充分理解，必须参照用于说明本发明的优选实施例的附图、以及写入在其中的内容。
下面将通过参照附图说明本发明的优选实施例，来详细地描述本发明。图中相同的附图标记表示相同的部件。
图3为具有根据本发明的存储模块的存储系统的视图。参照图3，存储系统30包括主板31、芯片组40(或控制器)、插槽35_1和35_2、存储模块50和60、以及传输线路33和34。主板31的PCB上的总线37和39中的每个的末端是端子电阻器Rtm。
为了方便，在图3中，仅示出了插槽35_1和35_2、存储模块50和60、以及传输线路33和34。然而，根据本发明的存储系统不限于图3中示出的存储系统30。
芯片组40被安装在主板31的PCB上，并控制存储系统30的整个操作。芯片组40包括连接器40_1和40_2、以及转换器43_1和43_2。
转换器43_1接收芯片组40生成的并行数据，将该并行数据转换为串行数据，并将该串行数据输出到连接器41_1。转换器43_1接收通过传输线路33和连接器41_1输入的串行数据，将该串行数据转换为并行数据，并将该并行数据输出到芯片组40。
转换器43_2接收芯片组40生成的并行数据，将该并行数据转换为串行数据，并将该串行数据输出到连接器41_2。转换器43_2接收通过传输线路34和连接器41_2输入的串行数据，将该串行数据转换为并行数据，并将该并行数据输出到芯片组40。
存储模块50包括多个存储器件55_i(i为从1到n)、具有多个连接端子的第一连接器57、第二连接器51、以及转换器53。存储模块60包括多个存储器件65_i(i为从1到n)、具有多个连接端子的第一连接器57′、第二连接器51′、以及转换器53′。
第一连接器57包括多个安装在存储模块50上的预定位置的连接端子(也被称为模块分接引线(tap))。预定位置表示存储模块50以及存储模块50的边缘的所有位置。
根据本发明的实施例的第一连接器57将从芯片组40输出的包括供电电压、地电压、以及时钟信号的低速数据输出到多个半导体存储器件55_i(i为从1到n)。与用于传送高速数据的传输线路33相连接的第二连接器51被安装在与第一连接器57的位置不同(例如，紧挨着或相对地)的位置。这里，根据预定标准而划分低速数据和高速数据。
转换器53接收通过第二连接器51输入的串行数据，将该串行数据转换为并行数据，并将该并行数据输出到多个半导体存储器件55_i(i为从1到n)。可替换地，转换器53接收从多个半导体存储器件55_i(i为从1到n)输出的并行数据，将该并行数据转换为串行数据，并将该串行数据输出到第二连接器51。
因此，转换器53包括接收器(未示出)和第一转换器(未示出)，其中该接收器接收通过第二连接器51输入的串行数据，该第一转换器被连接到该接收器，接收串行数据，将该串行数据转换为并行数据，并将该并行数据输出到多个半导体存储器件55_i(i为从1到n)。这里，第一转换器包括具有多路信号分离器的任意类型的数据选择器。
转换器53包括第二转换器(未示出)，其接收从多个半导体存储器件55_i(i为从1到n)输出的并行数据，将该并行数据转换为串行数据，并将该串行数据输出到传输线路33。第二转换器包括具有多路信号分离器的任意类型的数据选择器。
转换器53包括驱动器(未示出)，其被连接到第二转换器，并将串行数据传送到第二连接器51。转换器53可为调制解调器芯片。
将存储模块50和60分别插入到插槽35_1和35_2。传输线路33被连接在存储模块50的连接器51和芯片组40的连接器41_1之间。传输线路34被连接在存储模块60的连接器51′和芯片组40的连接器41_2之间。作为优选，传输线路33和34为光纤线缆。
将电源信号(例如，电源电压和地电压)和时钟信号通过主板31的PCB上的总线37、以及插槽35_1、存储模块50的PCB上的第一连接器57以及总线提供到多个半导体存储器件55_i(i为从1到9)。
将包括从芯片组40输出的芯片选择信号、读使能信号、以及写使能信号的低速数据(或信号)通过主板31的PCB上的总线37、以及插槽35_1、存储模块50的PCB上的第一连接器57以及总线输入到多个半导体存储器件55_i(i为从1到9)。
然而，将包括从芯片组40输出的高速数据(或信号)和数据选通信号的高速命令信号通过转换器43_1、连接器41_1、以及传输线路33输入到安装在存储模块50上的连接器51。
将包括从芯片组40输出的高速数据(或信号)和数据选通信号的高速命令信号通过转换器43_2、连接器41_2、以及传输线路34输入到安装在存储模块50上的连接器51′。
因此，根据本发明的实施例的存储系统30将高速数据通过传输线路33和34传送到存储模块50和60。改进了通过传输线路33和34的数据衰减，并减小了PCB上的总线37和39之间的串扰。
如果传输线路33和34的长度相等，则在存储模块50和芯片组40之间传送数据所需的时间可以等于在存储模块60和芯片组40之间传送数据所需的时间。因此，减小了存储模块50和60、以及芯片组40之间的数据不对称。
因此，在根据本发明的存储系统30中，不将传送高速数据的总线设置在PCB上。相反，将传输线路或光纤线缆用于传送高速数据。因此，可以高速处理数据。
可将图4到7中示出的存储模块50插入到插槽35_1或35_2中。并且，作为优选，存储模块50为单列直插式存储器模块(SIMM)或双列直插式存储器模块(DIMM)。
图4为根据本发明的实施例的存储模块的视图。参照图4，存储模块50包括第一连接器57、多个半导体存储器件55_i(i为从1到9)、多个转换器53_i(i为从1到9)、以及多个第二连接器51_i(i为从1到9)。
第一连接器57具有多个连接端子，其沿着存储模块50的边缘排列。如果将存储模块50插入到图3中示出的插槽35_1中，则将从芯片组40输出的电源电压、地电压、或时钟信号通过主板31的PCB上的总线37和39、以及PCB上存储模块50的第一连接器57、以及总线(未示出)输入到多个半导体存储器件55_i(i为从1到9)。
作为优选，与第一连接器57相对地放置第二连接器51_i(i为从1到9)。然而，可将第二连接器51_i(i为从1到9)放置在存储模块50上的任意位置。
转换器53_i(i为从1到9)被连接在第二连接器51_i(i为从1到9)和半导体存储器件55_i(i为从1到9)之间。转换器53_i(i为从1到9)中的每个接收通过第二连接器51_i(i为从1到9)中的每个输入的n(n为自然数)比特串行数据，将n比特串行数据转换为m比特并行数据，并将m比特并行数据输出到半导体存储器件55_i(i为从1到9)中的每个。
转换器53_i(i为从1到9)中的每个接收从半导体存储器件55_i(i为从1到9)中的每个输出的m比特并行数据，将m比特并行数据转换为n比特串行数据，并将n比特串行数据输出到第二连接器51_i(i为从1到9)中的每个。传输线路33将n比特串行数据传送到图3中示出的连接器41_1。传输线路33为一束多条光纤。图4中示出的存储模块50适合于并行总线配置。
图5为根据本发明的另一个实施例的存储模块的视图。图5中示出的存储模块50包括第一连接器57、多个半导体存储器件55_i(i为从1到9)、转换器53、以及第二连接器51。第二连接器51被安装在与第一连接器57的位置不同的位置，并用于输入和输出数据。
图5中示出的第一连接器57的结构和功能与图4中示出的第一连接器57的结构和功能相同。
转换器53接收通过第二连接器51输入的n(n为自然数)比特串行数据，将n比特串行数据转换为m比特并行数据，并将m比特并行数据输出到半导体存储器件55_i(i为从1到9)中的每个。
转换器53接收从半导体存储器件55_i(i为从1到9)中的每个输出的m比特并行数据，将m比特并行数据转换为n比特串行数据，并将n比特串行数据输出到第二连接器51。作为光纤的传输线路33将n比特串行数据输出到图3中示出的连接器41_1。图4中示出的存储模块50适合于串行总线配置。
图6为根据本发明的再一个实施例的存储模块的视图。图6中示出的存储模块50包括第一连接器57、多个半导体存储器件55_i(i为从1到8)、转换器53、以及第二连接器51。转换器53和第二连接器51被安装在半导体存储器件55_8之外。
图6中示出的第一连接器57的结构和功能与图4中示出的第一连接器57的结构和功能相同。半导体存储器件55_i(i为从1到8)中的每个可将高速数据通过转换器53和第二连接器51传送到传输线路33，并通过传输线路33接收数据。
图7为根据本发明的再一个实施例的存储模块的视图。图7中示出的存储模块50包括第一连接器57、多个半导体存储器件55_i(i为从1到9)、转换器53、以及第二连接器51。半导体存储器件55_i(i为从1到9)与转换器53和第二连接器51相对称地安装。图7中示出的存储模块50适合于串行总线配置。
尽管已通过参照本发明的示范实施例来具体示出并描述了本发明，但本领域的普通技术人员应当理解，其中可作出形式和细节上的各种改变，而不背离所附权利要求中定义的本发明的精髓和范围。
工业应用性
如上所述，在根据本发明的存储模块中，可减少连接到主板的引脚数目。因此，有关存储模块的尺寸的自由度增加了。从而，有可能设计各种类型的存储模块。
在根据本发明的具有用于传送高速数据的路径和用于传送包括电源提供信号的低速数据的路径的存储模块、以及具有该存储模块的存储系统中，可减少传输线路之间的干扰和串扰。并且，可减少传送中的数据的损失或衰减。因此，可以高速传送数据。
此外，在用于将芯片组连接到存储模块的传输线路或光纤的长度相等的情况中，可减少芯片组和存储模块之间的数据不对称。

Claims (17)

1、一种存储模块，包括：
多个半导体存储器件，被安装在存储模块上；
第一连接器，被安装在存储模块上的预定位置，并具有用于将预定的电源提供信号提供到多个半导体存储器件中的每个的多个连接端子；以及
第二连接器，被安装在与第一连接器的位置不同的位置，并输入来自所述存储模块外面的数据和输出所述数据；
转换器，其接收从第二连接器输出的数据，将该数据转换为并行数据，并将该并行数据输出到多个半导体存储器件，或接收从多个半导体存储器件输出的并行数据，将该并行数据转换为串行数据，并将该串行数据经由第二连接器输出到该存储模块的外面，
其中，通过连接到第二连接器的传输线路接收或传送数据。
2、如权利要求1所述的存储模块，其中所述传输线路是光纤线缆。
3、如权利要求1所述的存储模块，其中，预定的电源提供信号包括电源电压、地电压、以及时钟信号。
4、如权利要求1所述的存储模块，其中，存储模块为单列直插存储器模块和双列直插存储器模块中的一个。
5、如权利要求1所述的存储模块，其中，第二连接器与第一连接器相对地安装。
6、如权利要求1所述的存储模块，其中，第二连接器位于多个半导体存储器件之间。
7、如权利要求1所述的存储模块，其中，预定位置为存储模块的边缘。
8、一种存储模块，包括：
多个半导体存储器件，被安装在存储模块上；
第一连接器，被安装在存储模块上的预定位置，并具有用于将预定的电源提供信号提供到多个半导体存储器件中的每个的多个连接端子；
多个第二连接器，被安装在与第一连接器的位置不同的位置，并输入来自所述存储模块外面的数据并将所述数据输出；以及
多个转换器，多个转换器中的每个接收从对应的第二连接器输出的数据，将该数据转换为并行数据，并将该并行数据输出到对应的半导体存储器件，或接收从对应的半导体存储器件输出的并行数据，将该并行数据转换为串行数据，并将该串行数据经由对应的第二连接器输出到该存储模块的外面，
其中，通过连接到该多个第二连接器的传输线路接收或传送数据。
9、如权利要求8所述的存储模块，其中，预定位置为存储模块的边缘。
10、一种在具有多个半导体存储器件的存储模块中传送数据的方法，该方法包括：
通过安装在存储模块上预定位置的多个第一连接端子接收电源提供信号；以及
接收来自所述存储模块外面的数据，并经由安装在与多个第一连接端子的位置不同的位置的第二连接器输出所述数据为串行数据，将该串行数据转换为并行数据，并将该并行数据输出到该多个半导体存储器件，或接收从该多个半导体存储器件输出的并行数据，将该并行数据转换为串行数据，并将该串行数据经由第二连接器输出到该存储模块的外面。
11、一种存储模块，包括：
多个半导体存储器件，被安装在印刷电路板上；
第一连接器，被安装在印刷电路板上的预定位置，并具有用于将输入的电源提供信号提供到多个半导体存储器件的多个连接端子；
第二连接器，被安装在与第一连接器的位置不同的位置，并连接到传输线路，以便接收来自存储模块外面的串行数据并传送所述数据；以及
转换器，其接收从第二连接器输出的串行数据，将串行数据转换为并行数据，并将该并行数据输出到多个半导体存储器件，或接收从多个半导体存储器件输出的并行数据，将该并行数据转换为串行数据，并将该串行数据经由第二连接器输出到该存储模块的外面。
12、如权利要求11所述的存储模块，其中，转换器包括：
接收器，通过第二连接器接收串行数据；
第一转换器，被连接到该接收器，接收串行数据，将该串行数据转换为并行数据，并输出该并行数据；
第二转换器，接收从多个半导体存储器件输出的并行数据，将该并行数据转换为串行数据，并输出该串行数据；以及
驱动器，被连接到第二连接器，并将串行数据传送到第二连接器。
13、如权利要求11所述的存储模块，其中，预定位置为存储模块的边缘。
14、一种存储系统，包括：
存储模块，包括；多个半导体存储器件，被安装在该存储模块上；第一连接器，被安装在该存储模块上的预定位置，并具有用于将预定电源信号提供到多个半导体存储器件的每一个的多个连接端子；第二连接器，被安装在与第一连接器的位置不同的位置，并输入来自存储模块外面的数据和输出所述数据；以及转换器，其接收从第二连接器输出的数据，将该数据转换为并行数据，并将该并行数据输出到多个半导体存储器件，或接收从多个半导体存储器件输出的并行数据，将该并行数据转换为串行数据，并将该串行数据经由第二连接器输出到该存储模块的外面；其中，通过连接到该第二连接器的传输线路接收或传送数据；
插座，在其中要插入存储模块，并将该插座安装在主板的印刷电路板上；
芯片组，被安装在主板的印刷电路板上，并具有第三连接器；以及
传输线路，连接在第二连接器和第三连接器之间，并将从多个半导体存储器件输出的数据传送到芯片组，或将从芯片组输出的数据传送到多个半导体存储器件，
其中，将电源提供信号通过具有多个连接端子的第一连接器提供到多个半导体存储器件，其中所述多个连接端子通过插座被安装在存储模块的预定位置上。
15、如权利要求14所述的存储系统，其中，传输线路为光纤线缆。
16、如权利要求14所述的存储系统，其中，存储模块还包括转换器，该转换器包括：
接收器，其通过第二连接器接收串行数据；
第一转换器，被连接到该接收器，并接收串行数据，将该串行数据转换为并行数据，并输出该并行数据；
第二转换器，接收从多个半导体存储器件输出的并行数据，将该并行数据转换为串行数据，并输出该串行数据；以及
驱动器，被连接到第二转换器器，并将串行数据传送到第二连接器。
17、如权利要求14所述的存储系统，其中，电源提供信号包括电源信号、地信号、以及时钟信号。
CNB028292022A 2002-06-24 2002-06-24 具有传送高速数据路径和传送低速数据路径的存储模块、及具有该存储模块的存储系统 Expired - Lifetime CN1316374C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2002/001197 WO2004001603A1 (en) 2002-06-24 2002-06-24 Memory module having a path for transmitting high-speed data and a path for transmitting low-speed data and memory system having the memory module

Publications (2)

Publication Number Publication Date
CN1630855A CN1630855A (zh) 2005-06-22
CN1316374C true CN1316374C (zh) 2007-05-16

Family

ID=29997327

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028292022A Expired - Lifetime CN1316374C (zh) 2002-06-24 2002-06-24 具有传送高速数据路径和传送低速数据路径的存储模块、及具有该存储模块的存储系统

Country Status (7)

Country Link
US (2) US8023304B2 (zh)
JP (1) JP4671688B2 (zh)
CN (1) CN1316374C (zh)
AU (1) AU2002345380A1 (zh)
DE (1) DE10297754B4 (zh)
GB (1) GB2405724B (zh)
WO (1) WO2004001603A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10335132B3 (de) * 2003-07-31 2004-12-09 Infineon Technologies Ag Speicheranordnung eines Computersystems
KR100897601B1 (ko) * 2006-12-29 2009-05-14 삼성전자주식회사 시스템의 오작동 방지를 위한 비휘발성 메모리 모듈 및이를 구비한 시스템
US20110119425A1 (en) * 2007-08-28 2011-05-19 Rambus Inc. Detachable interconnect for configurable width memory system
JP5257710B2 (ja) * 2008-02-27 2013-08-07 日本電気株式会社 光集積回路装置
US8594114B2 (en) * 2008-05-29 2013-11-26 Promos Technologies Pte. Ltd. Shielding of datalines with physical placement based on time staggered access
US8018753B2 (en) * 2008-10-30 2011-09-13 Hewlett-Packard Development Company, L.P. Memory module including voltage sense monitoring interface
CN102024322B (zh) * 2009-09-18 2014-04-30 鸿富锦精密工业（深圳）有限公司 对串行信号进行测试的数据处理设备及方法
JP5937778B2 (ja) * 2010-09-29 2016-06-22 株式会社小糸製作所 電子部品および電子部品の接続構造
WO2013006499A2 (en) * 2011-07-01 2013-01-10 Samtec, Inc. Transceiver and interface for ic package
US8753138B2 (en) 2012-10-09 2014-06-17 International Business Machines Corporation Memory module connector with auxiliary power
US8856417B2 (en) 2012-10-09 2014-10-07 International Business Machines Corporation Memory module connector with auxiliary power cable
US20150026397A1 (en) * 2013-07-20 2015-01-22 Samsung Electronics, Ltd. Method and system for providing memory module intercommunication
USD733145S1 (en) * 2014-03-14 2015-06-30 Kingston Digital, Inc. Memory module
USD735201S1 (en) * 2014-07-30 2015-07-28 Kingston Digital, Inc. Memory module
US20160179733A1 (en) * 2014-12-23 2016-06-23 Intel Corporation Two-part electrical connector
KR20160102770A (ko) 2015-02-23 2016-08-31 삼성전자주식회사 메모리 모듈, 이를 포함하는 메모리 시스템, 및 이를 포함하는 데이터 저장 시스템
US9548551B1 (en) 2015-08-24 2017-01-17 International Business Machines Corporation DIMM connector region vias and routing
KR20170077605A (ko) * 2015-12-28 2017-07-06 에스케이하이닉스 주식회사 메모리 모듈 및 이를 포함하는 메모리 시스템
US11054992B2 (en) 2015-12-28 2021-07-06 SK Hynix Inc. Memory module and memory system including the memory module
USD868069S1 (en) * 2017-06-29 2019-11-26 V-Color Technology Inc. Memory device
USD897345S1 (en) * 2018-12-07 2020-09-29 Sung-Yu Chen Double-data-rate SDRAM card
USD954061S1 (en) * 2018-12-07 2022-06-07 Sung-Yu Chen Double-data-rate SDRAM card
CN111694788A (zh) * 2020-04-21 2020-09-22 恒信大友（北京）科技有限公司 一种母板电路
CN116156749A (zh) * 2021-11-23 2023-05-23 华为技术有限公司 一种正交系统架构以及网络设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3812297A (en) * 1972-10-06 1974-05-21 Gte Automatic Electric Lab Inc Bus control arrangement for a communication switching system
US4196450A (en) * 1977-01-18 1980-04-01 Datacopy Corporation Selective copying apparatus
US4232199A (en) * 1978-10-18 1980-11-04 Summa Four, Inc. Special services add-on for dial pulse activated telephone switching office
US4276656A (en) * 1979-03-19 1981-06-30 Honeywell Information Systems Inc. Apparatus and method for replacement of a parallel, computer-to-peripheral wire link with a serial optical link
US4675861A (en) * 1984-11-28 1987-06-23 Adc Telecommunications, Inc. Fiber optic multiplexer
US4707823A (en) * 1986-07-21 1987-11-17 Chrysler Motors Corporation Fiber optic multiplexed data acquisition system
US5018142A (en) * 1988-03-04 1991-05-21 Digital Equipment Corporation Technique for organizing and coding serial binary data from a plurality of data lines for transmission over a single transmission line
US5170252A (en) * 1990-04-09 1992-12-08 Interactive Media Technologies, Inc. System and method for interconnecting and mixing multiple audio and video data streams associated with multiple media devices
US5189598A (en) * 1990-08-14 1993-02-23 Dallas Semiconductor Corporation Dual function microboard with a row of connectors on two edges
US5245322A (en) * 1990-12-11 1993-09-14 International Business Machines Corporation Bus architecture for a multimedia system
US5119451A (en) * 1990-12-31 1992-06-02 Texas Instruments Incorporated Optical waveguides as interconnects from integrated circuit to integrated circuit and packaging method using same
JP3158213B2 (ja) * 1991-09-12 2001-04-23 富士通株式会社 並列伝送方法および装置
JPH05251717A (ja) * 1992-03-04 1993-09-28 Hitachi Ltd 半導体パッケージおよび半導体モジュール
AU3936693A (en) * 1992-03-25 1993-10-21 Encore Computer U.S., Inc. Fiber optic memory coupling system
US5420593A (en) * 1993-04-09 1995-05-30 Trimble Navigation Limited Method and apparatus for accelerating code correlation searches in initial acquisition and doppler and code phase in re-acquisition of GPS satellite signals
US5272664A (en) * 1993-04-21 1993-12-21 Silicon Graphics, Inc. High memory capacity DRAM SIMM
US5500810A (en) * 1993-04-28 1996-03-19 Yozan Inc. Filter device with memory test circuit
US5391917A (en) * 1993-05-10 1995-02-21 International Business Machines Corporation Multiprocessor module packaging
IT1272078B (it) * 1993-12-16 1997-06-11 Cselt Centro Studi Lab Telecom Ricetrasmettitore per segnali numerici ad alta velocita' in tecnologiacmos
JPH07264177A (ja) * 1994-03-25 1995-10-13 Matsushita Electric Ind Co Ltd 並列信号光伝送方式
US5430589A (en) * 1994-05-02 1995-07-04 Seagate Technology, Inc. Computer disk drive unit having vibration absorbing isolator disposed between the housing cover and the memory storage unit
US5566318A (en) * 1994-08-02 1996-10-15 Ramtron International Corporation Circuit with a single address register that augments a memory controller by enabling cache reads and page-mode writes
US5545584A (en) * 1995-07-03 1996-08-13 Taiwan Semiconductor Manufacturing Company Unified contact plug process for static random access memory (SRAM) having thin film transistors
US5784592A (en) * 1995-09-11 1998-07-21 Advanced Micro Devices, Inc. Computer system which includes a local expansion bus and a dedicated real-time bus for increased multimedia performance
KR100200481B1 (ko) * 1995-09-29 1999-06-15 윤종용 테스트 회로
US5721545A (en) * 1995-10-23 1998-02-24 Poplevine; Pavel B. Methods and apparatus for serial-to-parallel and parallel-to-serial conversion
US5809328A (en) * 1995-12-21 1998-09-15 Unisys Corp. Apparatus for fibre channel transmission having interface logic, buffer memory, multiplexor/control device, fibre channel controller, gigabit link module, microprocessor, and bus control device
US6125419A (en) * 1996-06-13 2000-09-26 Hitachi, Ltd. Bus system, printed circuit board, signal transmission line, series circuit and memory module
US5758100A (en) * 1996-07-01 1998-05-26 Sun Microsystems, Inc. Dual voltage module interconnect
JP3705873B2 (ja) * 1996-10-17 2005-10-12 株式会社アドバンテスト 光・電気混在配線板
US6067593A (en) * 1997-07-18 2000-05-23 Avido Systems, Inc. Universal memory bus and card
US6282236B1 (en) * 1997-04-03 2001-08-28 Lucent Technologies, Inc. Modem designs, and systems using the modem designs for communicating information between a number of remote locations and one or more central locations
JP3104646B2 (ja) * 1997-06-04 2000-10-30 ソニー株式会社 外部記憶装置
JP3000966B2 (ja) * 1997-07-03 2000-01-17 日本電気株式会社 オンライン回線モニタシステム
JPH1139251A (ja) * 1997-07-15 1999-02-12 Fuji Xerox Co Ltd 演算装置
US6038355A (en) * 1997-07-17 2000-03-14 Natural Microsystems Corporation Optical bus
US6108228A (en) * 1997-12-02 2000-08-22 Micron Technology, Inc. Quad in-line memory module
US6111757A (en) * 1998-01-16 2000-08-29 International Business Machines Corp. SIMM/DIMM memory module
US6215555B1 (en) * 1999-01-07 2001-04-10 Direct Optical Research Company Method and apparatus for measuring endface surface topography of multi-fiber fiberoptic connectors
US6453377B1 (en) * 1998-06-16 2002-09-17 Micron Technology, Inc. Computer including optical interconnect, memory unit, and method of assembling a computer
JP2000058882A (ja) * 1998-07-31 2000-02-25 Yoshifumi Ando 半導体メモリの光伝送
KR100290445B1 (ko) * 1998-09-03 2001-06-01 윤종용 메모리모듈과 이 메모리모듈이 삽입되는 소켓
US6580538B1 (en) * 1998-09-22 2003-06-17 Lucent Technologies Inc. Reduction of optical impairments in wavelength division multiplexed systems employing a wavelength bus architecture
US6587912B2 (en) * 1998-09-30 2003-07-01 Intel Corporation Method and apparatus for implementing multiple memory buses on a memory module
KR100333703B1 (ko) * 1999-06-30 2002-04-24 박종섭 동기식 디램의 데이터 스트로브 버퍼
US6341023B1 (en) * 1999-07-23 2002-01-22 Tycom (Us) Inc. Multiple level modulation in a wavelength-division multiplexing (WDM) systems
US6650808B1 (en) * 1999-10-14 2003-11-18 Raytheon Company Optical high speed bus for a modular computer network
US6526462B1 (en) * 1999-11-19 2003-02-25 Hammam Elabd Programmable multi-tasking memory management system
AU2001243300A1 (en) * 2000-02-28 2001-09-12 University Of Maryland Baltimore County Error mitigation system using line coding for optical wdm communications
JP2001257018A (ja) * 2000-03-13 2001-09-21 Nec Corp 回路モジュール
TW523658B (en) * 2000-04-29 2003-03-11 Samsung Electronics Co Ltd Memory modules having conductors at edges thereof and configured to conduct signals to and from the memory modules via the respective edges
KR100351053B1 (ko) * 2000-05-19 2002-09-05 삼성전자 주식회사 종단저항을 내장하는 메모리 모듈 및 이를 포함하여 다중채널구조를 갖는 메모리 모듈
US6883132B1 (en) * 2000-09-29 2005-04-19 Rockwell Automation Technologies, Inc. Programmable error checking value circuit and method
US7085802B1 (en) * 2000-10-06 2006-08-01 International Business Machines Corporation Device for connecting two workstations with several links
US6515914B2 (en) * 2001-03-21 2003-02-04 Micron Technology, Inc. Memory device and method having data path with multiple prefetch I/O configurations
US6771845B2 (en) * 2001-03-29 2004-08-03 Intel Corporation Open air optical channel
US6493493B1 (en) * 2001-06-13 2002-12-10 Intel Corporation Eccentricity detect and alignment for fiberoptic bundle
US7941056B2 (en) * 2001-08-30 2011-05-10 Micron Technology, Inc. Optical interconnect in high-speed memory systems
US6766410B1 (en) * 2002-01-08 2004-07-20 3Dlabs, Inc., Ltd. System and method for reordering fragment data based upon rasterization direction
US6950350B1 (en) * 2002-01-08 2005-09-27 #Dlabs, Inc., Ltd. Configurable pipe delay with window overlap for DDR receive data
US7200024B2 (en) * 2002-08-02 2007-04-03 Micron Technology, Inc. System and method for optically interconnecting memory devices
US6754117B2 (en) * 2002-08-16 2004-06-22 Micron Technology, Inc. System and method for self-testing and repair of memory modules
US7102907B2 (en) * 2002-09-09 2006-09-05 Micron Technology, Inc. Wavelength division multiplexed memory module, memory system and method
US6793408B2 (en) * 2002-12-31 2004-09-21 Intel Corporation Module interface with optical and electrical interconnects
US7366423B2 (en) * 2002-12-31 2008-04-29 Intel Corporation System having multiple agents on optical and electrical bus
US7127622B2 (en) * 2003-03-04 2006-10-24 Micron Technology, Inc. Memory subsystem voltage control and method
DE60306895T2 (de) * 2003-05-07 2007-02-01 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zum übermitteln von Datenströmen über optischen Verbindungen, System und Computerprogramprodukte
US6961269B2 (en) * 2003-06-24 2005-11-01 Micron Technology, Inc. Memory device having data paths with multiple speeds
DE102005006016A1 (de) * 2005-02-04 2006-08-17 Infineon Technologies Fiber Optics Gmbh Kommunikationsanordnung und Verfahren zur bidirektionalen Übertragung von Daten zwischen einer ersten Kommunikationseinheit und einer zweiten Kommunikationseinheit
US7970990B2 (en) * 2006-09-22 2011-06-28 Oracle America, Inc. Memory module with optical interconnect that enables scalable high-bandwidth memory access

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus

Also Published As

Publication number Publication date
AU2002345380A1 (en) 2004-01-06
US20050170673A1 (en) 2005-08-04
GB2405724A (en) 2005-03-09
GB0427959D0 (en) 2005-01-26
CN1630855A (zh) 2005-06-22
JP4671688B2 (ja) 2011-04-20
GB2405724B (en) 2006-02-08
DE10297754B4 (de) 2008-07-24
US20110299316A1 (en) 2011-12-08
US8023304B2 (en) 2011-09-20
JP2005531057A (ja) 2005-10-13
WO2004001603A1 (en) 2003-12-31
DE10297754T5 (de) 2005-07-21

Similar Documents

Publication Publication Date Title
CN1316374C (zh) 具有传送高速数据路径和传送低速数据路径的存储模块、及具有该存储模块的存储系统
US20200107441A1 (en) Load reduced memory module
US6317352B1 (en) Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules
US7027307B2 (en) Clock routing in multiple channel modules and bus systems
KR100332518B1 (ko) 회로 모듈
US7721130B2 (en) Apparatus and method for switching an apparatus to a power saving mode
KR100351053B1 (ko) 종단저항을 내장하는 메모리 모듈 및 이를 포함하여 다중채널구조를 갖는 메모리 모듈
US9298228B1 (en) Memory capacity expansion using a memory riser
WO2002023355A2 (en) Buffer to multiple memory interface
US8559190B2 (en) Memory systems and method for coupling memory chips
CN210835151U (zh) 芯片测试系统
CN107818062A (zh) 一种兼容sas、sata和nvme硬盘的硬盘背板及其设计方法
US6930904B2 (en) Circuit topology for high-speed memory access
CN211124034U (zh) 多路采集卡及具有其的服务器
US20080126619A1 (en) Multiple bus interface control using a single controller
CN211719590U (zh) 通信接口与封装结构
KR100564570B1 (ko) 고속 데이터를 전송하는 경로와 저속 데이터를 전송하는경로를 구비하는 메모리 모듈 및 이를 구비하는 메모리시스템
CN112578262A (zh) 芯片测试系统以及芯片测试方法
CN213276462U (zh) 双路服务器主板及双路服务器
WO2020226949A1 (en) Cascaded memory system
US20140270785A1 (en) Electro-photonic memory system
CN114024857B (zh) 带宽切换电路、系统及电子设备
CN101414290B (zh) 具混合式存储器插槽的主板
US8050043B2 (en) Printed circuit board facilitating expansion of number of memory modules and memory system including the same
CN101676893B (zh) 主板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070516